CN114138049B - 用于基准电压源的启动电路及基准电压源 - Google Patents

用于基准电压源的启动电路及基准电压源 Download PDF

Info

Publication number
CN114138049B
CN114138049B CN202111454784.1A CN202111454784A CN114138049B CN 114138049 B CN114138049 B CN 114138049B CN 202111454784 A CN202111454784 A CN 202111454784A CN 114138049 B CN114138049 B CN 114138049B
Authority
CN
China
Prior art keywords
nmos
electrode
tube
nmos tube
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111454784.1A
Other languages
English (en)
Other versions
CN114138049A (zh
Inventor
李天望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lingrui Microelectronics Co ltd
Original Assignee
Shanghai Lingrui Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lingrui Microelectronics Co ltd filed Critical Shanghai Lingrui Microelectronics Co ltd
Priority to CN202111454784.1A priority Critical patent/CN114138049B/zh
Publication of CN114138049A publication Critical patent/CN114138049A/zh
Application granted granted Critical
Publication of CN114138049B publication Critical patent/CN114138049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本申请的实施例提供一种用于基准电压源的启动电路及基准电压源，所述启动电路连接至所述基准电压源的核心电流镜电路，所述启动电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管和第一三极管，所述第一NMOS管的栅极连接至所述核心电流镜电路，其漏极连接至所述第三NMOS管的漏极，其源极经由第一三极管接地，所述第一三极管的基极与集电极相连接并且接地；所述第二NMOS管和所述第三NMOS管各自的栅极和漏极相连接；所述第二NMOS管的漏极连接至所述第三NMOS管的源极，其源极连接至第一NMOS管的源极；所述第四NMOS管的栅极连接至所述第五NMOS管的漏极，其漏极连接至电源电压，其源极连接至所述核心电流镜电路并且作为启动电路的输出端。

Description

用于基准电压源的启动电路及基准电压源
技术领域
本说明书涉及集成电路技术领域，具体涉及一种用于基准电压源的启动电路及基准电压源。
背景技术
随着集成电路技术的发展，带隙基准电压源获得了越来越广泛的应用。带隙基准电压源有两大类，一类是基于运算放大器，另外一类是基于电流镜的结构。基于电流镜的带隙基准电压源由于其架构简单，功耗低，在低成本产品中得到了广泛应用。
图1是一种传统的基准电压源的电路图，它通常有两个稳定态。一个稳定态是核心电流镜电路中的MOS管处于正常公共区域，基准电压源输出正常的工作电压Vbg，另外一个稳定态是核心电流镜电路中的MOS管处于截止区，MOS管中没有电流通过。因此，需要一个启动电路使基准电压源的核心电流镜电路从死区进入到正常的工作区域。在图1中，基准电压源包括启动电路110和核心电流镜电路120，其中启动电路110由PMOS管P1、P2、P3、P4、NMOS管MN1、MN2、以及反相器INV1组成。PMOS管P1、P2用于复制基准电压源的核心电流镜电路120的电流，当核心电流镜电路120处于死区时，PMOS管P1、P2没有电流流过，NMOS管N2处于截止状态，因此NMOS管N1没有电流流过。同时，由于PMOS管P4的上拉作用，反相器INV1的输入端a为高电平，输出端b为低电平，PMOS管P3导通，将电流注入到节点c，从而使核心电流镜电路120启动，同时，PMOS管P1、P2开始有电流流过，NMOS管N1开始导通。当NMOS管N1的电流大到一定程度后，反相器INV1的输入端a的电平降低，使反相器INV1发生翻转，其输出端b的电平为高，从而使PMOS管P3截止，带隙基准处于正常的工作状态。
然而，图1的这种传统的启动电路在基准电压源芯片处于正常工作状态时，需要节点b处于高电平，而节点b的状态取决于节点a的电压及反相器INV1的翻转电平。当电源电压的范围很宽时，PMOS管P4的等效电阻变化很大，再加上反相器INV1的翻转电平变化，就会导致在芯片处于正常工作状态时，节点b不是电源电压，从而使启动管P3无法关断，从而影响基准电压的精度。
发明内容
有鉴于此，本说明书实施例提供一种用于基准电压源的启动电路及基准电压源，使得基准电压源进入正常状态后，启动电路能够可靠关断，不受电源电压变化的影响。
本说明书实施例提供以下技术方案：
本说明书实施例提供一种用于基准电压源的启动电路，所述启动电路连接至所述基准电压源的核心电流镜电路，用于在所述基准电压源的核心电流镜电路处于死区时为所述核心电流镜电路提供启动电流，以启动所述核心电流镜电路；
所述启动电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管和第一三极管，其中：所述第一NMOS管的栅极连接至所述核心电流镜电路，其漏极连接至所述第三NMOS管的漏极，其源极经由第一三极管接地，所述第一三极管的基极与集电极相连接并且接地；所述第二NMOS管和所述第三NMOS管各自的栅极和漏极相连接；所述第二NMOS管的漏极连接至所述第三NMOS管的源极，其源极连接至第一NMOS管的源极；所述第四NMOS管的栅极连接至所述第五NMOS管的漏极，其漏极连接至电源电压，其源极连接至所述核心电流镜电路并且作为所述启动电路的输出端；所述第五NMOS管的栅极和漏极相连接，并且其漏极连接至第一PMOS管的漏极，其源极连接至第三NMOS管的漏极；以及所述第一PMOS管的源极连接至电源电压，其栅极接地。
在一个实施例中，所述核心电流镜电路包括输入节点，当所述核心电流镜电路处于死区时，所述输入节点处为低电平，当所述核心电流镜电路处于正常工作状态时，所述输入节点处为高电平。
在一个实施例中，所述第一NMOS管的栅极连接至所述核心电流镜电路的输入节点。
在一个实施例中，所述第四NMOS管的源极连接至所述核心电流镜电路的输入节点。
在一个实施例中，所述第一三极管为PNP型三极管。
本说明书实施例还提供一种基准电压源，所述基准电压源包括基准电压源的核心电流镜电路和启动电路，所述启动电路连接至所述基准电压源的核心电流镜电路，用于在所述基准电压源的核心电流镜电路处于死区时为所述核心电流镜电路提供启动电流，以启动所述核心电流镜电路；所述启动电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管和第一三极管，其中：所述第一NMOS管的栅极连接至所述核心电流镜电路，其漏极连接至所述第三NMOS管的漏极，其源极经由第一三极管接地，所述第一三极管的基极与集电极相连接并且接地；所述第二NMOS管和所述第三NMOS管各自的栅极和漏极相连接；所述第二NMOS管的漏极连接至所述第三NMOS管的源极，其源极连接至第一NMOS管的源极；所述第四NMOS管的栅极连接至所述第五NMOS管的漏极，其漏极连接至电源电压，其源极连接至所述核心电流镜电路并且作为所述启动电路的输出端；所述第五NMOS管的栅极和漏极相连接，并且其漏极连接至第一PMOS管的漏极，其源极连接至第三NMOS管的漏极；以及所述第一PMOS管的源极连接至电源电压，其栅极接地。
与现有技术相比，本说明书实施例采用的上述至少一个技术方案能够达到的有益效果至少包括：本申请的用于基准电压源的启动电路及基准电压源通过控制启动电路的栅源电压，使启动电路在各种条件下均能够正常启动，而且当芯片进入正常工作状态后，启动电路能可靠关断，不影响基准电压源的输出精度。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是一种传统的基准电压源的电路图；
图2是根据本申请一实施例的基准电压源的电路图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图2示出了本申请一实施例的基准电压源的电路图，所述基准电压源包括启动电路210和基准电压源的核心电流镜电路220，所述启动电路210连接至基准电压源的核心电流镜电路220，用于在基准电压源的核心电流镜电路处于死区时为核心电流镜电路提供启动电流，以启动所述核心电流镜电路。
所述启动电路210包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一PMOS管MP1和第一三极管Q1。所述第一NMOS管MN1的栅极连接至核心电流镜电路220，其漏极连接至第三NMOS管MN3的漏极(即，节点C)，其源极经由第一三极管Q1接地，所述第一三极管Q1的基极与集电极相连接并且接地。
所述第二NMOS管MN2和第三NMOS管MN3各自的栅极和漏极相连接。所述第二NMOS管MN2的漏极连接至第三NMOS管MN3的源极，其源极连接至第一NMOS管MN1的源极(即，节点B)。
所述第四NMOS管MN4的栅极连接至第五NMOS管MN5的漏极(即，节点D)，其漏极连接至电源电压Vdd，其源极连接至核心电流镜电路220并且作为所述启动电路210的输出端。
所述第五NMOS管MN5的栅极和漏极相连接，并且其漏极还连接至第一PMOS管MP1的漏极，其源极连接至第三NMOS管MN3的漏极。所述第一PMOS管MP1的源极连接至电源电压Vdd，其栅极接地。
在一个实施例中，所述核心电流镜电路220包括输入节点A，当所述核心电流镜电路处于死区时，所述输入节点A处为低电平，当所述核心电流镜电路处于正常工作状态时，所述输入节点A处为高电平。
在一个实施例中，所述第一NMOS管MN1的栅极连接至核心电流镜电路220的输入节点A。
在一个实施例中，第四NMOS管MN4连接至所述输入节点A，当核心电流镜电路220处于死区时，节点A处为低电平，第四NMOS管MN4被导通；当核心电流镜电路220处于正常工作状态时，节点A处为高电平，第四NMOS管MN4处于截止状态。
所述基准电压源电路的核心电流镜电路220包括：第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第二三极管Q2、第三三极管Q3、第四三极管Q4、以及第一电阻R1、第二电阻R2和第三电阻R3。
所述第二PMOS管MP2、第四PMOS管MP4和第六MOS管MP6的栅极彼此相连且与第五PMOS管MP5的漏极相连，其源极均连接至电源电压Vdd，其漏极分别连接至第三PMOS管MP3、第五PMOS管MP5和第七PMOS管MP7的源极。
第三PMOS管MP3、第五PMOS管MP5、第七PMOS管MP7和第八PMOS管的栅极彼此相连接，第三PMOS管MP3的漏极经由第一电阻R1连接至第二三极管Q2。所述第二三极管Q2的基极与集电极相连接并且接地，所述第三PMOS管MP3的漏极作为基准电压源的核心电流镜电路220的输出端，用于输出基准电压Vbg。
第五PMOS管MP5的漏极连接至第六NMOS管MN6的漏极，第六NMOS管MN6的源极经由第三三极管Q3接地，第六NMOS管MN6的栅极与第一NMOS管MN1、第七NMOS管和第八NMOS管的栅极彼此相连接且均连接至输入节点A。
第七PMOS管MP7的漏极连接至第七NMOS管MN7的漏极。第七NMOS管MN7的栅极和漏极相连接，其源极经由第二电阻R2连接至第四三极管Q4，所述第四三极管Q4的基极与集电极相连接并且接地。
第八PMOS管MP8的栅极和漏极相连接，其源极连接至电源电压Vdd，其漏极连接至第八NMOS管MN8的漏极。第八NMOS管MN8的源极经由第三电阻R3接地。
在一些实施例中，第一、第二、第三和第四三极管Q1、Q2、Q3、Q4均为PNP型三极管。
本申请的用于基准电压源的启动电路的具体工作过程如下：当基准电压源的核心电流镜电路220处于死区时，基准电压源的核心电流镜电路220中没有电流，因此NMOS管MN1、MN6、MN7和MN8的栅极电压为低电平(即，输入节点A为低电平)并且处于截止状态。此时，PMOS管MP1和NMOS管MN2、MN3、MN4和MN5导通，节点D的电压等于NMOS管MN2、MN3和MN5的栅源电压加上第一三极管Q1的基极-集电极电压Vbe，且NMOS管MN4处于导通状态并开始对节点A进行充电。
随着节点A的电平升高，NMOS管MN6、MN7、MN8的栅源电压逐步大于它们的阈值电压，核心电流镜220开始进入正常工作状态。此时，NMOS管MN1导通，将NMOS管MN2、MN3短接，使节点B和节点C的电平近似相等，从而导致节点D的电压下降至NMOS管MN5的Vgs电压与第一三极管的基极-集电极电压Vbe之和(即，下降了NMOS管MN2和MN3的栅源电压)。启动电路210的NMOS管MN4由于其栅极电压降低且源极电压升高而进入截止区，不再向核心电流镜电路注入电流。
由于NMOS管MN1的栅极和基准电压源的核心电流镜电路220中的NMOS管MN6、MN7、MN8的栅极彼此相连接，且NMOS管MN1的源极也是比接地电压高出基极-集电极电压Vbe。当核心电流镜电路220中的NMOS管MN6、MN7、MN8进入正常工作状态后，NMOS管MN1就能可靠地导通使得NMOS管MN4的栅极电压下降，同时NMOS管MN4的源极电压升高，进而使得NMOS管MN4能够在电路启动之后可靠地关断。
从以上可以看出，当电源电压发生变化时，NMOS管MN1的工作状态与基准电压源的核心电流镜电路中的NMOS管MN6、MN7、MN8同步变化，基准电压源进入正常工作状态后，启动电路能够可靠地关断，不受电源电压变化的影响，因此，本申请的启动电路可靠性高，可适用于宽电源电压范围，且能够确保基准电压源的输出精度。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例侧重说明的都是与其他实施例的不同之处。尤其，对于后面说明的方法实施例而言，由于其与系统是对应的，描述比较简单，相关之处参见系统实施例的部分说明即可。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种用于基准电压源的启动电路，其特征在于，所述启动电路连接至所述基准电压源的核心电流镜电路，用于在所述基准电压源的核心电流镜电路处于死区时为所述核心电流镜电路提供启动电流，以启动所述核心电流镜电路，且当所述基准电压源的核心电流镜电路进入正常工作状态后，所述启动电路关断；
所述启动电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管和第一三极管，其中：
所述第一NMOS管的栅极连接至所述核心电流镜电路，其漏极连接至所述第三NMOS管的漏极，其源极经由第一三极管接地，所述第一三极管的基极与集电极相连接并且接地；
所述第二NMOS管和所述第三NMOS管各自的栅极和漏极相连接；
所述第二NMOS管的漏极连接至所述第三NMOS管的源极，其源极连接至第一NMOS管的源极；
所述第四NMOS管的栅极连接至所述第五NMOS管的漏极，其漏极连接至电源电压，其源极连接至所述核心电流镜电路并且作为所述启动电路的输出端；
所述第五NMOS管的栅极和漏极相连接，并且其漏极连接至第一PMOS管的漏极，其源极连接至第三NMOS管的漏极；以及
所述第一PMOS管的源极连接至电源电压，其栅极接地。
2.根据权利要求1所述的用于基准电压源的启动电路，其特征在于，所述核心电流镜电路包括输入节点，当所述核心电流镜电路处于死区时，所述输入节点处为低电平，当所述核心电流镜电路处于正常工作状态时，所述输入节点处为高电平。
3.根据权利要求2所述的用于基准电压源的启动电路，其特征在于，所述第一NMOS管的栅极连接至所述核心电流镜电路的输入节点。
4.根据权利要求2所述的用于基准电压源的启动电路，其特征在于，所述第四NMOS管的源极连接至所述核心电流镜电路的输入节点。
5.根据权利要求1所述的用于基准电压源的启动电路，其特征在于，所述第一三极管为PNP型三极管。
6.一种基准电压源，其特征在于，所述基准电压源包括基准电压源的核心电流镜电路和启动电路，所述启动电路连接至所述基准电压源的核心电流镜电路，用于在所述基准电压源的核心电流镜电路处于死区时为所述核心电流镜电路提供启动电流，以启动所述核心电流镜电路，且当所述基准电压源的核心电流镜电路进入正常工作状态后，所述启动电路关断；
所述启动电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管和第一三极管，其中：
所述第一NMOS管的栅极连接至所述核心电流镜电路，其漏极连接至所述第三NMOS管的漏极，其源极经由第一三极管接地，所述第一三极管的基极与集电极相连接并且接地；
所述第二NMOS管和所述第三NMOS管各自的栅极和漏极相连接；
所述第二NMOS管的漏极连接至所述第三NMOS管的源极，其源极连接至第一NMOS管的源极；
所述第四NMOS管的栅极连接至所述第五NMOS管的漏极，其漏极连接至电源电压，其源极连接至所述核心电流镜电路并且作为所述启动电路的输出端；
所述第五NMOS管的栅极和漏极相连接，并且其漏极连接至第一PMOS管的漏极，其源极连接至第三NMOS管的漏极；以及
所述第一PMOS管的源极连接至电源电压，其栅极接地；
所述基准电压源电路的核心电流镜电路包括：第六NMOS管、第七NMOS管、第八NMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第二三极管、第三三极管、第四三极管、以及第一电阻、第二电阻和第三电阻；
其中，所述第二PMOS管、第四PMOS管和第六PMOS管的栅极彼此相连且与第五PMOS管的漏极相连，其源极均连接至电源电压，其漏极分别对应连接至第三PMOS管、第五PMOS管和第七PMOS管的源极；
第三PMOS管、第五PMOS管、第七PMOS管和第八PMOS管的栅极彼此相连接，第三PMOS管的漏极经由第一电阻R1连接至第二三极管；所述第二三极管的基极与集电极相连接并且接地，所述第三PMOS管的漏极作为基准电压源的核心电流镜电路的输出端，用于输出基准电压；
第五PMOS管的漏极连接至第六NMOS管的漏极，第六NMOS管的源极经由第三三极管接地，第六NMOS管的栅极与第一NMOS管、第七NMOS管和第八NMOS管的栅极彼此相连接；
第七PMOS管的漏极连接至第七NMOS管的漏极，第七NMOS管的栅极和漏极相连接，第七NMOS管的源极经由第二电阻连接至第四三极管，所述第四三极管的基极与集电极相连接并且接地；
第八PMOS管的栅极和漏极相连接，其源极连接至电源电压，其漏极连接至第八NMOS管的漏极，第八NMOS管的源极经由第三电阻接地。
CN202111454784.1A 2021-12-01 2021-12-01 用于基准电压源的启动电路及基准电压源 Active CN114138049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111454784.1A CN114138049B (zh) 2021-12-01 2021-12-01 用于基准电压源的启动电路及基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111454784.1A CN114138049B (zh) 2021-12-01 2021-12-01 用于基准电压源的启动电路及基准电压源

Publications (2)

Publication Number Publication Date
CN114138049A CN114138049A (zh) 2022-03-04
CN114138049B true CN114138049B (zh) 2023-04-11

Family

ID=80386639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111454784.1A Active CN114138049B (zh) 2021-12-01 2021-12-01 用于基准电压源的启动电路及基准电压源

Country Status (1)

Country Link
CN (1) CN114138049B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034318A (ko) * 2000-10-31 2002-05-09 박종섭 온도의존성을 줄인 문턱전압 기준 전압원
CN107402592A (zh) * 2016-12-01 2017-11-28 上海韦玏微电子有限公司 启动电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261759A (ja) * 1997-03-17 1998-09-29 Hitachi Ltd 基準電圧発生回路
US6972550B2 (en) * 2001-10-10 2005-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bandgap reference voltage generator with a low-cost, low-power, fast start-up circuit
JP2003273654A (ja) * 2002-03-15 2003-09-26 Seiko Epson Corp 温度特性補償装置
JP2005157616A (ja) * 2003-11-25 2005-06-16 Dainippon Printing Co Ltd 基準電圧発生回路
CN101571727B (zh) * 2009-06-11 2012-10-10 四川和芯微电子股份有限公司 一种电流型带隙基准源电路启动电路
CN102200795A (zh) * 2010-03-25 2011-09-28 上海沙丘微电子有限公司 高压带隙基准及其启动电路
CN103076832B (zh) * 2012-12-26 2015-03-04 中国科学院微电子研究所 一种自偏置电流源
CN103529897B (zh) * 2013-11-01 2015-03-25 东南大学 一种高电源抑制比的纯mos结构电压基准源
CN104777870B (zh) * 2015-04-17 2016-04-13 上海华虹宏力半导体制造有限公司 带隙基准电路
CN105224006B (zh) * 2015-10-28 2017-02-15 电子科技大学 一种低压cmos基准源
CN110825156A (zh) * 2019-12-02 2020-02-21 深圳清华大学研究院 一种应用于低功耗带隙基准的启动电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034318A (ko) * 2000-10-31 2002-05-09 박종섭 온도의존성을 줄인 문턱전압 기준 전압원
CN107402592A (zh) * 2016-12-01 2017-11-28 上海韦玏微电子有限公司 启动电路

Also Published As

Publication number Publication date
CN114138049A (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
CN112527042B (zh) 衬底偏压产生电路
KR20100077272A (ko) 기준전압 발생회로
CN110703841B (zh) 带隙基准源的启动电路、带隙基准源以及启动方法
CN112039507A (zh) 一种高精度上电复位和低功耗掉电复位电路
CN110989760B (zh) 基于带隙基准电压的检测电路及带隙基准电压电路
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
CN110703010A (zh) 测试电路
CN101782790B (zh) 用于功率芯片的基准电压和偏置电流产生电路
KR100234701B1 (ko) 외부전압에 둔감한 백바이어스전압 레벨 감지기
KR100939291B1 (ko) 기준 전압 발생 회로
JP2008048298A (ja) 半導体集積回路装置
CN114138049B (zh) 用于基准电压源的启动电路及基准电压源
CN116301168B (zh) 带隙基准电路正常工作检测的标识电路
JPH1188072A (ja) Ｍｏｓ半導体集積回路
JP2001022455A (ja) レギュレータ回路
CN108227799B (zh) 一种稳压电路
CN114546013A (zh) 一种采用带有失配的比较器检测电流的基准启动电路
KR20110078451A (ko) 기준 전류 발생 회로
CN113131885B (zh) 一种输出级电路和ab类放大器
JP2012253597A (ja) 電圧検知回路
JP2002043917A (ja) バンドギャップ回路及びこれを用いたパワー・オン・クリア回路
CN115357090B (zh) 一种用于带隙基准调整器的零功耗双路自启动电路及方法
CN212649432U (zh) 一种上电复位电路
KR100783368B1 (ko) 스타트업모듈
KR100369333B1 (ko) 저잡음출력버퍼

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant