CN110825156A - 一种应用于低功耗带隙基准的启动电路 - Google Patents
一种应用于低功耗带隙基准的启动电路 Download PDFInfo
- Publication number
- CN110825156A CN110825156A CN201911214612.XA CN201911214612A CN110825156A CN 110825156 A CN110825156 A CN 110825156A CN 201911214612 A CN201911214612 A CN 201911214612A CN 110825156 A CN110825156 A CN 110825156A
- Authority
- CN
- China
- Prior art keywords
- nmos transistor
- nmos
- transistor
- pmos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种低功耗带隙基准的启动电路，该电路是由两个PMOS管和八个NMOS管组成，利用带隙基准核心电路启动前后支路电流的变化，采用数字逻辑控制启动电路中下拉NMOS管NM2的栅极电位，从而有效解决了传统启动电路存在静态电流的问题，将这样的启动电路应用于带隙基准电路中，能有效降低系统静态功耗。
Description
技术领域
本发明属于集成电路技术领域，特别涉及一种低功耗带隙基准的启动电路。
背景技术
随着CMOS工艺的进步，集成电路的发展趋势是集成度越来越高，功耗越来越低。特别是在手持设备，可穿戴电子产品中，降低电路功耗成为IC设计者的重要任务。带隙基准是模拟/混合集成电路的基础部件；有效降低带隙基准功耗，是降低IC静态功耗或待机功耗的重要途径。传统的带隙基准启动电路存在静态电流通路，不适用于低功耗/超低功耗的应用中。
如图1所示，一种传统带隙基准的启动电路，在带隙基准核心电路没有启动，处于零电流工作状态时，带隙基准电路节点H处于高电平，NMOS管NM10所在支路没有电流，其栅极与NMOS管NM11栅极电压(G点)为低电平；PMOS管PM11，PM12，PM13与PM14栅极均接地，这样，NMOS管NM12栅极电位被上拉到高电位VDD，从而，NMOS管NM12导通，H节点电位被下拉，使带隙基准核心电路脱离零电流状态并启动；带隙基准核心电路启动完成之后，带隙基准电路节点H处于正常静态工作点，NMOS管NM10所在支路有电流流过；在图1结构中，电流镜NM10与NM11宽长比的比值设计的较大，如取1：20，这样NMOS管NM11电流密度较小，工作在线性区，其漏极F被拉至mV级电位，使NMOS管NM12被彻底关闭；这样启动电路与带隙基准核心电路断开，启动完成。
但是在上述传统启动电路中，存在两条静态电流支路，一个是NMOS管NM10所在电流通路，一个是NMOS管NM11所在电流通路；在带隙基准核心电路完成启动之后，启动电路存在静态功耗。
发明内容
为了克服传统带隙基准启动电路的上述不足，本发明提出一种应用于低功耗带隙基准的启动电路，以期能有效解决带隙基准中传统启动电路存在静态电流的问题，从而能有效降低系统静态功耗。
为达到上述发明目的，本发明采用如下技术方案：
本发明一种应用于低功耗带隙基准的启动电路的特点包括：两个PMOS管和八个NMOS管；
所述两个PMOS管依次为：第一PMOS管PM1、第二PMOS管PM2；
所述八个NMOS管依次为：第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7与第八NMOS管MN8；
所述第一NMOS管NM1、第二NMOS管NM2与第三NMOS管NM3的源极均接地GND；
所述第三NMOS管NM3的栅极和漏极均与所述第四NMOS管NM4的源极相连；
所述第四NMOS管NM4的栅极和漏极均与所述第五NMOS管NM5的源极相连；
所述第五NMOS管NM5的栅极和漏极均与所述第六NMOS管NM6的源极相连；
所述第六NMOS管NM6的栅极和漏极均与所述第七NMOS管NM7的源极相连；
所述第七NMOS管NM7的栅极和漏极均与所述第八NMOS管NM8的源极相连；
所述第八NMOS管NM8的栅极和漏极均与所述第一PMOS管PM1的栅极、所述第二PMOS管PM2的漏极以及第一NMOS管NM1的栅极共同连接于A点；
所述第一PMOS管PM1的源极与所述第二PMOS管PM2的源极均连接电源VDD；
所述第二NMOS管NM2的栅极与所述第一NMOS管NM1的漏极以及所述第一PMOS管PM1的漏极共同连接于B点；
所述第二PMOS管PM2的栅极以及所述第二NMOS管NM2的漏极通过C点与带隙基准核心电路连接。
本发明所述的启动电路的特点也在于，所述第二PMOS管PM2的宽长比是所述带隙基准核心电路电流镜宽长比的1/2。
所述C点连接带隙基准核心电路，用于控制带隙基准核心电路从零电流工作状态到正常工作状态的转变。
在启动完成之后，所述启动电路本身的静态电流接近于零。
与已有技术相比，本发明的有益效果体现在：
1、本发明利用带隙基准核心电路启动前后支路电流的变化，采用数字逻辑控制启动电路中下拉NMOS管NM2的栅极电位，取代了传统结构中采用电流镜电路控制的方式，从而降低了启动电路的静态功耗。
2、在带隙基准核心电路启动完成之后，本发明启动电路本身的静态电流接近于零，从而节省了带隙基准电路的功耗，适用于低功耗/超低功耗模拟或混合信号集成电路的带隙基准中。
附图说明
图1是传统的启动电路原理图；
图2是本发明的启动电路原理图。
具体实施方式
本实施例中，如图2所示，一种应用于低功耗带隙基准的启动电路包括：两个PMOS管和八个NMOS管；
两个PMOS管依次为：第一PMOS管PM1、第二PMOS管PM2；
八个NMOS管依次为：第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7与第八NMOS管MN8；
第一NMOS管NM1、第二NMOS管NM2与第三NMOS管NM3的源极均接地GND；
第三NMOS管NM3的栅极和漏极均与第四NMOS管NM4的源极相连；
第四NMOS管NM4的栅极和漏极均与第五NMOS管NM5的源极相连；
第五NMOS管NM5的栅极和漏极均与第六NMOS管NM6的源极相连；
第六NMOS管NM6的栅极和漏极均与第七NMOS管NM7的源极相连；
第七NMOS管NM7的栅极和漏极均与第八NMOS管NM8的源极相连；
第八NMOS管NM8的栅极和漏极均与第一PMOS管PM1的栅极、第二PMOS管PM2的漏极以及第一NMOS管NM1的栅极共同连接于A点；
第一PMOS管PM1的源极与第二PMOS管PM2的源极均连接电源VDD；
第二NMOS管NM2的栅极与第一NMOS管NM1的漏极以及第一PMOS管PM1的漏极共同连接于B点；
第二PMOS管PM2的栅极以及第二NMOS管NM2的漏极通过C点与带隙基准核心电路连接。
本发明电路的工作原理是：
在带隙基准核心电路没有启动，处于零电流工作状态时，带隙基准电路节点C为高电平VDD，这样PMOS管PM2处于截止状态。
第三NMOS管NM3，第四NMOS管NM4，第五NMOS管NM5，第六NMOS管NM6，第七NMOS管NM7与第八NMOS管NM8均二极管连接，这样第八NMOS管NM8与地之间形成通路，A点会放电到零电位。
第一PMOS管PM1与第一NMOS管NM1构成反相器结构，输出端B点为高电平。
启动电路下拉管NM2由于栅极为高电平，处于导通状态；C点电位被下拉，使带隙基准核心电路脱离零电流状态并启动。
带隙基准核心电路启动完成之后，带隙基准电路的C点处于正常静态工作点，第二PMOS管PM2处于导通状态，由于二极管连接的第三NMOS管NM3，第四NMOS管NM4，第五NMOS管NM5，第六NMOS管NM6，第七NMOS管NM7与第八NMOS管NM8工作于截止区，串联电阻非常大，从而使得A点电压等于电源电压VDD，所在支路电流为零。
第一PMOS管PM1与第一NMOS管NM1构成的反相器输出为低电平，启动电路下拉管NM2工作在截止区，启动电路与带隙基准核心电路断开，启动完成。在带隙基准核心电路启动完成后，本发明的启动电路无静态功耗。
Claims (4)
1.一种应用于低功耗带隙基准的启动电路，其特征包括：两个PMOS管和八个NMOS管；
所述两个PMOS管依次为：第一PMOS管PM1、第二PMOS管PM2；
所述八个NMOS管依次为：第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7与第八NMOS管MN8；
所述第一NMOS管NM1、第二NMOS管NM2与第三NMOS管NM3的源极均接地GND；
所述第三NMOS管NM3的栅极和漏极均与所述第四NMOS管NM4的源极相连；
所述第四NMOS管NM4的栅极和漏极均与所述第五NMOS管NM5的源极相连；
所述第五NMOS管NM5的栅极和漏极均与所述第六NMOS管NM6的源极相连；
所述第六NMOS管NM6的栅极和漏极均与所述第七NMOS管NM7的源极相连；
所述第七NMOS管NM7的栅极和漏极均与所述第八NMOS管NM8的源极相连；
所述第八NMOS管NM8的栅极和漏极均与所述第一PMOS管PM1的栅极、所述第二PMOS管PM2的漏极以及第一NMOS管NM1的栅极共同连接于A点；
所述第一PMOS管PM1的源极与所述第二PMOS管PM2的源极均连接电源VDD；
所述第二NMOS管NM2的栅极与所述第一NMOS管NM1的漏极以及所述第一PMOS管PM1的漏极共同连接于B点；
所述第二PMOS管PM2的栅极以及所述第二NMOS管NM2的漏极通过C点与带隙基准核心电路连接。
2.基于权利要求1所述的启动电路，其特征在于，所述第二PMOS管PM2的宽长比是所述带隙基准核心电路电流镜宽长比的1/2。
3.基于权利要求1所述的启动电路，其特征在于，所述C点连接带隙基准核心电路，用于控制带隙基准核心电路从零电流工作状态到正常工作状态的转变。
4.基于权利要求1所述的启动电路，其特征在于，在启动完成之后，所述启动电路本身的静态电流接近于零。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911214612.XA CN110825156A (zh) | 2019-12-02 | 2019-12-02 | 一种应用于低功耗带隙基准的启动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911214612.XA CN110825156A (zh) | 2019-12-02 | 2019-12-02 | 一种应用于低功耗带隙基准的启动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110825156A true CN110825156A (zh) | 2020-02-21 |
Family
ID=69542140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911214612.XA Pending CN110825156A (zh) | 2019-12-02 | 2019-12-02 | 一种应用于低功耗带隙基准的启动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110825156A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113050740A (zh) * | 2021-03-09 | 2021-06-29 | 上海物骐微电子有限公司 | 一种低功耗启动电路 |
| CN114138049A (zh) * | 2021-12-01 | 2022-03-04 | 上海瓴瑞微电子有限公司 | 用于基准电压源的启动电路及基准电压源 |
| US11815924B2 (en) | 2022-11-28 | 2023-11-14 | Ipgoal Microelectronics (Sichuan) Co., Ltd. | Bandgap reference starting circuit with ultra-low power consumption |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201435B1 (en) * | 1999-08-26 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Low-power start-up circuit for a reference voltage generator |
| CN105955384A (zh) * | 2016-07-19 | 2016-09-21 | 南方科技大学 | 一种非带隙基准电压源 |
| CN106959725A (zh) * | 2017-05-20 | 2017-07-18 | 杭州电子科技大学 | 一种用于带隙基准源的启动电路 |
| CN109240402A (zh) * | 2018-09-27 | 2019-01-18 | 深圳市精嘉微电子有限公司 | 一种提高Bandgap电路电源抑制比的启动电路 |
-
2019
- 2019-12-02 CN CN201911214612.XA patent/CN110825156A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201435B1 (en) * | 1999-08-26 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Low-power start-up circuit for a reference voltage generator |
| CN105955384A (zh) * | 2016-07-19 | 2016-09-21 | 南方科技大学 | 一种非带隙基准电压源 |
| CN106959725A (zh) * | 2017-05-20 | 2017-07-18 | 杭州电子科技大学 | 一种用于带隙基准源的启动电路 |
| CN109240402A (zh) * | 2018-09-27 | 2019-01-18 | 深圳市精嘉微电子有限公司 | 一种提高Bandgap电路电源抑制比的启动电路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113050740A (zh) * | 2021-03-09 | 2021-06-29 | 上海物骐微电子有限公司 | 一种低功耗启动电路 |
| CN113050740B (zh) * | 2021-03-09 | 2022-06-17 | 上海物骐微电子有限公司 | 一种低功耗启动电路 |
| CN114138049A (zh) * | 2021-12-01 | 2022-03-04 | 上海瓴瑞微电子有限公司 | 用于基准电压源的启动电路及基准电压源 |
| US11815924B2 (en) | 2022-11-28 | 2023-11-14 | Ipgoal Microelectronics (Sichuan) Co., Ltd. | Bandgap reference starting circuit with ultra-low power consumption |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110825156A (zh) | 一种应用于低功耗带隙基准的启动电路 | |
| US7649405B2 (en) | Leakage current control circuit with a single low voltage power supply and method thereof | |
| CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
| CN112311383A (zh) | 实现电源监控高效低功耗的电路及工作方法 | |
| CN108415503A (zh) | 一种低压低功耗基准电路 | |
| CN101571728A (zh) | 一种非带隙的高精度基准电压源 | |
| JPH10173499A (ja) | 出力ドライバ回路及び半導体装置 | |
| CN212379778U (zh) | Cmos工艺上实现低温度系数电压及电流的参考源电路 | |
| CN211180688U (zh) | 一种用于高压输入的偏置电路 | |
| CN107885267B (zh) | 用于带隙电压基准电路的操作方法 | |
| CN108829174B (zh) | 线性稳压器电路 | |
| CN208188714U (zh) | 一种低压基准电路 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN113296571B (zh) | 基准电压源电路 | |
| CN112650351B (zh) | 一种亚阈值电压基准电路 | |
| US11271548B2 (en) | Starting circuit | |
| CN113625819A (zh) | 一种低温漂系数的高性能基准电压源 | |
| JPH1032481A (ja) | 論理回路 | |
| CN116736925B (zh) | 零电流高精度使能电路 | |
| CN111562806A (zh) | Cmos工艺上实现低温度系数电压及电流的参考源电路 | |
| CN113282128B (zh) | 亚阈值基准电压源电路、电路板及基准电压源 | |
| CN215642596U (zh) | 一种超低功耗并具有上电复位和掉电复位功能的电路 | |
| CN210835774U (zh) | 高压的稳压电路 | |
| CN111769826A (zh) | 一种带置位复位功能的tspc触发器 | |
| CN116780920B (zh) | 一种负电压比较电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200221 |