CN113282128B - 亚阈值基准电压源电路、电路板及基准电压源 - Google Patents
亚阈值基准电压源电路、电路板及基准电压源 Download PDFInfo
- Publication number
- CN113282128B CN113282128B CN202110426467.2A CN202110426467A CN113282128B CN 113282128 B CN113282128 B CN 113282128B CN 202110426467 A CN202110426467 A CN 202110426467A CN 113282128 B CN113282128 B CN 113282128B
- Authority
- CN
- China
- Prior art keywords
- tube
- electrode
- pmos tube
- module
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开一种亚阈值基准电压源电路、电路板及基准电压源，其中亚阈值基准电压源电路，包括温度正反馈模块、偏置电压模块、镜像电流模块和温度负反馈模块，温度正反馈模块包括处于亚阈区的MOS管；偏置电压模块用于对温度正反馈模块提供偏置电压，偏置电压模块与温度正反馈模块连接；镜像电流模块用于将处于亚阈区的MOS管的电流进行镜像处理，镜像电流模块与温度正反馈模块连接，镜像电流模块与偏置电压模块连接；温度负反馈模块用于产生负温度系数的电压，温度负反馈模块与镜像电流模块连接；镜像电流模块与温度负反馈模块的连接点为亚阈值基准电压源电路的输出端。该亚阈值基准电压源电路具有功耗低的优点。
Description
技术领域
本发明实施例涉及但不限于集成电路领域，尤其涉及一种亚阈值基准电压源电路、电路板及基准电压源。
背景技术
目前，闪存存储器需要使用到带隙基准电压源，传统的带隙基准电压源主要是由三极管所组成的电压源电路，其电流值至少为10uA，所以其产生的功耗比较高，无法满足闪存存储器功耗低的需求。
发明内容
本发明实施例的主要目的在于提出一种亚阈值基准电压源电路、电路板及基准电压源，该亚阈值基准电压源电路具有功耗低的优点。
第一方面，本发明实施例提供了一种亚阈值基准电压源电路，包括：
温度正反馈模块，包括处于亚阈区的MOS管；
偏置电压模块，用于对所述温度正反馈模块提供偏置电压，所述偏置电压模块与所述温度正反馈模块连接；
镜像电流模块，用于将所述处于亚阈区的MOS管的电流进行镜像处理，所述镜像电流模块与所述温度正反馈模块连接，所述镜像电流模块与所述偏置电压模块连接；
温度负反馈模块，用于产生负温度系数的电压，所述温度负反馈模块与所述镜像电流模块连接；
所述镜像电流模块与所述温度负反馈模块的连接点为所述亚阈值基准电压源电路的输出端。
可选地，所述温度正反馈模块还包括第一电阻和抗噪声单元，所述处于亚阈区的MOS管包括第一NMOS管和第二NMOS管，所述第一NMOS管的栅极和所述第二NMOS管的栅极连接，所述第一NMOS管的漏极与所述抗噪声单元连接，所述第一NMOS管的源极接地，所述第二NMOS管的漏极与所述抗噪声单元连接，所述第二NMOS管的源极通过所述第一电阻接地，所述第一NMOS管的栅极与所述偏置电压模块连接，所述抗噪声单元与所述偏置电压模块连接。
可选地，所述抗噪声单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管，所述第一PMOS管的源极与电源连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管的漏极与所述第三PMOS管的源极连接，所述第一PMOS管的栅极与所述偏置电压模块连接，所述第二PMOS管的源极与所述电源连接，所述第二PMOS管的漏极与所述第四PMOS管的源极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管的漏极与所述第三NMOS管的漏极连接，所述第三NMOS管的栅极与所述第二偏置单元连接，所述第三NMOS管的源极与所述第一NMOS管的漏极连接，所述第四PMOS管的漏极与所述第二PMOS管的栅极连接，所述第四PMOS管的漏极与所述第四NMOS管的漏极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管的栅极与所述偏置电压模块连接，所述第三PMOS管的源极与所述第一NMOS管的漏极连接，所述第三PMOS管的漏极与所述偏置电压模块连接，所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的栅极与所述第二偏置单元连接，所述第三PMOS管的漏极与所述第一NMOS管的栅极连接。
可选地，所述偏置电压模块包括第一偏置单元和第二偏置单元，所述第一偏置单元与所述镜像电流模块连接，所述第一偏置单元与所述温度正反馈模块的第一NMOS管的栅极连接，所述第一偏置单元与所述温度正反馈模块的抗噪声单元连接，所述第一偏置单元与所述第二偏置单元，所述第二偏置单元与所述抗噪声单元连接。
可选地，所述第一偏置单元包括第五PMOS管和第五NMOS管，所述第五PMOS管的源极与电源连接，所述第五PMOS管的漏极与栅极连接，所述第五NMOS管的漏极与所述第五PMOS管的漏极连接，所述第五NMOS管的栅极与所述温度正反馈模块连接，所述第五NMOS管的源极接地，所述第二PMOS管的栅极与所述温度正反馈模块连接。
可选地，所述第二偏置单元包括第六PMOS管、第七PMOS管和第六NMOS管，所述第六PMOS管的源极与所述电源连接，所述第六PMOS管的栅极与所述第二PMOS管的栅极连接，所述第六PMOS管的漏极与所述第七PMOS管的源极连接，所述第七PMOS管的栅极与所述第三PMOS管的栅极连接，所述第七PMOS管的漏极与所述第六NMOS管的漏极连接，所述第七PMOS管的漏极与所述第四NMOS管的栅极连接，所述第六NMOS管的漏极与第六NMOS管的栅极连接，所述第六NMOS管的源极接地。
可选地，所述镜像电流模块包括第八PMOS管和第九PMOS管，所述第八PMOS管的源极与所述电源连接，所述第八PMOS管的栅极与所述第二PMOS管的栅极连接，所述第八PMOS管的漏极与所述第九PMOS管的源极连接，所述第九PMOS管的栅极与所述第三PMOS管的栅极连接，所述第九PMOS管的漏极与所述温度负反馈模块连接。
可选地，所述温度负反馈模块包括三极管和第二电阻，所述第二电阻的一端与所述第九PMOS管的漏极连接，另一端与所述三极管的发射极连接，所述三极管的基极接地，所述三极管的集电极接地。
第二方面，本发明实施例还提供了一种电路板，包括第一方面的亚阈值基准电压源电路。
第三方面，本发明实施例还提供了一种基准电压源，包括第二方面的电路板。
本发明实施例提出的一种亚阈值基准电压源电路、电路板及基准电压源，其中亚阈值基准电压源电路，包括温度正反馈模块、偏置电压模块、镜像电流模块和温度负反馈模块，温度正反馈模块包括处于亚阈区的MOS管；偏置电压模块用于对温度正反馈模块提供偏置电压，偏置电压模块与温度正反馈模块连接；镜像电流模块用于将处于亚阈区的MOS管的电流进行镜像处理，镜像电流模块与温度正反馈模块连接，镜像电流模块与偏置电压模块连接；温度负反馈模块用于产生负温度系数的电压，温度负反馈模块与镜像电流模块连接；镜像电流模块与温度负反馈模块的连接点为亚阈值基准电压源电路的输出端。该亚阈值基准电压源电路具有功耗低的优点。
附图说明
图1是本发明一个实施例提供的一种亚阈值基准电压源电路的示意图；
图2是本发明另一个实施例提供的一种亚阈值基准电压源电路的示意图；
图3是本发明另一个实施例提供的一种电路板的示意图；
图4是本发明一个实施例提供的一种基准电压源的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本实施例提供了一种亚阈值基准电压源电路、电路板及基准电压源，其中亚阈值基准电压源电路，包括温度正反馈模块、偏置电压模块、镜像电流模块和温度负反馈模块，温度正反馈模块包括处于亚阈区的MOS管；偏置电压模块用于对温度正反馈模块提供偏置电压，偏置电压模块与温度正反馈模块连接；镜像电流模块用于将处于亚阈区的MOS管的电流进行镜像处理，镜像电流模块与温度正反馈模块连接，镜像电流模块与偏置电压模块连接；温度负反馈模块用于产生负温度系数的电压，温度负反馈模块与镜像电流模块连接；镜像电流模块与温度负反馈模块的连接点为亚阈值基准电压源电路的输出端。该亚阈值基准电压源电路具有功耗低的优点。
下面结合附图，对本发明实施例作进一步阐述。
如图1所示，图1是第一个实施例中亚阈值基准电压源电路的示意图，亚阈值基准电压源电路100，包括温度正反馈模块110、偏置电压模块120、镜像电流模块130和温度负反馈模块140，温度正反馈模块110包括处于亚阈区的MOS管；偏置电压模块120用于对温度正反馈模块110提供偏置电压，偏置电压模块120与温度正反馈模块110连接；镜像电流模块130用于将处于亚阈区的MOS管的电流进行镜像处理，镜像电流模块130与温度正反馈模块110连接，镜像电流模块130与偏置电压模块120连接；温度负反馈模块140用于产生负温度系数的电压，温度负反馈模块140与镜像电流模块130连接；镜像电流模块130与温度负反馈模块140的连接点为亚阈值基准电压源电路100的输出端。该亚阈值基准电压源电路100具有功耗低的优点。
在一实施例中，如图2所示，亚阈值基准电压源电路包括温度正反馈模块、偏置电压模块、镜像电流模块和温度负反馈模块，其中，温度正反馈模块包括处于亚阈区的MOS管、第一电阻和抗噪声单元，处于亚阈区的MOS管包括第一NMOS管NM1和第二NMOS管NM2，第一NMOS管NM1的栅极和第二NMOS管NM2的栅极连接，第一NMOS管NM1的漏极与抗噪声单元连接，第一NMOS管NM1的源极接地，第二NMOS管NM2的漏极与抗噪声单元连接，第二NMOS管NM2的源极通过第一电阻接地，第一NMOS管NM1的栅极与偏置电压模块连接，抗噪声单元与偏置电压模块连接。抗噪声单元包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第三NMOS管NM3和第四NMOS管NM4，第一PMOS管PM1的源极与电源VSS连接，第一PMOS管PM1的栅极与第二PMOS管PM2的栅极连接，第一PMOS管PM1的漏极与第三PMOS管PM3的源极连接，第一PMOS管PM1的栅极与偏置电压模块连接，第二PMOS管PM2的源极与电源VSS连接，第二PMOS管PM2的漏极与第四PMOS管PM4的源极连接，第三PMOS管PM3的栅极与第四PMOS管PM4的栅极连接，第三PMOS管PM3的漏极与第三NMOS管NM3的漏极连接，第三NMOS管NM3的栅极与第二偏置单元连接，第三NMOS管NM3的源极与第一NMOS管NM1的漏极连接，第四PMOS管PM4的漏极与第二PMOS管PM2的栅极连接，第四PMOS管PM4的漏极与第四NMOS管NM4的漏极连接，第三PMOS管PM3的栅极与第四PMOS管PM4的栅极连接，第三PMOS管PM3的栅极与偏置电压模块连接，第三PMOS管PM3的源极与第一NMOS管NM1的漏极连接，第三PMOS管PM3的漏极与偏置电压模块连接，第四NMOS管NM4的源极与第二NMOS管NM2的漏极连接，第四NMOS管NM4的栅极与第二偏置单元连接，第三PMOS管PM3的漏极与第一NMOS管NM1的栅极连接。对于第一PMOS管PM1、第三PMOS管PM3、第一NMOS管NM1、第三NMOS管NM3形成温度系数和电流之间为正相关关系的支路，同理第二PMOS管PM2、第四PMOS管PM4、第二NMOS管NM2、第四NMOS管NM4也形成温度系数和电流之间为正相关关系的支路，该两条支路可以通过工作在亚阈区的第一NMOS管NM1和第二NMOS管NM2的尺寸规格对电路的能力进行控制。需要说明的是，除了第一NMOS管NM1和第二NMOS管NM2工作在亚阈区，其他MOS管可以工作在饱和区。例如：第一NMOS管NM1和第二NMOS管NM2的W值和L值相同的情况下，第一NMOS管NM1的M值可以选5和第二NMOS管NM2的M值可以选29，在第二NMOS管NM2的支路串联第一电阻，以使第一PMOS管PM1、第三PMOS管PM3、第一NMOS管NM1、第三NMOS管NM3所形成的支路和第二PMOS管PM2、第四PMOS管PM4、第二NMOS管NM2、第四NMOS管NM4所形成的支路的电流相等。例如：第一PMOS管PM1和第二PMOS管PM2的型号规格一致，第三PMOS管PM3和第四PMOS管PM4的型号规格一致，第一PMOS管PM1的W值比第三PMOS管PM3的W值小，第一PMOS管PM1的W值比第三PMOS管PM3的L值大，第三NMOS管NM3和第四NMOS管NM4的型号规格一致，第三NMOS管NM3的W值略小于第三PMOS管PM3的W值，第三NMOS管NM3的M值比第一PMOS管PM1的M值大，第一NMOS管NM1的L值与第三NMOS管NM3的L值大，第二NMOS管NM2的M值比第一NMOS管NM1的M值大，第四NMOS管NM4的型号规格与第三NMOS管NM3的相同。
偏置电压模块包括第一偏置单元和第二偏置单元，第一偏置单元与镜像电流模块连接，第一偏置单元与温度正反馈模块的第一NMOS管NM1的栅极连接，第一偏置单元与温度正反馈模块的抗噪声单元连接，第一偏置单元与第二偏置单元，第二偏置单元与抗噪声单元连接。例如：第一偏置单元包括第五PMOS管PM5和第五NMOS管NM5，第五PMOS管PM5的源极与电源VSS连接，第五PMOS管PM5的漏极与栅极连接，第五NMOS管NM5的漏极与第五PMOS管PM5的漏极连接，第五NMOS管NM5的栅极与温度正反馈模块连接，第五NMOS管NM5的源极接地，第二PMOS管PM2的栅极与温度正反馈模块连接。第二偏置单元包括第六PMOS管PM6、第七PMOS管PM7和第六NMOS管NM6，第六PMOS管PM6的源极与电源VSS连接，第六PMOS管PM6的栅极与第二PMOS管PM2的栅极连接，第六PMOS管PM6的漏极与第七PMOS管PM7的源极连接，第七PMOS管PM7的栅极与第三PMOS管PM3的栅极连接，第七PMOS管PM7的漏极与第六NMOS管NM6的漏极连接，第七PMOS管PM7的漏极与第四NMOS管NM4的栅极连接，第六NMOS管NM6的漏极与第六NMOS管NM6的栅极连接，第六NMOS管NM6的源极接地。第一偏置单元能够为第三PMOS管PM3、第四PMOS管PM4、第七PMOS关和第九PMOS管PM9提供偏置电压，第二偏置单元能够为第三NMOS管NM3和第四NMOS管NM4提供偏置电压，能够有效提高电路的抵抗电源VSS所产生的噪声的能力。例如，第五PMOS管PM5的W值比第五NMOS管NM5的W值小，第五PMOS管PM5的L值比第五NMOS管NM5的L值大，第五PMOS管PM5的M值比第五NMOS管NM5的M值小，第六PMOS管PM6的型号规格与第二PMOS管PM2的相同，第七PMOS管PM7的型号规格与第四PMOS管PM4的相同，第六NMOS管NM6的W值比第六PMOS关的W值小，第六NMOS管NM6的L值比第六PMOS关的L值大。
镜像电流模块包括第八PMOS管PM8和第九PMOS管PM9，第八PMOS管PM8的源极与电源VSS连接，第八PMOS管PM8的栅极与第二PMOS管PM2的栅极连接，第八PMOS管PM8的漏极与第九PMOS管PM9的源极连接，第九PMOS管PM9的栅极与第三PMOS管PM3的栅极连接，第九PMOS管PM9的漏极与温度负反馈模块连接。温度负反馈模块包括三极管PNP和第二电阻，第二电阻的一端与第九PMOS管PM9的漏极连接，另一端与三极管PNP的发射极连接，三极管PNP的基极接地，三极管PNP的集电极接地。第八PMOS管PM8能够将第一NMOS管NM1和第二NMOS管NM2所产生的电流进行镜像，即第八PMOS管PM8能够产生与第一NMOS管NM1和第二NMOS管NM2相同的电流，而且第九PMOS管PM9可以提高电路抵抗电源VSS噪声的能力，能够在第八PMOS管PM8和第九PMOS管PM9的所形成的支路产生稳定的与温度系数为正相关关系的电流，而三极管PNP和第二电阻所形成的支路能够产生温度系数为负相关关系的电流，两者结合能够使输出端VERF输出基准电压稳定、具有较强的抗干扰能力而且不受温度系数影响的基准电压，通过本方案实施例所形成的亚阈基准电压源电路主要采用MOS管元件，能够有效降低功耗，使得功耗仅为2uA，面积相比于三极管PNP组成的基准电压源电路小50％。例如，第八PMOS管PM8的M值比第六PMOS管PM6的M值大，第九PMOS管PM9的M值比第七PMOS管PM7的M值大。
此外，本发明的一个实施例还提供了一种电路板300，电路板300可以包括第一个实施例中的亚阈值基准电压源400电路100。例如，电路板300包括第一个实施例中的亚阈值基准电压源400电路100，包括温度正反馈模块、偏置电压模块、镜像电流模块和温度负反馈模块，温度正反馈模块包括处于亚阈区的MOS管；偏置电压模块用于对温度正反馈模块提供偏置电压，偏置电压模块与温度正反馈模块连接；镜像电流模块用于将处于亚阈区的MOS管的电流进行镜像处理，镜像电流模块与温度正反馈模块连接，镜像电流模块与偏置电压模块连接；温度负反馈模块用于产生负温度系数的电压，温度负反馈模块与镜像电流模块连接；镜像电流模块与温度负反馈模块的连接点为亚阈值基准电压源400电路100的输出端。该亚阈值基准电压源400电路100具有功耗低的优点。
此外，本发明的一个实施例还提供了一种基准电压源400，基准电压源400包括电路板300，电路板300电路板300包括第一个实施例中的亚阈值基准电压源400电路100。例如，电路板300包括第一个实施例中的亚阈值基准电压源400电路100，包括温度正反馈模块、偏置电压模块、镜像电流模块和温度负反馈模块，温度正反馈模块包括处于亚阈区的MOS管；偏置电压模块用于对温度正反馈模块提供偏置电压，偏置电压模块与温度正反馈模块连接；镜像电流模块用于将处于亚阈区的MOS管的电流进行镜像处理，镜像电流模块与温度正反馈模块连接，镜像电流模块与偏置电压模块连接；温度负反馈模块用于产生负温度系数的电压，温度负反馈模块与镜像电流模块连接；镜像电流模块与温度负反馈模块的连接点为亚阈值基准电压源400电路100的输出端。该亚阈值基准电压源400电路100具有功耗低的优点。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本发明权利要求所限定的范围内。
Claims (3)
1.一种亚阈值基准电压源电路，其特征在于，包括：
温度正反馈模块，包括处于亚阈区的MOS管；
偏置电压模块，用于对所述温度正反馈模块提供偏置电压，所述偏置电压模块与所述温度正反馈模块连接；
镜像电流模块，用于将所述处于亚阈区的MOS管的电流进行镜像处理，所述镜像电流模块与所述温度正反馈模块连接，所述镜像电流模块与所述偏置电压模块连接；
温度负反馈模块，用于产生负温度系数的电压，所述温度负反馈模块与所述镜像电流模块连接；
所述镜像电流模块与所述温度负反馈模块的连接点为所述亚阈值基准电压源电路的输出端；
所述温度正反馈模块还包括第一电阻和抗噪声单元，所述处于亚阈区的MOS管包括第一NMOS管和第二NMOS管，所述第一NMOS管的栅极和所述第二NMOS管的栅极连接，所述第一NMOS管的漏极与所述抗噪声单元连接，所述第一NMOS管的源极接地，所述第二NMOS管的漏极与所述抗噪声单元连接，所述第二NMOS管的源极通过所述第一电阻接地，所述第一NMOS管的栅极与所述偏置电压模块连接，所述抗噪声单元与所述偏置电压模块连接；
所述抗噪声单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第三NMOS管和第四NMOS管，所述第一PMOS管的源极与电源连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管的漏极与所述第三PMOS管的源极连接，所述第一PMOS管的栅极与所述偏置电压模块连接，所述第二PMOS管的源极与所述电源连接，所述第二PMOS管的漏极与所述第四PMOS管的源极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管的漏极与所述第三NMOS管的漏极连接，所述第三NMOS管的栅极与第二偏置单元连接，所述第三NMOS管的源极与所述第一NMOS管的漏极连接，所述第四PMOS管的漏极与所述第二PMOS管的栅极连接，所述第四PMOS管的漏极与所述第四NMOS管的漏极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管的栅极与所述偏置电压模块连接，所述第三PMOS管的源极与所述第一NMOS管的漏极连接，所述第三PMOS管的漏极与所述偏置电压模块连接，所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的栅极与所述第二偏置单元连接，所述第三PMOS管的漏极与所述第一NMOS管的栅极连接；
所述偏置电压模块包括第一偏置单元和第二偏置单元，所述第一偏置单元与所述镜像电流模块连接，所述第一偏置单元与所述温度正反馈模块的第一NMOS管的栅极连接，所述第一偏置单元与所述温度正反馈模块的抗噪声单元连接，所述第一偏置单元与所述第二偏置单元，所述第二偏置单元与所述抗噪声单元连接；
所述第一偏置单元包括第五PMOS管和第五NMOS管，所述第五PMOS管的源极与电源连接，所述第五PMOS管的漏极与栅极连接，所述第五NMOS管的漏极与所述第五PMOS管的漏极连接，所述第五NMOS管的栅极与所述温度正反馈模块连接，所述第五NMOS管的源极接地，所述第二PMOS管的栅极与所述温度正反馈模块连接；
所述第二偏置单元包括第六PMOS管、第七PMOS管和第六NMOS管，所述第六PMOS管的源极与所述电源连接，所述第六PMOS管的栅极与所述第二PMOS管的栅极连接，所述第六PMOS管的漏极与所述第七PMOS管的源极连接，所述第七PMOS管的栅极与所述第三PMOS管的栅极连接，所述第七PMOS管的漏极与所述第六NMOS管的漏极连接，所述第七PMOS管的漏极与所述第四NMOS管的栅极连接，所述第六NMOS管的漏极与第六NMOS管的栅极连接，所述第六NMOS管的源极接地；
所述镜像电流模块包括第八PMOS管和第九PMOS管，所述第八PMOS管的源极与所述电源连接，所述第八PMOS管的栅极与所述第二PMOS管的栅极连接，所述第八PMOS管的漏极与所述第九PMOS管的源极连接，所述第九PMOS管的栅极与所述第三PMOS管的栅极连接，所述第九PMOS管的漏极与所述温度负反馈模块连接；
所述温度负反馈模块包括三极管和第二电阻，所述第二电阻的一端与所述第九PMOS管的漏极连接，另一端与所述三极管的发射极连接，所述三极管的基极接地，所述三极管的集电极接地。
2.一种电路板，其特征在于，包括权利要求1所述的亚阈值基准电压源电路。
3.一种基准电压源，其特征在于，包括权利要求2所述的电路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110426467.2A CN113282128B (zh) | 2021-04-20 | 2021-04-20 | 亚阈值基准电压源电路、电路板及基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110426467.2A CN113282128B (zh) | 2021-04-20 | 2021-04-20 | 亚阈值基准电压源电路、电路板及基准电压源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113282128A CN113282128A (zh) | 2021-08-20 |
| CN113282128B true CN113282128B (zh) | 2022-04-22 |
Family
ID=77276991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110426467.2A Active CN113282128B (zh) | 2021-04-20 | 2021-04-20 | 亚阈值基准电压源电路、电路板及基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113282128B (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634894A (en) * | 1985-03-04 | 1987-01-06 | Advanced Micro Devices, Inc. | Low power CMOS reference generator with low impedance driver |
| US6919753B2 (en) * | 2003-08-25 | 2005-07-19 | Texas Instruments Incorporated | Temperature independent CMOS reference voltage circuit for low-voltage applications |
| CN102012715A (zh) * | 2010-11-24 | 2011-04-13 | 天津泛海科技有限公司 | 高阶曲率补偿的带隙基准电压源 |
| CN103389766B (zh) * | 2013-07-08 | 2014-12-03 | 电子科技大学 | 一种亚阈值非带隙基准电压源 |
| CN105974989B (zh) * | 2016-06-15 | 2017-10-24 | 中山大学 | 一种基于亚阈值的低功耗全cmos基准源电路 |
| CN107272804A (zh) * | 2017-07-25 | 2017-10-20 | 桂林电子科技大学 | 一种基于不同材质电阻的高精度基准电压源 |
| CN107992156B (zh) * | 2017-12-06 | 2019-08-02 | 电子科技大学 | 一种亚阈值低功耗无电阻式基准电路 |
| CN108008756B (zh) * | 2017-12-28 | 2023-08-29 | 珠海博雅科技股份有限公司 | 基准电压源和稳压电路 |
| CN108205353B (zh) * | 2018-01-09 | 2019-09-27 | 电子科技大学 | 一种cmos亚阈值基准电压源 |
| CN108334144B (zh) * | 2018-02-27 | 2019-12-20 | 中国科学院上海高等研究院 | 一种高性能基准电压源及其实现方法 |
| CN111625043B (zh) * | 2020-06-29 | 2022-06-24 | 启攀微电子（上海）有限公司 | 一种可修调的超低功耗全cmos参考电压电流产生电路 |
-
2021
- 2021-04-20 CN CN202110426467.2A patent/CN113282128B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113282128A (zh) | 2021-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103713684A (zh) | 电压基准源电路 | |
| CN111552342A (zh) | 一种低功耗基准电压和基准电流产生电路 | |
| CN108415503A (zh) | 一种低压低功耗基准电路 | |
| CN104076856B (zh) | 一种超低功耗无电阻非带隙基准源 | |
| CN112859998A (zh) | 一种低功耗芯片的过温保护电路 | |
| CN109901656A (zh) | 一种低功耗全mos管带隙基准电路以及基于其的转换器 | |
| CN110825156A (zh) | 一种应用于低功耗带隙基准的启动电路 | |
| CN102662427A (zh) | 一种电压源电路 | |
| CN214335582U (zh) | 用于低功耗芯片的过温保护电路 | |
| CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN113282128B (zh) | 亚阈值基准电压源电路、电路板及基准电压源 | |
| CN111796624B (zh) | 一种超高电源纹波抑制比cmos电压基准电路 | |
| CN212379778U (zh) | Cmos工艺上实现低温度系数电压及电流的参考源电路 | |
| CN107885267B (zh) | 用于带隙电压基准电路的操作方法 | |
| CN108829174B (zh) | 线性稳压器电路 | |
| CN111953330A (zh) | 一种与温度无关的低功耗上电复位电路 | |
| CN208188714U (zh) | 一种低压基准电路 | |
| CN113296571B (zh) | 基准电压源电路 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
| CN112947673A (zh) | 用于低功耗芯片的过温保护电路 | |
| CN111092614A (zh) | 一种纯cmos超低功耗上电复位电路 | |
| US11271548B2 (en) | Starting circuit | |
| CN113625819A (zh) | 一种低温漂系数的高性能基准电压源 | |
| CN103049026B (zh) | 一种电流偏置电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 519000 unit a1106-1107, block a, entrepreneurship building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province Applicant after: Zhuhai Boya Technology Co.,Ltd. Address before: Unit a1005-1007, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province, 519080 Applicant before: ZHUHAI BOYA TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |