CN109901656A - 一种低功耗全mos管带隙基准电路以及基于其的转换器 - Google Patents
一种低功耗全mos管带隙基准电路以及基于其的转换器 Download PDFInfo
- Publication number
- CN109901656A CN109901656A CN201910283757.9A CN201910283757A CN109901656A CN 109901656 A CN109901656 A CN 109901656A CN 201910283757 A CN201910283757 A CN 201910283757A CN 109901656 A CN109901656 A CN 109901656A
- Authority
- CN
- China
- Prior art keywords
- tube
- nmos
- pmos
- nmos tube
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title abstract 3
- 238000000034 method Methods 0.000 claims description 25
- 230000000694 effects Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种低功耗全MOS管带隙基准电路以及基于其的转换器,涉及带隙基准电路领域;其包括镜像NMOS管、镜像PMOS管、第二NMOS管NM2、第五NMOS管NM5和为NM2、NM5提供偏置使其工作在线性区的MOS管组;镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压;本发明解决了现有采用BJT管的发射极‑基极电压的负温特性构建零温的带隙基准存在电路功耗大、电路复杂的问题,达到了实现电压零温的同时降低功耗和减小电路面积的效果。
Description
技术领域
本发明涉及带隙基准电路领域,尤其是一种低功耗全MOS管带隙基准电路以及基于其的转换器。
背景技术
带隙基准电压源是模拟集成电路中不可缺少的组成部分,在线性稳压器(LDO)、模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(DRAM)、Flash存储器等集成电路设计中,起着至关重要的作用。传统带隙基准电压源采用BJT管的发射极-基极电压的负温特性来构建零温的带隙基准,即采用两个双极型晶体管使其偏置在不同电流密度下,通过两个晶体管的基极-发射极电压差值产生正温电流,让正温电流流过一定数量的电阻产生正温电压,将该正温电压与双极型晶体管的基极-发射极电压(负温电压)叠加,从而得到与温度无关的基准电压,如图3所示。传统带隙基准电路采用双极型晶体管,工作电流较大,功耗高,同时双极型晶体管基极会有电流流过,也带来额外损耗;为产生正温系数电压,需要额外设计运放对电路固定点之间进行钳位,导致电路复杂;因此随着深亚微米集成电路技术的不断发展,传统带隙基准电路高功耗、电路复杂的缺点越来越凸显,已经难以满足便携式电子设备中的模/数转换器(ADC)、线性稳压器(LDO)对基准电压的要求。因此,需要一种带隙基准电路克服以上问题,产生与温度无关的基准电压的同时降低电路功耗、缩小电路面积。
发明内容
本发明的目的在于:本发明提供了一种低功耗全MOS管带隙基准电路以及基于其的转换器,解决现有采用BJT管的发射极-基极电压的负温特性构建零温的带隙基准存在电路功耗大、电路复杂的问题。
本发明采用的技术方案如下:
一种低功耗全MOS管带隙基准电路,包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
优选地,所述镜像PMOS管包括第三PMOS管PM3和第四PMOS管PM4,第三PMOS管PM3和第四PMOS管PM4采用倒比管,镜像NMOS管包括第三NMOS管NM3和第四NMOS管NM4,镜像PMOS管、镜像NMOS管与第二NMOS管NM2、第五NMOS管NM5的电路连接如下:
第三PMOS管PM3源极接VDD,其栅极与第四PMOS管PM4栅极相连,其漏极接第二NMOS管NM2的漏极,并输出基准电压Vref;第二NMOS管NM2源极连接第三NMOS管NM3的栅极与漏极,第三NMOS管NM3的源极连接GND;第四PMOS管PM4源极接VDD,其栅极与漏极相连接构成二极管接法,并连接第四NMOS管NM4的漏极;第四NMOS管NM4的栅极接第三NMOS管NM3的栅极与漏极,第四NMOS管NM4源极连接第五NMOS管NM5漏极,第五NMOS管NM5源极连接GND。
优选地,所述MOS管组包括为第二NMOS管NM2提供偏置的第一PMOS管PM1、第二PMOS管PM2和第一NMOS管NM1,其电路连接如下:
第一NMOS管NM1源极接GND,其栅极与漏极相连,构成二极管接法,并与第二PMOS管PM2的漏极相连接;第二PMOS管PM2源极与第一PMOS管PM1的漏极相连,并连接第二NMOS管NM2的栅极,第二PMOS管PM2栅极与第二NMOS管NM2的源极相连,并与第三NMOS管NM3漏极、第三NMOS管NM3栅极及第四NMOS管NM4栅极相连;第一PMOS管PM1源极与VDD相连,其栅极与第三PMOS管PM3栅极、第四PMOS管PM4栅极相连。
优选地,所述MOS管组还包括为第五NMOS管NM5提供偏置的第五PMOS管PM5和第六NMOS管NM6,其电路连接如下:
第五NMOS管NM5栅极与第六NMOS管NM6的栅极和漏极相连接,第六NMOS管NM6的栅极与其漏极相连接,构成二极管接法,并与第五PMOS管PM5的漏极连接,第五PMOS管PM5的源极接VDD,其栅极与第四PMOS管PM4的漏极、栅极连接。
一种模数转换器,包括全MOS管带隙基准电路,所述全MOS管带隙基准电路包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
优选地,所述镜像PMOS管包括第三PMOS管PM3和第四PMOS管PM4,第三PMOS管PM3和第四PMOS管PM4采用倒比管,镜像NMOS管包括第三NMOS管NM3和第四NMOS管NM4,镜像PMOS管、镜像NMOS管与第二NMOS管NM2、第五NMOS管NM5的电路连接如下:
第三PMOS管PM3源极接VDD,其栅极与第四PMOS管PM4栅极相连,其漏极接第二NMOS管NM2的漏极,并输出基准电压Vref;第二NMOS管NM2源极连接第三NMOS管NM3的栅极与漏极,第三NMOS管NM3的源极连接GND;第四PMOS管PM4源极接VDD,其栅极与漏极相连接构成二极管接法,并连接第四NMOS管NM4的漏极;第四NMOS管NM4的栅极接第三NMOS管NM3的栅极与漏极,第四NMOS管NM4源极连接第五NMOS管NM5漏极,第五NMOS管NM5源极连接GND;
所述MOS管组包括为第二NMOS管NM2提供偏置的第一PMOS管PM1、第二PMOS管PM2和第一NMOS管NM1,其电路连接如下:
第一NMOS管NM1源极接GND,其栅极与漏极相连,构成二极管接法,并与第二PMOS管PM2的漏极相连接;第二PMOS管PM2源极与第一PMOS管PM1的漏极相连,并连接第二NMOS管NM2的栅极,第二PMOS管PM2栅极与第二NMOS管NM2的源极相连,并与第三NMOS管NM3漏极、第三NMOS管NM3栅极及第四NMOS管NM4栅极相连;第一PMOS管PM1源极与VDD相连,其栅极与第三PMOS管PM3栅极、第四PMOS管PM4栅极相连;
所述MOS管组还包括为第五NMOS管NM5提供偏置的第五PMOS管PM5和第六NMOS管NM6,其电路连接如下:
第五NMOS管NM5栅极与第六NMOS管NM6的栅极和漏极相连接,第六NMOS管NM6的栅极与其漏极相连接,构成二极管接法,并与第五PMOS管PM5的漏极连接,第五PMOS管PM5的源极接VDD,其栅极与第四PMOS管PM4的漏极、栅极连接。
一种数模转换器,包括全MOS管带隙基准电路,所述全MOS管带隙基准电路包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
一种DC-DC转换器,包括全MOS管带隙基准电路,所述全MOS管带隙基准电路包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
综上所述,由于采用了上述技术方案,本发明的有益效果是:
1.本发明利用工作在亚阈值区的MOS管栅源电压的负温特性,两MOS管栅源电压Vgs差值产生正温度系数电压,正温度系数电压除以线性区MOS管的电阻得到正温电流,正温电流乘以线性区MOS管电阻得到正温电压,叠加负温栅源电压Vgs,调整比例系数,实现电压零温,用工作在线性区的MOS管代替电阻,节省了大量面积,工作在亚阈值区的MOS管使各支路流过的电流为亚阈值电流,功耗低,解决了现有采用BJT管的发射极-基极电压的负温特性构建零温的带隙基准存在电路功耗大、电路复杂的问题,达到了实现电压零温的同时降低功耗和减小电路面积的效果;
2.本发明采用工作在亚阈值区的MOS管,即当其栅源电压接近阈值电压时,器件中由于弱反型层的存在,MOS管上流过很小的漏电流(nA级),相比BJT管工作时,所流过的电流小,功耗更小;
3.本发明采用线性区MOS管代替常规电阻,避免常规电阻在模拟电路版图实现中占用尺寸大的缺点,大大降低电路版图面积;同时本申请不需要采用运放钳位,简化了电路结构,减小了电路面积;
4.本发明的带隙基准电路因功耗低、电路简单,被广泛应用于DC-DC转换器、数模转换器和模数转换器等器件中,实用性强。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明的电路结构图;
图2为本发明的电路原理图;
图3为本发明的传统带隙基准电路结构图;
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明,即所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以下结合实施例对本发明的特征和性能作进一步的详细描述。
实施例1
一种低功耗全MOS管带隙基准电路,包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
将传统结构中的电阻以线性区MOS管替代,通过本申请的偏置方式,实现了带隙基准电路的功能,细节如下:
如图2所示,核心电路包括PM3、PM4、NM2、NM3、NM4、NM5,其中PM3、PM4和NM3、NM4为两对电流镜结构,PM3、PM4采用倒比管,压低其上流过的电流,从而使NM3和NM4进入亚阈值区,因此NM3与NM4的电流电压特性可表示为:
其中,I0表示反向饱和电流,ξ表示非理想因子,大于1,VGS表示MOS管栅源电压,VT表示热电压,VT=KT/q,K为玻尔兹曼常数,q为电子电荷量。
使NM3与NM4的尺寸之比为:
(W/L)NM3:(W/L)NM4=N:1 (1-3)
其中,W表示MOS管的宽度,L表示MOS管有效沟道长度;
PM3与PM4的尺寸之比为:
(W/L)PM3:(W/L)PM4=1:N (1-4)
流过NM4的电流为流过NM3的电流的1/N,流过NM4的电流又通过电流镜PM4和PM3以N倍偏置回NM3支路,因此形成与电源无关的电流偏置。
NM2与NM5以较大的栅极电压驱动使其工作在线性区,导通电阻设为R1和R2,则:
其中,μp表示空穴迁移率,Cox表示单位面积栅氧化层电容,μn表示电子迁移率,Vth表示MOS管阈值电压;
因此流过NM5支路的电流为:
流过NM2支路的电流为:
从而带隙基准电压可表示为:
其中,VGS_NM3表示负温系数电压,ξN VT(R1/R2)ln N2表示正温系数电压。
令:
确定相应的参数,得到与温度无关的基准电压。
为确保电阻R1与电阻R2的比值确定,采用PM1、PM2及NM1组成的支路为工作在线性区的MOS管NM2提供偏置,PM1与PM4尺寸之比可设置为:
(W/L)PM1:(W/L)PM4=K1:1 (1-11)
其中,K1表示PM1与PM4尺寸之比;
则该支路电流为:
I1=K1I3 (1-12)
PM2工作于饱和区,则:
采用PM5、NM6支路为NM5提供偏置,PM5与PM4尺寸之比设置为:
(W/L)PM5:(W/L)PM4=K2:1 (1-14)
其中,K2表示PM5与PM4尺寸之比;
则该支路电流为:
I4=K2I3 (1-15)
NM6工作于饱和区,则有:
结合式(1-12)、(1-13)、(1-15)、(1-16)有:
因为:
VSG_PM2-Vth=VGS_NM2-Vth (1-18)
VGS_NM6-Vth=VGS_NM5-Vth (1-19)
从而:
从而电阻R1与电阻R2的比值被确定为:
结合式(1-9)和式(1-21),通过合理设置其中参数(N、K1、K2根据式1-10具体设定),即可得到与温度无关、与电源无关的基准电压。
如图1所示,A、B、C、D、E、F分别代表镜像PMOS管、第二NMOS管NM2、镜像NMOS管、第五NMOS管NM5、为NM5提供偏置的MOS管组、为NM2提供偏置的MOS管组;
F给B提供偏置电压,使之能工作在线性区,E产生偏置电压以使D进入线性区工作;A、B与C,产生一个与电源电压无关的电流,其中A采用倒比管,使电流减小使C进入亚阈值区,D用来将栅源电压Vgs的差值即一个正温电压转化为电流,B将得到的电流再转化为电压得到正温电压,由于B叠加在NM3之上,因此使正温度系数电压与NM3的Vgs的负温度系数电压叠加,实现零温度系数电压;采用工作在亚阈值区的MOS管,即当其栅源电压接近阈值电压时,器件中由于弱反型层的存在,MOS管上流过很小的漏电流(nA级),相比BJT管工作时,所流过的电流小,功耗更小;采用线性区MOS管代替常规电阻,避免常规电阻在模拟电路版图实现中占用尺寸大的缺点,大大降低电路版图面积;同时本申请电路不需要产生正温系数电压,即不需要采用运放钳位,避免了设计运放对电路固定点之间进行钳位导致电路复杂的缺点,简化了电路结构,减小了电路面积;即本发明利用工作在亚阈值区的MOS管栅源电压的负温特性,两MOS管Vgs差值产生正温度系数电压,正温度系数电压除以线性区MOS管的电阻得到正温电流,正温电流乘以线性区MOS管电阻得到正温电压,叠加负温Vgs,调整比例系数,实现电压零温,用工作在线性区的MOS管代替电阻,节省了大量面积,工作在亚阈值区的MOS管使各支路流过的电流为亚阈值电流,功耗低,解决了现有采用BJT管的发射极-基极电压的负温特性构建零温的带隙基准存在电路功耗大、电路复杂的问题,达到了实现电压零温的同时降低功耗和减小电路面积的效果。
实施例2
基于实施例1,具体电路原理图连接如下:
镜像PMOS管包括第三PMOS管PM3和第四PMOS管PM4,第三PMOS管PM3和第四PMOS管PM4采用倒比管,镜像NMOS管包括第三NMOS管NM3和第四NMOS管NM4,镜像PMOS管、镜像NMOS管与第二NMOS管NM2、第五NMOS管NM5的电路连接如下:
第三PMOS管PM3源极接VDD,其栅极与第四PMOS管PM4栅极相连,其漏极接第二NMOS管NM2的漏极,并输出基准电压Vref;第二NMOS管NM2源极连接第三NMOS管NM3的栅极与漏极,第三NMOS管NM3的源极连接GND;第四PMOS管PM4源极接VDD,其栅极与漏极相连接构成二极管接法,并连接第四NMOS管NM4的漏极;第四NMOS管NM4的栅极接第三NMOS管NM3的栅极与漏极,第四NMOS管NM4源极连接第五NMOS管NM5漏极,第五NMOS管NM5源极连接GND。
MOS管组包括为第二NMOS管NM2提供偏置的第一PMOS管PM1、第二PMOS管PM2和第一NMOS管NM1,其电路连接如下:
第一NMOS管NM1源极接GND,其栅极与漏极相连,构成二极管接法,并与第二PMOS管PM2的漏极相连接;第二PMOS管PM2源极与第一PMOS管PM1的漏极相连,并连接第二NMOS管NM2的栅极,第二PMOS管PM2栅极与第二NMOS管NM2的源极相连,并与第三NMOS管NM3漏极、第三NMOS管NM3栅极及第四NMOS管NM4栅极相连;第一PMOS管PM1源极与VDD相连,其栅极与第三PMOS管PM3栅极、第四PMOS管PM4栅极相连。
MOS管组还包括为第五NMOS管NM5提供偏置的第五PMOS管PM5和第六NMOS管NM6,其电路连接如下:
第五NMOS管NM5栅极与第六NMOS管NM6的栅极和漏极相连接,第六NMOS管NM6的栅极与其漏极相连接,构成二极管接法,并与第五PMOS管PM5的漏极连接,第五PMOS管PM5的源极接VDD,其栅极与第四PMOS管PM4的漏极、栅极连接。
通过上述的电路连接,镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2产生的正温度系数电压与镜像NMOS管中第三NMOS管NM3具有负温度系数的栅源电压叠加,从镜像PMOS管中的第三PMOS管PM3漏极即第NMOS管NM2漏极,输出叠加后的零温度系数电压;实现零温度系数电压的同时采用工作在亚阈值区的MOS管,所流过的电流小,功耗更小;采用线性区MOS管代替常规电阻,避免常规电阻在模拟电路版图实现中占用尺寸大的缺点,大大降低电路版图面积;其中,器件采用smic0.18um工艺下的标准mos管、PMOS p33和NMOS n33,根据具体环境和设计要求均可采用其他型号的MOS管,通过本申请记载的电路图和型号,本领域的技术人员可清楚、完整地实现本申请的技术方案。
实施例3
基于实施例2,本申请的带隙基准电路可应用于转换器,细节如下:
一种模数转换器,包括全MOS管带隙基准电路,所述全MOS管带隙基准电路包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
镜像PMOS管包括第三PMOS管PM3和第四PMOS管PM4,第三PMOS管PM3和第四PMOS管PM4采用倒比管,镜像NMOS管包括第三NMOS管NM3和第四NMOS管NM4,镜像PMOS管、镜像NMOS管与第二NMOS管NM2、第五NMOS管NM5的电路连接如下:
第三PMOS管PM3源极接VDD,其栅极与第四PMOS管PM4栅极相连,其漏极接第二NMOS管NM2的漏极,并输出基准电压Vref;第二NMOS管NM2源极连接第三NMOS管NM3的栅极与漏极,第三NMOS管NM3的源极连接GND;第四PMOS管PM4源极接VDD,其栅极与漏极相连接构成二极管接法,并连接第四NMOS管NM4的漏极;第四NMOS管NM4的栅极接第三NMOS管NM3的栅极与漏极,第四NMOS管NM4源极连接第五NMOS管NM5漏极,第五NMOS管NM5源极连接GND。
MOS管组包括为第二NMOS管NM2提供偏置的第一PMOS管PM1、第二PMOS管PM2和第一NMOS管NM1,其电路连接如下:
第一NMOS管NM1源极接GND,其栅极与漏极相连,构成二极管接法,并与第二PMOS管PM2的漏极相连接;第二PMOS管PM2源极与第一PMOS管PM1的漏极相连,并连接第二NMOS管NM2的栅极,第二PMOS管PM2栅极与第二NMOS管NM2的源极相连,并与第三NMOS管NM3漏极、第三NMOS管NM3栅极及第四NMOS管NM4栅极相连;第一PMOS管PM1源极与VDD相连,其栅极与第三PMOS管PM3栅极、第四PMOS管PM4栅极相连。
MOS管组还包括为第五NMOS管NM5提供偏置的第五PMOS管PM5和第六NMOS管NM6,其电路连接如下:
第五NMOS管NM5栅极与第六NMOS管NM6的栅极和漏极相连接,第六NMOS管NM6的栅极与其漏极相连接,构成二极管接法,并与第五PMOS管PM5的漏极连接,第五PMOS管PM5的源极接VDD,其栅极与第四PMOS管PM4的漏极、栅极连接。
全MOS管带隙基准电路为模数转换器提供基准电压,模数转换器结合其他必须组成(其他必须成分为现有技术,在此不进行赘述),完成模数转换;数模转换器同理,在此不进行赘述;同理本申请的带隙基准电路也可应用于线性稳压器和DC-DC转换器,本电路提供基准电压,器件基于基准电压结合其他必须组成完成对应功能。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种低功耗全MOS管带隙基准电路,其特征在于:包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
2.根据权利要求1所述的一种低功耗全MOS管带隙基准电路,其特征在于:所述镜像PMOS管包括第三PMOS管PM3和第四PMOS管PM4,第三PMOS管PM3和第四PMOS管PM4采用倒比管,镜像NMOS管包括第三NMOS管NM3和第四NMOS管NM4,镜像PMOS管、镜像NMOS管与第二NMOS管NM2、第五NMOS管NM5的电路连接如下:
第三PMOS管PM3源极接VDD,其栅极与第四PMOS管PM4栅极相连,其漏极接第二NMOS管NM2的漏极,并输出基准电压Vref;第二NMOS管NM2源极连接第三NMOS管NM3的栅极与漏极,第三NMOS管NM3的源极连接GND;第四PMOS管PM4源极接VDD,其栅极与漏极相连接构成二极管接法,并连接第四NMOS管NM4的漏极;第四NMOS管NM4的栅极接第三NMOS管NM3的栅极与漏极,第四NMOS管NM4源极连接第五NMOS管NM5漏极,第五NMOS管NM5源极连接GND。
3.根据权利要求2所述的一种低功耗全MOS管带隙基准电路,其特征在于:所述MOS管组包括为第二NMOS管NM2提供偏置的第一PMOS管PM1、第二PMOS管PM2和第一NMOS管NM1,其电路连接如下:
第一NMOS管NM1源极接GND,其栅极与漏极相连,构成二极管接法,并与第二PMOS管PM2的漏极相连接;第二PMOS管PM2源极与第一PMOS管PM1的漏极相连,并连接第二NMOS管NM2的栅极,第二PMOS管PM2栅极与第二NMOS管NM2的源极相连,并与第三NMOS管NM3漏极、第三NMOS管NM3栅极及第四NMOS管NM4栅极相连;第一PMOS管PM1源极与VDD相连,其栅极与第三PMOS管PM3栅极、第四PMOS管PM4栅极相连。
4.根据权利要求2所述的一种低功耗全MOS管带隙基准电路,其特征在于:所述MOS管组还包括为第五NMOS管NM5提供偏置的第五PMOS管PM5和第六NMOS管NM6,其电路连接如下:
第五NMOS管NM5栅极与第六NMOS管NM6的栅极和漏极相连接,第六NMOS管NM6的栅极与其漏极相连接,构成二极管接法,并与第五PMOS管PM5的漏极连接,第五PMOS管PM5的源极接VDD,其栅极与第四PMOS管PM4的漏极、栅极连接。
5.一种模数转换器,其特征在于:包括全MOS管带隙基准电路,所述全MOS管带隙基准电路包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
6.根据权利要求5所述的一种模数转换器,其特征在于:所述镜像PMOS管包括第三PMOS管PM3和第四PMOS管PM4,第三PMOS管PM3和第四PMOS管PM4采用倒比管,镜像NMOS管包括第三NMOS管NM3和第四NMOS管NM4,镜像PMOS管、镜像NMOS管与第二NMOS管NM2、第五NMOS管NM5的电路连接如下:
第三PMOS管PM3源极接VDD,其栅极与第四PMOS管PM4栅极相连,其漏极接第二NMOS管NM2的漏极,并输出基准电压Vref;第二NMOS管NM2源极连接第三NMOS管NM3的栅极与漏极,第三NMOS管NM3的源极连接GND;第四PMOS管PM4源极接VDD,其栅极与漏极相连接构成二极管接法,并连接第四NMOS管NM4的漏极;第四NMOS管NM4的栅极接第三NMOS管NM3的栅极与漏极,第四NMOS管NM4源极连接第五NMOS管NM5漏极,第五NMOS管NM5源极连接GND;
所述MOS管组包括为第二NMOS管NM2提供偏置的第一PMOS管PM1、第二PMOS管PM2和第一NMOS管NM1,其电路连接如下:
第一NMOS管NM1源极接GND,其栅极与漏极相连,构成二极管接法,并与第二PMOS管PM2的漏极相连接;第二PMOS管PM2源极与第一PMOS管PM1的漏极相连,并连接第二NMOS管NM2的栅极,第二PMOS管PM2栅极与第二NMOS管NM2的源极相连,并与第三NMOS管NM3漏极、第三NMOS管NM3栅极及第四NMOS管NM4栅极相连;第一PMOS管PM1源极与VDD相连,其栅极与第三PMOS管PM3栅极、第四PMOS管PM4栅极相连;
所述MOS管组还包括为第五NMOS管NM5提供偏置的第五PMOS管PM5和第六NMOS管NM6,其电路连接如下:
第五NMOS管NM5栅极与第六NMOS管NM6的栅极和漏极相连接,第六NMOS管NM6的栅极与其漏极相连接,构成二极管接法,并与第五PMOS管PM5的漏极连接,第五PMOS管PM5的源极接VDD,其栅极与第四PMOS管PM4的漏极、栅极连接。
7.一种数模转换器,其特征在于:包括全MOS管带隙基准电路,所述全MOS管带隙基准电路包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
8.一种DC-DC转换器,其特征在于:包括全MOS管带隙基准电路,所述全MOS管带隙基准电路包括镜像NMOS管、压低支路电流使镜像NMOS管工作在亚阈值区的镜像PMOS管、将电流转换为电压的第二NMOS管NM2、将电压转换为电流的第五NMOS管NM5和为第二NMOS管NM2、第五NMOS管NM5提供偏置使其工作在线性区的MOS管组;
镜像PMOS管、镜像NMOS管和第五NMOS管NM5连接,产生与电源无关的电流,电流通过镜像PMOS管流进第二NMOS管NM2转换为电压,第二NMOS管NM2与镜像NMOS管中第三NMOS管NM3连接,实现NM2产生的正温度系数电压与NM3具有负温度系数的栅源电压叠加,镜像PMOS管中的第三PMOS管PM3漏极连接第NMOS管NM2漏极,输出叠加后的零温度系数电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910283757.9A CN109901656B (zh) | 2019-04-10 | 2019-04-10 | 一种低功耗全mos管带隙基准电路以及基于其的转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910283757.9A CN109901656B (zh) | 2019-04-10 | 2019-04-10 | 一种低功耗全mos管带隙基准电路以及基于其的转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109901656A true CN109901656A (zh) | 2019-06-18 |
CN109901656B CN109901656B (zh) | 2020-11-10 |
Family
ID=66954590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910283757.9A Expired - Fee Related CN109901656B (zh) | 2019-04-10 | 2019-04-10 | 一种低功耗全mos管带隙基准电路以及基于其的转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109901656B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110320959A (zh) * | 2019-08-21 | 2019-10-11 | 上海南芯半导体科技有限公司 | 一种用于产生cmos阈值电压vth的电路与方法 |
CN112798919A (zh) * | 2020-12-30 | 2021-05-14 | 乐鑫信息科技(上海)股份有限公司 | 基于fgd nmos管的电源低电压监测电路 |
CN114115415A (zh) * | 2021-11-09 | 2022-03-01 | 上海坤锐电子科技有限公司 | 一种低压差线性稳压电路 |
CN115576383A (zh) * | 2022-09-20 | 2023-01-06 | 北京聚思芯半导体技术有限公司 | 带隙基准电路及带隙基准芯片 |
CN115855289A (zh) * | 2023-02-14 | 2023-03-28 | 晶艺半导体有限公司 | 一种温度检测模块和过温保护电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103294099A (zh) * | 2013-05-17 | 2013-09-11 | 电子科技大学 | 用于带隙基准的二阶曲率温度补偿电路 |
US8988154B2 (en) * | 2012-10-11 | 2015-03-24 | Mediatek Singapore Pte. Ltd. | Voltage-to-current converter and voltage controlled oscillator having voltage-to-current converter |
CN104516390A (zh) * | 2014-04-16 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 参考电压产生电路 |
CN107256062A (zh) * | 2017-07-24 | 2017-10-17 | 电子科技大学 | 一种无电阻式基准源 |
CN207281633U (zh) * | 2017-02-21 | 2018-04-27 | 贵州木弓贵芯微电子有限公司 | 一种电流基准电路 |
CN208061059U (zh) * | 2018-03-27 | 2018-11-06 | 芯蓉光科(成都)信息技术有限公司 | 一种超低功耗的基准电压产生电路 |
-
2019
- 2019-04-10 CN CN201910283757.9A patent/CN109901656B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8988154B2 (en) * | 2012-10-11 | 2015-03-24 | Mediatek Singapore Pte. Ltd. | Voltage-to-current converter and voltage controlled oscillator having voltage-to-current converter |
CN103294099A (zh) * | 2013-05-17 | 2013-09-11 | 电子科技大学 | 用于带隙基准的二阶曲率温度补偿电路 |
CN104516390A (zh) * | 2014-04-16 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 参考电压产生电路 |
CN207281633U (zh) * | 2017-02-21 | 2018-04-27 | 贵州木弓贵芯微电子有限公司 | 一种电流基准电路 |
CN107256062A (zh) * | 2017-07-24 | 2017-10-17 | 电子科技大学 | 一种无电阻式基准源 |
CN208061059U (zh) * | 2018-03-27 | 2018-11-06 | 芯蓉光科(成都)信息技术有限公司 | 一种超低功耗的基准电压产生电路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110320959A (zh) * | 2019-08-21 | 2019-10-11 | 上海南芯半导体科技有限公司 | 一种用于产生cmos阈值电压vth的电路与方法 |
CN110320959B (zh) * | 2019-08-21 | 2020-11-06 | 上海南芯半导体科技有限公司 | 一种用于产生cmos阈值电压vth的电路与方法 |
CN112798919A (zh) * | 2020-12-30 | 2021-05-14 | 乐鑫信息科技(上海)股份有限公司 | 基于fgd nmos管的电源低电压监测电路 |
CN112798919B (zh) * | 2020-12-30 | 2024-04-02 | 乐鑫信息科技(上海)股份有限公司 | 基于fgd nmos管的电源低电压监测电路 |
CN114115415A (zh) * | 2021-11-09 | 2022-03-01 | 上海坤锐电子科技有限公司 | 一种低压差线性稳压电路 |
CN114115415B (zh) * | 2021-11-09 | 2022-11-25 | 上海坤锐电子科技有限公司 | 一种低压差线性稳压电路 |
CN115576383A (zh) * | 2022-09-20 | 2023-01-06 | 北京聚思芯半导体技术有限公司 | 带隙基准电路及带隙基准芯片 |
CN115855289A (zh) * | 2023-02-14 | 2023-03-28 | 晶艺半导体有限公司 | 一种温度检测模块和过温保护电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109901656B (zh) | 2020-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109901656B (zh) | 一种低功耗全mos管带隙基准电路以及基于其的转换器 | |
CN107305403B (zh) | 一种低功耗电压产生电路 | |
CN107608441B (zh) | 一种高性能基准电压源 | |
US20140091780A1 (en) | Reference voltage generator | |
US10042379B1 (en) | Sub-threshold low-power-resistor-less reference circuit | |
US20160091916A1 (en) | Bandgap Circuits and Related Method | |
CN105974996B (zh) | 一种基准电压源 | |
CN104950971A (zh) | 一种低功耗亚阈值型cmos带隙基准电压电路 | |
CN104516391B (zh) | 一种低功耗低温漂的cmos基准电压源 | |
Wang et al. | A 420 fW self-regulated 3T voltage reference generator achieving 0.47%/V line regulation from 0.4-to-1.2 V | |
CN109450415A (zh) | 一种延迟电路 | |
CN103389766A (zh) | 一种亚阀值非带隙基准电压源 | |
CN105468085A (zh) | 一种无Bipolar晶体管的CMOS基准电压源 | |
CN105955391A (zh) | 一种带隙基准电压产生方法及电路 | |
CN103294100A (zh) | 一种补偿电阻温漂系数的基准电流源电路 | |
Wang et al. | An 18-nA ultra-low-current resistor-less bandgap reference for 2.8 V–4.5 V high voltage supply li-ion-battery-based LSIs | |
CN103399612B (zh) | 无电阻的带隙基准源 | |
CN111414034B (zh) | 适用于宽温度范围的低温度系数带隙基准源 | |
CN108334144A (zh) | 一种高性能基准电压源及其实现方法 | |
CN101149628B (zh) | 一种基准电压源电路 | |
CN105320198B (zh) | 一种低功耗高psrr带隙基准源 | |
CN109240407B (zh) | 一种基准源 | |
CN208061059U (zh) | 一种超低功耗的基准电压产生电路 | |
CN111381625B (zh) | 一种基准源电路 | |
CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201110 |
|
CF01 | Termination of patent right due to non-payment of annual fee |