CN110320959A - 一种用于产生cmos阈值电压vth的电路与方法 - Google Patents

一种用于产生cmos阈值电压vth的电路与方法 Download PDF

Info

Publication number
CN110320959A
CN110320959A CN201910772543.8A CN201910772543A CN110320959A CN 110320959 A CN110320959 A CN 110320959A CN 201910772543 A CN201910772543 A CN 201910772543A CN 110320959 A CN110320959 A CN 110320959A
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
source
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910772543.8A
Other languages
English (en)
Other versions
CN110320959B (zh
Inventor
耿翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Southchip Semiconductor Technology Co Ltd
Original Assignee
Southchip Semiconductor Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southchip Semiconductor Technology Shanghai Co Ltd filed Critical Southchip Semiconductor Technology Shanghai Co Ltd
Priority to CN201910772543.8A priority Critical patent/CN110320959B/zh
Publication of CN110320959A publication Critical patent/CN110320959A/zh
Application granted granted Critical
Publication of CN110320959B publication Critical patent/CN110320959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种用于产生CMOS阈值电压VTH的电路,主要解决现有CMOS场效应管的阈值电压产生电路结构复杂,功耗高的问题。该电路包括由五个相同MOS管组成的环路,基于两个VGS栅源电压产生阈值电压的MOS管M6,以及用于使MOS管M6处于和MOS管M5处于一样的饱和区的MOS管M7。通过上述设计,本发明电路结构简单,利用多个相同的MOS管组成环路,基于两个MOS管的栅源电压相减,调整两个相同MOS管之间的电流关系即可得到阈值电压,并且该电路不需要运算放大器来稳定结果,简化了电路结构,降低了电路的整体功耗。因此,具有很高的使用价值和推广价值。

Description

一种用于产生CMOS阈值电压VTH的电路与方法
技术领域
本发明涉及集成电路技术领域,具体地说,是涉及一种用于产生CMOS阈值电压VTH的电路与方法。
背景技术
CMOS场效应管的阈值电压是CMOS电路设计中的重要参数,在特定工艺条件下,该阈值电压与工艺角相关,并且具有非线性的负温系数,因此在一般情形下它没有必要作为独立电压产生。但是在一些特殊应用中,需要获取该阈值电压,这些特殊应用包括:判断CMOS场效应管所处的工艺角,生成特殊温度系数的电压或电流,生成低温漂时钟的环形振荡器等等。
而现有的CMOS场效应管的阈值电压产生电路的环路补偿需要一个运算放大器来稳定结果,使得电路结构复杂,功耗高。
发明内容
本发明的目的在于提供一种用于产生CMOS阈值电压VTH的电路与方法,主要解决现有CMOS场效应管的阈值电压产生电路结构复杂,功耗高的问题。
为实现上述目的,本发明采用的技术方案如下:
一种用于产生CMOS阈值电压VTH的电路,包括源极S接电压源的MOS管M1,漏极D均与MOS管M1的栅极G相连的MOS管M3和MOS管M4,栅极G与MOS管M3的栅极G相连的MOS管M2,漏极D与MOS管M2的漏极D相连的MOS管M7,漏极D与MOS管M7的源极S相连的MOS管M6,一端与MOS管M7的栅极G相连另一端与MOS管M6的栅极G相连的电阻R3,一端与MOS管M6的栅极G相连且另一端接地的电阻R2,与MOS管M7的栅极G和MOS管M1的漏极均相连的电阻R1,以及漏极D与电阻R1另一端相连的MOS管M5;其中,MOS管M5的栅极G和MOS管M4的栅极G均与MOS管M5的漏极D相连,MOS管M2的源极S和MOS管M3的源极S均外接电压源,MOS管M4的源极S、MOS管M6的源极S、MOS管M5的源极S均接地,MOS管M2的漏极D与MOS管M2的源极S相连。
进一步地,该电路还包括与MOS管M1的漏极D相连的启动电路。
本发明还提供了一种用于产生CMOS阈值电压VTH的方法,采用了上述所述用于产生CMOS阈值电压VTH的电路,利用通过各个MOS管饱和区的电流,通过调整两个相同MOS管的电流关系,得到两个MOS管的VGS之差即是VTH。
进一步地,所述通过MOS管饱和区的电流的计算公式为:
I=0.5*Kn(VGS-VTH)2*(1+λ*VDS)
其中,Kn为常数,VGS为MOS管栅极G与MOS管源极S之间的电压降,VDS为MOS管漏极D与MOS管源极S之间的电压降,λ为MOS管的沟道长度。
进一步地,常数Kn的计算公式为:
Kn=Kn’*W/L*(1+λ*VDS),
Kn’=μn*COX
其中,W为MOS管的宽度,L为MOS管的长度,μn为介电常数,COX是栅氧传感电容。
与现有技术相比,本发明具有以下有益效果:
(1)本发明电路结构简单,通过多个相同的MOS管组成环路,基于两个MOS管的栅源电压相减,调整两个相同MOS管之间的电流关系即可得到阈值电压,并且该电路不需要运算放大器来稳定结果,简化了电路结构,降低了电路的整体功耗。
(2)本发明阈值电压产生方法简单,只需要调整通过MOS管饱和区之间的电流关系就能快速得到阈值电压,实现方法简单方便。
附图说明
图1为本发明的电路结构原理图。
具体实施方式
下面结合附图说明和实施例对本发明作进一步说明,本发明的方式包括但不仅限于以下实施例。
实施例
如图1所示,本发明公开的一种用于产生CMOS阈值电压VTH的电路,包括源极S接电压源的MOS管M1,漏极D均与MOS管M1的栅极G相连的MOS管M3和MOS管M4,栅极G与MOS管M3的栅极G相连的MOS管M2,漏极D与MOS管M2的漏极D相连的MOS管M7,漏极D与MOS管M7的源极S相连的MOS管M6,一端与MOS管M7的栅极G相连另一端与MOS管M6的栅极G相连的电阻R3,一端与MOS管M6的栅极G相连且另一端接地的电阻R2,与MOS管M7的栅极G和MOS管M1的漏极均相连的电阻R1,以及漏极D与电阻R1另一端相连的MOS管M5;其中,MOS管M5的栅极G和MOS管M4的栅极G均与MOS管M5的漏极D相连,MOS管M2的源极S和MOS管M3的源极S均外接电压源,MOS管M4的源极S、MOS管M6的源极S、MOS管M5的源极S均接地,MOS管M2的漏极D与MOS管M2的源极S相连。
因为这个电路有两个简并点,一个是零,一个是通过MOS管M5和MOS管M6的电流相差正好4倍时。所以这个电路需要启动电路避免零的简并点。所述启动电路与MOS管M1的漏极D相连。
本发明还提供了一种用于产生CMOS阈值电压VTH的方法,采用了上述所述的用于产生CMOS阈值电压VTH的电路,利用通过各个MOS管饱和区的电流公,通过调整两个相同MOS管的电流关系,得到两个MOS管的VGS之差即是VTH。
所述通过MOS管饱和区的电流的计算公式为:
I=0.5*Kn(VGS-VTH)2*(1+λ*VDS) (1),
其中,Kn为常数,VGS为MOS管栅极G与MOS管源极S之间的电压降,VDS为MOS管漏极D与MOS管源极S之间的电压降,λ为MOS管的沟道长度。常数Kn的计算公式为:
Kn=Kn’*W/L*(1+λ*VDS) (2),
Kn’=μn*COX (3),
其中,W为MOS管的宽度,L为MOS管的长度,μn为介电常数,COX是栅氧传感电容。记MOS管M5的栅极G与MOS管M5的源极S之间的电压降为V1,MOS管M6的栅极G与MOS管M6的源极S之间的电压降为V2,MOS管M6的栅极G与MOS管M6的源极S之间的电压降和MOS管M7的栅极G与MOS管M7的源极S之间的电压降之和为Vx,即Vx=2*V2。MOS管M4、MOS管M5、MOS管M6、MOS管M7完全相同。因为λ<<1,VDS<<1,所以λ*VDS<<1,则由式(1)、式(2)得
V1=Sqrt(IM5/Kn)+VTH,
V2=Sqrt(IM6/Kn)+VTH,
又因为:
Vx=2*V2,
所以R1上面的电压降V即是:
V=Vx-V1=2*V2-V1=2*(Sqrt(IM6/Kn)+VTH)-V1=Sqrt(IM5/Kn)+VTH,
当IM5=4*IM6时,Vx-V1=VTH,即得到阈值电压VTH。
其中,IM5为通过MOS管M5的电流,IM6为通过MOS管M6的电流。M7的作用是让M6处于和M5一样的饱和区,VDS相差不会太大。
通过上述设计,本发明电路结构简单,利用多个相同的MOS管组成环路,基于两个MOS管的栅源电压相减,调整两个相同MOS管之间的电流关系即可得到阈值电压,并且该电路不需要运算放大器来稳定结果,简化了电路结构,降低了电路的整体功耗。因此,具有很高的使用价值和推广价值。
上述实施例仅为本发明的优选实施方式之一,不应当用于限制本发明的保护范围,但凡在本发明的主体设计思想和精神上作出的毫无实质意义的改动或润色,其所解决的技术问题仍然与本发明一致的,均应当包含在本发明的保护范围之内。

Claims (5)

1.一种用于产生CMOS阈值电压VTH的电路,其特征在于,包括源极S接电压源的MOS管M1,漏极D均与MOS管M1的栅极G相连的MOS管M3和MOS管M4,栅极G与MOS管M3的栅极G相连的MOS管M2,漏极D与MOS管M2的漏极D相连的MOS管M7,漏极D与MOS管M7的源极S相连的MOS管M6,一端与MOS管M7的栅极G相连另一端与MOS管M6的栅极G相连的电阻R3,一端与MOS管M6的栅极G相连且另一端接地的电阻R2,与MOS管M7的栅极G和MOS管M1的漏极均相连的电阻R1,以及漏极D与电阻R1另一端相连的MOS管M5;其中,MOS管M5的栅极G和MOS管M4的栅极G均与MOS管M5的漏极D相连,MOS管M2的源极S和MOS管M3的源极S均外接电压源,MOS管M4的源极S、MOS管M6的源极S、MOS管M5的源极S均接地,MOS管M2的漏极D与MOS管M2的源极S相连。
2.根据权利要求1所述的一种用于产生CMOS阈值电压VTH的电路,其特征在于,还包括与MOS管M1的漏极D相连的启动电路。
3.一种用于产生CMOS阈值电压VTH的方法,其特征在于,采用了如权利要求1或2任一项所述的用于产生CMOS阈值电压VTH的电路,利用通过各个MOS管饱和区的电流,通过调整两个相同MOS管的电流关系,得到两个MOS管的VGS之差即是VTH。
4.根据权利要求3所述的一种用于产生CMOS阈值电压VTH的方法,其特征在于,所述通过MOS管饱和区的电流的计算公式为:
I=0.5*Kn(VGS-VTH)2*(1+λ*VDS)
其中,Kn为常数,VGS为MOS管栅极G与MOS管源极S之间的电压降,VDS为MOS管漏极D与MOS管源极S之间的电压降,λ为MOS管的沟道长度。
5.根据权利要求4所述的一种用于产生CMOS阈值电压VTH的方法,其特征在于,常数Kn的计算公式为:
Kn=Kn’*W/L*(1+λ*VDS),
Kn’=μn*COX
其中,W为MOS管的宽度,L为MOS管的长度,μn为介电常数,COX是栅氧传感电容。
CN201910772543.8A 2019-08-21 2019-08-21 一种用于产生cmos阈值电压vth的电路与方法 Active CN110320959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910772543.8A CN110320959B (zh) 2019-08-21 2019-08-21 一种用于产生cmos阈值电压vth的电路与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910772543.8A CN110320959B (zh) 2019-08-21 2019-08-21 一种用于产生cmos阈值电压vth的电路与方法

Publications (2)

Publication Number Publication Date
CN110320959A true CN110320959A (zh) 2019-10-11
CN110320959B CN110320959B (zh) 2020-11-06

Family

ID=68126353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910772543.8A Active CN110320959B (zh) 2019-08-21 2019-08-21 一种用于产生cmos阈值电压vth的电路与方法

Country Status (1)

Country Link
CN (1) CN110320959B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335346A (en) * 1980-02-22 1982-06-15 Robert Bosch Gmbh Temperature independent voltage supply
CN101556482A (zh) * 2008-04-07 2009-10-14 半导体元件工业有限责任公司 用于调节阈值电压的方法及其电路
US20090302823A1 (en) * 2008-06-10 2009-12-10 Analog Devices, Inc. Voltage regulator circuit
US20110215859A1 (en) * 2010-03-05 2011-09-08 Renesas Electronics Corporation Current source circuit and semiconductor device
CN102402237A (zh) * 2010-09-14 2012-04-04 精工电子有限公司 恒流电路
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN105892553A (zh) * 2016-05-06 2016-08-24 芯原微电子(上海)有限公司 电源电压上电检测电路及其检测上电的实现方法
CN107340796A (zh) * 2017-08-22 2017-11-10 成都信息工程大学 一种无电阻式高精度低功耗基准源
CN108594923A (zh) * 2018-05-30 2018-09-28 丹阳恒芯电子有限公司 一种物联网中的小面积基准电路
CN109901656A (zh) * 2019-04-10 2019-06-18 电子科技大学 一种低功耗全mos管带隙基准电路以及基于其的转换器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335346A (en) * 1980-02-22 1982-06-15 Robert Bosch Gmbh Temperature independent voltage supply
CN101556482A (zh) * 2008-04-07 2009-10-14 半导体元件工业有限责任公司 用于调节阈值电压的方法及其电路
US20090302823A1 (en) * 2008-06-10 2009-12-10 Analog Devices, Inc. Voltage regulator circuit
US20110215859A1 (en) * 2010-03-05 2011-09-08 Renesas Electronics Corporation Current source circuit and semiconductor device
CN102402237A (zh) * 2010-09-14 2012-04-04 精工电子有限公司 恒流电路
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN105892553A (zh) * 2016-05-06 2016-08-24 芯原微电子(上海)有限公司 电源电压上电检测电路及其检测上电的实现方法
CN107340796A (zh) * 2017-08-22 2017-11-10 成都信息工程大学 一种无电阻式高精度低功耗基准源
CN108594923A (zh) * 2018-05-30 2018-09-28 丹阳恒芯电子有限公司 一种物联网中的小面积基准电路
CN109901656A (zh) * 2019-04-10 2019-06-18 电子科技大学 一种低功耗全mos管带隙基准电路以及基于其的转换器

Also Published As

Publication number Publication date
CN110320959B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
CN107272819B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN104111682B (zh) 低功耗、低温度系数基准源电路
CN108334153B (zh) 一种电流镜电路
CN106527572A (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107066003A (zh) 低功耗基准电压源
CN104090625B (zh) 一种用于低电源电压的电流镜
CN103389766B (zh) 一种亚阈值非带隙基准电压源
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
CN104460799B (zh) Cmos基准电压源电路
CN105867518B (zh) 一种有效抑制电源电压影响的电流镜
CN104156025B (zh) 一种高阶温度补偿基准源
CN105468085A (zh) 一种无Bipolar晶体管的CMOS基准电压源
CN108363443A (zh) 具有背栅控制的共模反馈电路
CN104216455A (zh) 用于4g通信芯片的低功耗基准电压源电路
CN106796833A (zh) 伪电阻电路和电荷检测电路
CN204576336U (zh) 基准电压源电路
CN103677056A (zh) 一种提供零温度系数电压的方法及电路
CN105469818A (zh) 读出放大器
CN209297190U (zh) 一种低压降镜像电流源电路
CN110320959A (zh) 一种用于产生cmos阈值电压vth的电路与方法
CN106843350A (zh) 带隙基准电路
CN103645765B (zh) 一种用于高压功率mosfet电路中的高压大电流控制电路
CN105224006A (zh) 一种低压cmos基准源
CN105404345B (zh) 电压调节电路
CN104503527A (zh) 基准电流产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 214, No.1000 Chenhui Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Patentee after: Shanghai Nanxin Semiconductor Technology Co.,Ltd.

Address before: Room 309, 22 Boxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Patentee before: SOUTHCHIP SEMICONDUCTOR TECHNOLOGY (SHANGHAI) Co.,Ltd.