CN113296571B - 基准电压源电路 - Google Patents

基准电压源电路 Download PDF

Info

Publication number
CN113296571B
CN113296571B CN202110847728.8A CN202110847728A CN113296571B CN 113296571 B CN113296571 B CN 113296571B CN 202110847728 A CN202110847728 A CN 202110847728A CN 113296571 B CN113296571 B CN 113296571B
Authority
CN
China
Prior art keywords
transistor
pmos transistor
pmos
drain
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110847728.8A
Other languages
English (en)
Other versions
CN113296571A (zh
Inventor
霍晓强
金楠
吴国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Linli Technology Co ltd
Shanghai Nanlin Integrated Circuit Co ltd
Original Assignee
Wuxi Linli Technology Co ltd
Shanghai Nanlin Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Linli Technology Co ltd, Shanghai Nanlin Integrated Circuit Co ltd filed Critical Wuxi Linli Technology Co ltd
Priority to CN202110847728.8A priority Critical patent/CN113296571B/zh
Publication of CN113296571A publication Critical patent/CN113296571A/zh
Application granted granted Critical
Publication of CN113296571B publication Critical patent/CN113296571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种基准电压源电路，所述基准电压源电路包括：偏置模块及基准产生模块，其中，所述偏置模块为所述基准产生模块提供三个偏置电流；所述基准产生模块利用NMOS管在亚阈值区的阈值电压具有负温度系数及耗尽管的栅极到源极的绝对值具有正温度系数来产生并输出零温漂的基准电压。通过本发明提供的基准电压源电路，解决了现有采用BJT器件设计的基准电压源电路无法在低功耗下持续工作的问题。

Description

基准电压源电路
技术领域
本发明属于集成电路设计领域，特别是涉及一种基准电压源电路。
背景技术
现有芯片中，通常利用BJT（BJT：双极结型晶体管）器件的VBE（基极-发射极电压）具有负温度系数及基极-发射极的差值与绝对温度成正比的特性来设计基准电压，其工作电流是uA级别。而在现有的低功耗芯片中，低功耗下静态电流一般低于1uA，那么这种基准电压的电路就无法在低功耗下持续工作。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基准电压源电路，用于解决现有采用BJT器件设计的基准电压源电路无法在低功耗下持续工作的问题。
为实现上述目的及其他相关目的，本发明提供一种基准电压源电路，所述基准电压源电路包括：偏置模块及基准产生模块，其中，
所述偏置模块为所述基准产生模块提供三个偏置电流；
所述基准产生模块利用NMOS管在亚阈值区的阈值电压具有负温度系数及耗尽管的栅极到源极的绝对值具有正温度系数来产生并输出零温漂的基准电压。
可选地，所述偏置模块包括：电流产生单元及电流镜像单元，其中，
所述电流产生单元利用接地的耗尽管下拉固定电流来产生初始电流；
所述电流镜像单元对所述初始电流进行电流镜像以产生三个偏置电流。
可选地，所述电流产生单元包括：第一耗尽管及电阻，所述第一耗尽管的栅极及源极均接地，所述第一耗尽管的漏极连接所述电阻的一端，所述电阻的另一端产生所述初始电流。
可选地，所述电流镜像单元包括：第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的源极均连接工作电压，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的栅极均连接所述初始电流，所述第一PMOS管的漏极连接所述初始电流，所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的漏极对应产生三个偏置电流。
可选地，所述电流镜像单元包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管及第八PMOS管，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的源极均连接工作电压，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的栅极均连接所述初始电流，所述第一PMOS管的漏极连接所述第五PMOS管的源极，所述第二PMOS管的漏极连接所述第六PMOS管的源极，所述第三PMOS管的漏极连接所述第七PMOS管的源极，所述第四PMOS管的漏极连接所述第八PMOS管的源极，所述第五PMOS管、所述第六PMOS管、所述第七PMOS管及所述第八PMOS管的栅极均连接所述第一耗尽管的漏极，所述第五PMOS管的漏极连接所述初始电流，所述第六PMOS管、所述第七PMOS管及所述第八PMOS管的漏极对应产生三个偏置电流。
可选地，所述基准产生模块包括：下拉电流单元及电压产生单元，其中，
所述下拉电流单元为所述电压产生单元提供下拉电流；
所述电压产生单元利用NMOS管在亚阈值区的阈值电压具有负温度系数及耗尽管的栅极到源极的绝对值具有正温度系数来产生所述基准电压。
可选地，所述下拉电流单元包括：第一NMOS管及第二NMOS管，所述第一NMOS管及所述第二NMOS管的源极均接地，所述第一NMOS管的漏极连接三个偏置电流中的第一偏置电流，所述第一NMOS管的栅极连接其漏极并连接所述第二NMOS管的栅极，所述第二NMOS管的漏极连接所述基准电压。
可选地，所述电压产生单元包括：第三NMOS管、第九PMOS管、第十PMOS管、第二耗尽管、第三耗尽管及第四耗尽管，所述第三NMOS管的漏极连接所述第二耗尽管的栅极并连接三个偏置电流中的第二偏置电流，所述第三NMOS管的栅极连接其漏极并连接所述第三耗尽管的栅极，所述第三NMOS管的源极连接所述第三耗尽管的漏极，所述第三耗尽管的源极接地，所述第九PMOS管的源极连接所述第四耗尽管的栅极并连接三个偏置电流中的第三偏置电流，所述第九PMOS管的栅极连接其漏极并连接所述第十PMOS管的源极，所述第十PMOS管的漏极接地，所述第十PMOS管的栅极连接所述第二耗尽管的源极并产生所述基准电压，所述第二耗尽管的漏极连接所述第四耗尽管的源极，所述第四耗尽管的漏极连接工作电压。
可选地，采用NMOS管替换所述第三耗尽管，所述NMOS管的栅极连接所述三NMOS管的栅极，所述NMOS管的漏极连接所述第三NMOS管的源极，所述NMOS管的源极接地；其中，所述NMOS管的尺寸小于所述第三NMOS管的尺寸。
如上所述，本发明的一种基准电压源电路，包括偏置模块及基准产生模块，所述偏置模块为所述基准产生模块提供三个偏置电流，所述基准产生模块利用NMOS管具有负温度系数的阈值电压及耗尽管具有正温度系数的阈值电压来产生并输出零温漂的基准电压；本发明所述基准电压源电路在正常工作时，电流仅为nA级别，可实现超低功耗，故可用作低功耗芯片的基准电压源；无需BJT器件，电路结构简单，面积较小。
附图说明
图1显示为本发明所述基准电压源电路的一种电路结构示意图。
图2显示为本发明所述基准电压源电路的另一种电路结构示意图。
图3显示为本发明所述基准电压源电路的基准电压随温度变化的仿真曲线。
图4显示为本发明所述基准电压源电路的工作电压和基准电压随时间变化的仿真曲线。
图5显示为本发明所述基准电压源电路的电源抑制比随施加交流信号频率变化的仿真曲线。
元件标号说明：100偏置模块，101电流产生单元，102电流镜像单元，200基准产生模块，201下拉电流单元，202电压产生单元。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1和2所示，本实施例提供一种基准电压源电路，所述基准电压源电路包括：偏置模块100及基准产生模块200，其中，所述偏置模块100为所述基准产生模块200提供三个偏置电流，所述基准产生模块200利用NMOS管在亚阈值区的阈值电压具有负温度系数及耗尽管的栅极到源极的绝对值具有正温度系数来产生并输出零温漂的基准电压VREF。需要注意的是，本实施例中，所述“耗尽管”是指耗尽型MOS管，而所述“NMOS管”及“PMOS管”则均是指常规的增强型MOS管。
具体的，所述偏置模块100包括：电流产生单元101及电流镜像单元102，其中，所述电流产生单元101利用接地的耗尽管下拉固定电流来产生初始电流，所述电流镜像单元102对所述初始电流进行电流镜像以产生三个偏置电流（如图1和2所示）。
更具体的，所述电流产生单元101包括：第一耗尽管NDP1及电阻R，所述第一耗尽管NDP1的栅极及源极均接地，所述第一耗尽管NDP1的漏极连接所述电阻R的一端，所述电阻R的另一端产生所述初始电流（如图1和2所示）。本示例中，可通过合理设计所述第一耗尽管NDP1的宽长比，使其在栅极接地时导通，以此通过下拉固定电流来产生初始电流；其中，固定电流由工作电压VDD及第一耗尽管NDP1所在支路的各器件的电阻值共同决定。
更具体的，一示例中，所述电流镜像单元102包括：第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM13及第四PMOS管PM4，所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4的源极均连接工作电压VDD，所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4的栅极均连接所述初始电流，所述第一PMOS管PM1的漏极连接所述初始电流，所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4的漏极对应产生三个偏置电流（如图1所示）。本示例中，所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4构成共源共栅电流镜结构，用以对所述初始电流做镜像，从而产生三个偏置电流。
另一示例中，所述电流镜像单元102包括：第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7及第八PMOS管PM8，所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4的源极均连接工作电压VDD，所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4的栅极均连接所述初始电流，所述第一PMOS管PM1的漏极连接所述第五PMOS管PM5的源极，所述第二PMOS管PM2的漏极连接所述第六PMOS管PM6的源极，所述第三PMOS管PM3的漏极连接所述第七PMOS管PM7的源极，所述第四PMOS管PM4的漏极连接所述第八PMOS管PM8的源极，所述第五PMOS管PM5、所述第六PMOS管PM6、所述第七PMOS管PM7及所述第八PMOS管PM8的栅极均连接所述第一耗尽管NDP1的漏极，所述第五PMOS管PM5的漏极连接所述初始电流，所述第六PMOS管PM6、所述第七PMOS管PM7及所述第八PMOS管PM8的漏极对应产生三个偏置电流（如图2所示）。本示例中，所述第一PMOS管PM1、所述第二PMOS管PM2、所述第三PMOS管PM3及所述第四PMOS管PM4构成一组共源共栅电流镜结构，所述第五PMOS管PM5、所述第六PMOS管PM6、所述第七PMOS管PM7及所述第八PMOS管PM8构成另一组共源共栅电流镜结构，本示例利用两组共源共栅电流镜结构构成的低压共源共栅电流镜结构对所述初始电流做镜像以产生三个偏置电流，不仅保证了偏置电流的精度，更保证了本示例所述基准电压源电路可在低压下工作。
具体的，所述基准产生模块200包括：下拉电流单元201及电压产生单元202，其中，所述下拉电流单元201为所述电压产生单元202提供下拉电流，所述电压产生单元202利用NMOS管在亚阈值区的阈值电压具有负温度系数及耗尽管的栅极到源极的绝对值具有正温度系数来产生所述基准电压VREF（如图1和2所示）。
更具体的，所述下拉电流单元201包括：第一NMOS管NM1及第二NMOS管NM2，所述第一NMOS管NM1及所述第二NMOS管NM2的源极均接地，所述第一NMOS管NM1的漏极连接三个偏置电流中的第一偏置电流，所述第一NMOS管NM1的栅极连接其漏极并连接所述第二NMOS管NM2的栅极，所述第二NMOS管NM2的漏极连接所述基准电压（如图1和2所示）。本示例中，所述第一NMOS管NM1及所述第二NMOS管NM2构成电流镜结构，用以对第一偏置电流做镜像，从而为所述电压产生单元202提供下拉电流。
更具体的，所述电压产生单元202包括：第三NMOS管NM3、第九PMOS管PM9、第十PMOS管PM10、第二耗尽管NDP2、第三耗尽管NDP3及第四耗尽管NDP4，所述第三NMOS管NM3的漏极连接所述第二耗尽管NDP2的栅极并连接三个偏置电流中的第二偏置电流，所述第三NMOS管NM3的栅极连接其漏极并连接所述第三耗尽管NDP3的栅极，所述第三NMOS管NM3的源极连接所述第三耗尽管NDP3的漏极，所述第三耗尽管NDP3的源极接地，所述第九PMOS管PM9的源极连接所述第四耗尽管NDP4的栅极并连接三个偏置电流中的第三偏置电流，所述第九PMOS管PM9的栅极连接其漏极并连接所述第十PMOS管PM10的源极，所述第十PMOS管PM10的漏极接地，所述第十PMOS管PM10的栅极连接所述第二耗尽管NDP2的源极并产生所述基准电压VREF，所述第二耗尽管NDP2的漏极连接所述第四耗尽管NDP4的源极，所述第四耗尽管NDP4的漏极连接工作电压VDD（如图1和2所示）。本示例中，所述第三耗尽管NDP3的阈值电压小于所述第三NMOS管NM3的阈值电压，所述第三NMOS管NM3处于亚阈值区，故其具有负温度特性，也即其具有负温度系数的阈值电压；而对于所述第二耗尽管NDP2，其阈值电压|VTH|NDP2与温度之间具有负温度特性，假设其阈值电压|VTH|NDP2从低温到高温的变化是由-0.4V变成-0.5V，由于基准电压VREF的输出在所述第二耗尽管NDP2的源极，从其源极往栅极看，其变化量是绝对值的关系，那么其阈值电压|VTH|NDP2从低温到高温的变化量就从0.4V变成了0.5V，相当于所述第二耗尽管NDP2具有正温度系数的阈值电压；所述第九PMOS管PM9及所述第十PMOS管PM10的栅源电压VGS使所述第四耗尽管NDP4的栅压大于等于VREF+|VTH|PM9+|VTH|PM10，故可得出VREF=|VTH|NM3+|VTH|NDP2，从而得到零温漂的基准电压VREF；其中，|VTH|PM9为所述第九PMOS管PM9的阈值电压，|VTH|PM10为所述第十PMOS管PM10的阈值电压，|VTH|NM3为所述第三NMOS管NM3的阈值电压，|VTH|NDP2为所述第二耗尽管NDP2的阈值电压。
可选地，采用NMOS管替换所述第三耗尽管NDP3，所述NMOS管的栅极连接所述三NMOS管NM3的栅极，所述NMOS管的漏极连接所述第三NMOS管NM3的源极，所述NMOS管的源极接地；其中，所述NMOS管的尺寸小于所述第三NMOS管NM3的尺寸，以使所述NMOS管的阈值电压小于所述第三NMOS管NM3的阈值电压。
下面请参阅图3-5，对本实施例所述基准电压源电路的性能进行说明。
对本实施例所述基准电压源电路的基准电压随温度变化、工作电压和基准电压随时间变化、电源抑制比随施加交流信号频率变化进行仿真，其具体仿真曲线如图3-5所示；由图3-5可知，本实施例所述基准电压源电路的基准电压VREF为954mV，温漂系数为14.5ppm/℃，最低工作电压为1.4V，电源抑制比PSRR为-64dB，工作电流为200nA。可见，本实施例所述基准电压源电路可在nA级别电流下实现零温漂的基准电压输出，从而实现超低功耗。
综上所述，本发明的一种基准电压源电路，包括偏置模块及基准产生模块，所述偏置模块为所述基准产生模块提供三个偏置电流，所述基准产生模块利用NMOS管具有负温度系数的阈值电压及耗尽管具有正温度系数的阈值电压来产生并输出零温漂的基准电压；本发明所述基准电压源电路在正常工作时，电流仅为nA级别，可实现超低功耗，故可用作低功耗芯片的基准电压源；无需BJT器件，电路结构简单，面积较小。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种基准电压源电路，其特征在于，所述基准电压源电路包括：偏置模块及基准产生模块，其中，
所述偏置模块为所述基准产生模块提供三个偏置电流；
所述基准产生模块利用NMOS管在亚阈值区的阈值电压具有负温度系数及耗尽管的栅极到源极的绝对值具有正温度系数来产生并输出零温漂的基准电压；
所述基准产生模块包括：下拉电流单元及电压产生单元，所述下拉电流单元为所述电压产生单元提供下拉电流；所述电压产生单元利用NMOS管在亚阈值区的阈值电压具有负温度系数及耗尽管的栅极到源极的绝对值具有正温度系数来产生所述基准电压；其中，所述电压产生单元包括：第三NMOS管、第九PMOS管、第十PMOS管、第二耗尽管、第三耗尽管及第四耗尽管，所述第三NMOS管的漏极连接所述第二耗尽管的栅极并连接三个偏置电流中的第二偏置电流，所述第三NMOS管的栅极连接其漏极并连接所述第三耗尽管的栅极，所述第三NMOS管的源极连接所述第三耗尽管的漏极，所述第三耗尽管的源极接地，所述第九PMOS管的源极连接所述第四耗尽管的栅极并连接三个偏置电流中的第三偏置电流，所述第九PMOS管的栅极连接其漏极并连接所述第十PMOS管的源极，所述第十PMOS管的漏极接地，所述第十PMOS管的栅极连接所述第二耗尽管的源极并产生所述基准电压，所述第二耗尽管的漏极连接所述第四耗尽管的源极，所述第四耗尽管的漏极连接工作电压。
2.根据权利要求1所述的基准电压源电路，其特征在于，所述偏置模块包括：电流产生单元及电流镜像单元，其中，
所述电流产生单元利用接地的耗尽管下拉固定电流来产生初始电流；
所述电流镜像单元对所述初始电流进行电流镜像以产生三个偏置电流。
3.根据权利要求2所述的基准电压源电路，其特征在于，所述电流产生单元包括：第一耗尽管及电阻，所述第一耗尽管的栅极及源极均接地，所述第一耗尽管的漏极连接所述电阻的一端，所述电阻的另一端产生所述初始电流。
4.根据权利要求3所述的基准电压源电路，其特征在于，所述电流镜像单元包括：第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的源极均连接工作电压，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的栅极均连接所述初始电流，所述第一PMOS管的漏极连接所述初始电流，所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的漏极对应产生三个偏置电流。
5.根据权利要求3所述的基准电压源电路，其特征在于，所述电流镜像单元包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管及第八PMOS管，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的源极均连接工作电压，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管及所述第四PMOS管的栅极均连接所述初始电流，所述第一PMOS管的漏极连接所述第五PMOS管的源极，所述第二PMOS管的漏极连接所述第六PMOS管的源极，所述第三PMOS管的漏极连接所述第七PMOS管的源极，所述第四PMOS管的漏极连接所述第八PMOS管的源极，所述第五PMOS管、所述第六PMOS管、所述第七PMOS管及所述第八PMOS管的栅极均连接所述第一耗尽管的漏极，所述第五PMOS管的漏极连接所述初始电流，所述第六PMOS管、所述第七PMOS管及所述第八PMOS管的漏极对应产生三个偏置电流。
6.根据权利要求1所述的基准电压源电路，其特征在于，所述下拉电流单元包括：第一NMOS管及第二NMOS管，所述第一NMOS管及所述第二NMOS管的源极均接地，所述第一NMOS管的漏极连接三个偏置电流中的第一偏置电流，所述第一NMOS管的栅极连接其漏极并连接所述第二NMOS管的栅极，所述第二NMOS管的漏极连接所述基准电压。
7.根据权利要求1所述基准电压源电路，其特征在于，采用NMOS管替换所述第三耗尽管，所述NMOS管的栅极连接所述三NMOS管的栅极，所述NMOS管的漏极连接所述第三NMOS管的源极，所述NMOS管的源极接地；其中，所述NMOS管的尺寸小于所述第三NMOS管的尺寸。
CN202110847728.8A 2021-07-27 2021-07-27 基准电压源电路 Active CN113296571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110847728.8A CN113296571B (zh) 2021-07-27 2021-07-27 基准电压源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110847728.8A CN113296571B (zh) 2021-07-27 2021-07-27 基准电压源电路

Publications (2)

Publication Number Publication Date
CN113296571A CN113296571A (zh) 2021-08-24
CN113296571B true CN113296571B (zh) 2021-10-22

Family

ID=77331111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110847728.8A Active CN113296571B (zh) 2021-07-27 2021-07-27 基准电压源电路

Country Status (1)

Country Link
CN (1) CN113296571B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115420B (zh) * 2021-11-25 2022-11-29 合肥宽芯电子技术有限公司 一种e/d_nmos基准电压源

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634894A (en) * 1985-03-04 1987-01-06 Advanced Micro Devices, Inc. Low power CMOS reference generator with low impedance driver
CN200997085Y (zh) * 2006-12-30 2007-12-26 Bcd半导体制造有限公司 低功耗电流源电路
CN102073335B (zh) * 2011-01-21 2013-03-13 西安华芯半导体有限公司 Mos结构高精度电压基准源
CN205405320U (zh) * 2016-03-02 2016-07-27 上海南麟电子股份有限公司 一种带阻抗调节的耗尽管基准电路
CN105786081B (zh) * 2016-03-30 2017-06-06 上海华虹宏力半导体制造有限公司 基准电压源电路
CN106249799B (zh) * 2016-08-12 2017-07-28 西安电子科技大学 一种低温漂的全mosfet基准电压源
CN107390757B (zh) * 2017-08-03 2018-07-13 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
CN110794913B (zh) * 2019-11-22 2020-08-04 重庆邮电大学 一种采用负反馈箝位技术的带隙基准电路
CN113031691B (zh) * 2021-03-15 2022-08-16 江苏硅国微电子有限公司 一种宽输入宽输出耗尽管基准电压源

Also Published As

Publication number Publication date
CN113296571A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
US10831227B2 (en) Reference voltage circuit with low temperature drift
CN109450415B (zh) 一种延迟电路
US10042379B1 (en) Sub-threshold low-power-resistor-less reference circuit
JP2010176258A (ja) 電圧発生回路
CN109901656B (zh) 一种低功耗全mos管带隙基准电路以及基于其的转换器
TWI692923B (zh) 電壓基準源電路及低功耗電源系統
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN111625043A (zh) 一种可修调的超低功耗全cmos参考电压电流产生电路
CN112859998A (zh) 一种低功耗芯片的过温保护电路
CN113296571B (zh) 基准电压源电路
CN108415503A (zh) 一种低压低功耗基准电路
CN214335582U (zh) 用于低功耗芯片的过温保护电路
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN214674306U (zh) 一种低功耗芯片的欠压保护电路
CN110825156A (zh) 一种应用于低功耗带隙基准的启动电路
CN110879625B (zh) 一种超低线性灵敏度的cmos电压基准电路
Amaljith et al. Low voltage current reference circuit with low temperature coefficient
CN208188713U (zh) 一种低压低功耗基准电路
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
CN113625819A (zh) 一种低温漂系数的高性能基准电压源
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
CN114489213B (zh) 线性稳压电路
CN113359942A (zh) 一种低功耗电压基准电路
CN112947673A (zh) 用于低功耗芯片的过温保护电路
CN111026219B (zh) 一种共源共栅结构的基准源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant