CN102073335B - Mos结构高精度电压基准源 - Google Patents
Mos结构高精度电压基准源 Download PDFInfo
- Publication number
- CN102073335B CN102073335B CN 201110024111 CN201110024111A CN102073335B CN 102073335 B CN102073335 B CN 102073335B CN 201110024111 CN201110024111 CN 201110024111 CN 201110024111 A CN201110024111 A CN 201110024111A CN 102073335 B CN102073335 B CN 102073335B
- Authority
- CN
- China
- Prior art keywords
- nmos pipe
- pipe
- grid
- drain electrode
- connects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种MOS结构高精度电压基准源,包括电流产生电路、自偏置电路和BGR启动电路;所述BGR启动电路,用于启动所述自偏置电路;所述电流产生电路,用于产生偏置电流;所述自偏置电路连接所述电流产生电路,用于产生基准电压。本发明一种MOS结构高精度电压基准源,不包括三极管,只包括NMOS管、PMOS管和电阻,电路简单,容易实现,无需利用CMOS工艺中的寄生三极管,也无需带隙基准源要求的高增益运放,因而功耗低,占用面积小,并有两种基准选择。
Description
【技术领域】
本发明属于模拟集成基准源电路技术领域,具体涉及一种MOS结构的高性能电压基准源。
【背景技术】
利用CMOS工艺中的寄生三极管来实现带隙基准,存在面积过大,功耗较高等问题。从而更多工程师将研究利用纯CMOS工艺技术来实现电压或电流基准作为主要方向,并取得了一些成果[1,2,3]。
目前利用纯CMOS器件实现电压基准主要有三种:一种是利用MOS器件亚阈值指数特性[1];一种是基于MOS器件的阈值电压[2];另一种是基于MOS器件栅源电压差的基准[3]。第一种要求某些MOS器件工作在亚阈值区,对工艺和电路结构设计要求高,工艺角偏差也比较大;第二种需要在同一硅片上实现增强型和耗尽型MOS器件,对工艺同样有特殊要求,随工艺角偏差很大;第三种利用MOS器件的栅源电压差来实现基准,对工艺没有特殊要求,但是需要稳定的外围偏置电路同时工艺角偏差仍然很大。第二种虽然需要相应工艺支持,但是利用耗尽型MOS器件来产生电压基准会减少相应的启动电路,同时电路简单,并可实现较低电源电压的电源基准。
综上所述,相对于传统带隙基准,纯MOS结构的基准最大的缺陷在于其所依赖的工艺参数波动较大,因此对输出电压绝对值难以准确控制,需要相应的调节模块来进行电压值和温度特性调节。
[1].E.Vittoz and J.Fellrath,“CMOS analog integrated circuits based on weakinversion operation,”IEEE Journal of Solid-State Circuits,vol.SC-12,no.3,pp.224-231,Jun.1977
[2].H.-J.Song and C.-K.Kim,“A temperature-stabilized SOI voltage referencebased on threshold voltage difference between enhancement and depletionNMOSFETs,”IEEE Journal of Solid-State Circuits,vol.28,no.6,pp.671-667,Jun.1993.
[3].K.N.Leung and P.K.Mok,“A CMOS Voltage Reference Based on Weighted△VGS for CMOS Low-Dropout Linear Regulators,”IEEE Journal of Solid-StateCircuits,vol.38,no.1,January 2003.
【发明内容】
本发明的目的在于提供了一种无需利用寄生三极管,就可以得到高电源噪声抑制比,快速恢复,并可多路选择的MOS结构高精度电压基准源。
为了解决上述技术问题,本发明采用如下技术方案:一种MOS结构高精度电压基准源,包括电流产生电路、自偏置电路和BGR启动电路;所述BGR启动电路,用于启动所述所述电流产生电路或自偏置电路;所述电流产生电路,用于产生偏置电流;所述自偏置电路连接所述电流产生电路,用于产生基准电压;所述自偏置电路由15个MOS管、电阻R1和电阻R2组成;PMOS管M16、M3、M4的源极和电阻R2的一端连接直流电源VDD,电阻R2的另一端连接PMOS管M7的源极;PMOS管M16的漏极和NMOS管M1的漏极连接所述电流产生电路;NMOS管M1的漏极、NMOS管M2的栅极、NMOS管M13的栅极、NMOS管M11的栅极、NMOS管M14的栅极、NMOS管M12的栅极共接作为第一基准电压输出端;NMOS管M1的源极连接NMOS管M2的漏极,NMOS管M2的源极接公共地端VSS;PMOS管M3的漏极连接PMOS管M5的源极,PMOS管M5的漏极、NMOS管M8的漏极、NMOS管M8的栅极共接,NMOS管M8的源极与公共地端VSS之间设置一电阻R1;PMOS管M4的漏极连接PMOS管M6的源极;PMOS管M6的漏极、NMOS管M9的漏极和NMOS管M11的漏极共接;NMOS管M9的源极、NMOS管M11源极和NMOS管M13的漏极共接;NMOS管M13的源极接公共地端VSS;PMOS管M7的漏极、NMOS管M10的漏极和NMOS管M12的漏极共接;NMOS管M10的源极、NMOS管M12源极和NMOS管M14的漏极共接;NMOS管M14的源极接公共地端VSS;PMOS管M16的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M6的漏极共接;PMOS管M5的栅极、PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M7的漏极共接;NMOS管M1的栅极、NMOS管M8的栅极、NMOS管M9的栅极、NMOS管M10的栅极共接作为第二基准电压输出端。
所述电流产生电路为一个电压控制电流源。
所述电压控制电流源为一个MOS管M15。
所述MOS管M15为耗尽型NMOS管M15或耗尽型PMOS管M15。
所述NMOS管M15的漏极连接所述PMOS管M16的漏极,所述NMOS管M15的源极连接所述NMOS管M1的漏极,所述NMOS管M15的栅极连接所述NMOS管M15的源极、NMOS管M1的源极或公共地端VSS。
所述BGR启动电路由一个NMOS管Mstart构成;所述NMOS管Mstart的漏极连接直流电源VDD,NMOS管Mstart的源极连接NMOS管M15的漏极或NMOS管M2的栅极,NMOS管Mstart的栅极连接所述PMOS管M16的栅极。
所述MOS管M15的栅极电压≥0V。
所述PMOS管M16工作在线性区或饱和区。
与现有技术相比,本发明具有以下优点:本发明一种MOS结构高精度电压基准源,不包括三极管,只包括NMOS管、PMOS管和电阻,电路简单,容易实现,无需利用CMOS工艺中的寄生三极管,也无需带隙基准源要求的高增益运放,因而功耗低,占用面积小,并有两种基准选择。
【附图说明】
图1为本发明一种MOS结构高精度电压基准源的电路结构图;
图2为本发明一种MOS结构高精度电压基准源的应用电路;
图3为本发明的电压偏置及电压基准应用电路。
【具体实施方式】
本发明提出的电压基准源整体电路如图1所示,它由电流产生电路1、自偏置电路2和BGR启动电路3构成;
其中电流产生电路1由耗尽型MOS管M15构成;
自偏置电路2由MOS管M1~M14,M16和电阻R1,R2构成,其中M11和M12是自偏置电路2的启动器件;PMOS管M16、M3、M4的源极和电阻R2的一端连接直流电源VDD,电阻R2的另一端连接PMOS管M7的源极;PMOS管M16的漏极连接所述NMOS管M15的漏极;NMOS管M15的栅极、NMOS管M15的源极、NMOS管M1的漏极、NMOS管M2的栅极、NMOS管M13的栅极、NMOS管M11的栅极、NMOS管M14的栅极、NMOS管M12的栅极共接作为第一基准电压输出端vb_mnl;NMOS管M1的源极连接NMOS管M2的漏极,NMOS管M2的源极接公共地端VSS;PMOS管M3的漏极连接PMOS管M5的源极,PMOS管M5的漏极、NMOS管M8的漏极、NMOS管M8的栅极共接,NMOS管M8的源极与公共地端VSS之间设置一电阻R1;PMOS管M4的漏极连接PMOS管M6的源极;PMOS管M6的漏极、NMOS管M9的漏极和NMOS管M11的漏极共接;NMOS管M9的源极、NMOS管M11源极和NMOS管M13的漏极共接;NMOS管M13的源极接公共地端;PMOS管M7的漏极、NMOS管M10的漏极和NMOS管M12的漏极共接;NMOS管M10的源极、NMOS管M12源极和NMOS管M14的漏极共接;NMOS管M14的源极接公共地端VSS;
BGR启动电路3由一个NMOS管Mstart构成;NMOS管Mstart的漏极连接直流电源VDD,NMOS管Mstart的源极连接NMOS管M15的漏极,NMOS管Mstart的栅极、PMOS管M16的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M6的漏极共接;PMOS管M5的栅极、PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M7的漏极共接;NMOS管M1的栅极、NMOS管M8的栅极、NMOS管M9的栅极、NMOS管M10的栅极共接作为第二基准电压输出端vb_mnh。
当VDD电压从0V升高过程中,vb_mnl和vb_mnh近似0V,而vb_mph与vb_mpl跟随VDD变化,当电源电压VDD升高到某个值后,启动管Mstart开始工作,驱使耗尽型NMOS管M15工作,并产生电流,电流在NMOS管M2的栅极进行电荷堆积,使得vb_mnl电压升高;当vb_mnl电压升高到某个值后,促使NMOS管M2,M13,M14,M11,M12开启,M12,M14的开启将vb_mpl电压拉低,使PMOS管M7导通,进而使支路R2,PMOS管M7,NMOS管M12,NMOS管M14产生电流通路;由于NMOS管M11与NMOS管M13已经开启将vb_mph电压拉低,使PMOS管M4、PMOS管M6导通,进而使PMOS管M4、PMOS管M6、NMOS管M11、NMOS管M13产生电流通路;由于vb_mpl与vb_mph电压的降低,使得PMOS管M3与PMOS管M5导通使vb_mnh电压升高,并使NMOS管M8导通,进而使PMOS管M3、PMOS管M5、NMOS管M8、电阻R1产生电流通路;vb_mnh电压的升高,使得NMOS管M1,NMOS管M2产生电流支路,从而使得vb_mnl电压下降;当vb_mnl下降到某个值后,NMOS管M11,NMOS管M12关断,电路各点电压趋于稳定,此时BGR启动电路Mstart关断,整个电路完成启动过程;电路有四路电流I1、I2、I3、I4沿各支路从直流电源VDD流向公共地端VSS。电阻R1对M2管的漏极电压进行调节,使基准电压vb_mnl的温度和电压绝对值特性得到进一步优化。而且,对vb_mnh基准电压,利用不同温度特性的R1,可以得到更加优化的基准电压。其它的偏置电压vb_mph,vb_mpl可以作为其他电路的偏置电压。
自偏置电路2这种新型的偏压结构,仅仅需要两个器件M11,M12来进行自启动;更多的多路反馈环路,产生稳定的偏置电流和偏置电压。
通过电流产生电路1中的器件M15产生带有温度系数的电流,这种电流流向NMOS器件,利用自身参数随温度变化的特性,从而产生不随温度变化的电压。
在不考虑沟道调制与衬底偏置特性的影响下,可以得到:
上式中VTHM15和VTHM2分别表示耗尽型NMOS管M15和NMOS管M12的阈值电压,Lx和Wx分别表示MOS管的栅长和栅宽,μM15和μM2分别表示耗尽型NMOS管M15和增强型NMOS管M2的电子迁移率,Cox是单位面积的栅氧电容。
在典型的CMOS工艺中,NMOS类型的器件的阈值电压温度系数通常朝一个方向变化,但是变化斜率不同,因此上式可以较好的抵消由于工艺偏差导致的阈值电压变化,从而保证输出电压的恒定。
考虑温度特性,并根据BSIM4.3.0手册与温度相关的公式可知:
Vth(TNOM)代表TNOM时的Vth电压;KT1,KT2是温度系数;L是栅长,LEFF是有效栅长;TNOM就是NOM时的温度;K表示公式进行简化后的等效温度系数;u0(TNOM)表示TNOM时的迁移率,UTE是迁移率的温度系数。
假设,耗尽型和增强型NMOS器件的电子迁移率温度系数相同,可以得到
从而得到:
上述公式中,μM150、μM20、μM80分别表示耗尽型NMOS管M15、增强型NMOS管M2、增强型NMOS管M8的T0温度时的电子迁移率;VTHM150、VTHM20、VTHM80分别表示耗尽型NMOS管M15、增强型NMOS管M2、增强型NMOS管M8的T0温度时的阈值电压;VTHM8表示增强型NMOS管M8的阈值电压,LM8和WM8分别表示NMOS管M8的栅长和栅宽;K2、K15和K8分别表示M2、M15、M8的温度系数;R10表示电阻R1的T0温度时的电阻;α表示电阻R1的温度系数。
vb_mnh的温度特性较复杂,可以通过不同的电阻温度特性及电阻值来进行选择。
由于K15,K2均小于0,所以可以通过调节其它参数来得到零温度系数的基准电压。
上式中没有考虑沟道调制电压,衬底偏置效应,以及认为耗尽型与增强型器件一些参数特性相同的情况下推导出上面公式,但是实际上这些不同特性必须进行考虑,因而需要调节元件。
本发明中应用的自偏置结构,利用电阻进行基准电压的进一步调节,并且可以得到两种不同的基准电压。
下面通过具体实施方式进一步描述本发明。该实例中,要产生基准电压,通过前面的公式可以知道,要在vb_mnl上产生基准电压,则工艺决定了输出电压的大小;若要在vb_mnh上产生电压需要对电阻进行选择。这里本发明以在vb_mnl上得到基准电压为例进行介绍。
从上面公式的推导可以看到,基准电压vb_mnl能够调节的只有耗尽型NMOS与增强型NMOS的宽长比的比值。所以,为了简单起见,这里选择电流大小I1=I2=I3=I4=2uA。
若引入了M2的漏源电压,需要对R1电阻进行调节,同时满足VR1=VDS13=VDS14,从而得到带有进一步温度补偿的基准电压。而R2电阻上产生的压降用于开启M16管,VR2=VDS3=VDS4,所以对于M16的选择,要选择阈值电压较小类型,同时调节M16的宽长比以便使通过M16的电流为2uA。M1,M8,M9,M10的选择只要满足工作在饱和区即可;M5,M6,M7同样要满足工作饱和区;对于启动管M11,M12,宽长比不用太大,在正常工作时不能有电流产生,只要能使电路正常启动即可。
图2是一种多基准选择电路的具体实现结构,电路中通过Bandgap trim<4:0>来调节电阻值以选择vb_mnl或vb_mnh作为基准电压,而vb_mpl和vb_mph作为放大器的偏置电压来驱动放大器的正常工作。图3是一种更简单而且实用的应用方案,选择vb_mnh作为基准电压,其他偏置电压作为共源共栅结构的偏置电压,使整个Low Drop-out Regulator电路的电源噪声抑制比更高,而且电路结构简单,面积更小。
本发明还可以有多种变化,NMOS管M15的栅极除了连接NMOS管M15的栅极外,还可以连接NMOS管M1的源极或公共地端VSS;电流产生电路除了用耗尽型NMOS管M15以外,还可以用其他任何电流源代替,例如电压控制电流源、IGBT等,只要能够起到产生偏置电流的目的即可;NMOS管Mstart的源极除了连接NMOS管M15的漏极外,还可以连接到NMOS管M2的栅极,用于升高NMOS管M2的栅极以启动自偏置电路2,当然BGR启动电路3还可以是很多本领域一般技术人员所熟知的任何形式,只要能够启动电流产生电路1或自偏置电路2工作即可。
Claims (8)
1.一种MOS结构高精度电压基准源,其特征在于:
包括电流产生电路(1)、自偏置电路(2)和BGR启动电路(3);
所述BGR启动电路(3),用于启动所述电流产生电路(1)或自偏置电路(2);
所述电流产生电路(1),用于产生偏置电流;
所述自偏置电路(2)连接所述电流产生电路(1),用于产生基准电压;
所述自偏置电路(2)由15个MOS管、电阻R1和电阻R2组成;PMOS管M16、M3、M4的源极和电阻R2的一端连接直流电源VDD,电阻R2的另一端连接PMOS管M7的源极;PMOS管M16的漏极和NMOS管M1的漏极连接所述电流产生电路(1);NMOS管M1的漏极、NMOS管M2的栅极、NMOS管M13的栅极、NMOS管M11的栅极、NMOS管M14的栅极、NMOS管M12的栅极共接作为第一基准电压输出端(vb_mnl);NMOS管M1的源极连接NMOS管M2的漏极,NMOS管M2的源极接公共地端VSS;
PMOS管M3的漏极连接PMOS管M5的源极,PMOS管M5的漏极、NMOS管M8的漏极、NMOS管M8的栅极共接,NMOS管M8的源极与公共地端VSS之间设置一电阻R1;
PMOS管M4的漏极连接PMOS管M6的源极;PMOS管M6的漏极、NMOS管M9的漏极和NMOS管M11的漏极共接;NMOS管M9的源极、NMOS管M11源极和NMOS管M13的漏极共接;NMOS管M13的源极接公共地端VSS;
PMOS管M7的漏极、NMOS管M10的漏极和NMOS管M12的漏极共接;NMOS管M10的源极、NMOS管M12源极和NMOS管M14的漏极共接;NMOS管M14的源极接公共地端VSS;
PMOS管M16的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M6的漏极共接;
PMOS管M5的栅极、PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M7的漏极共接;
NMOS管M1的栅极、NMOS管M8的栅极、NMOS管M9的栅极、NMOS管M10的栅极共接作为第二基准电压输出端(vb_mnh)。
2.如权利要求1所述的一种MOS结构高精度电压基准源,其特征在于:所述电流产生电路(1)为一个电压控制电流源。
3.如权利要求2所述的一种MOS结构高精度电压基准源,其特征在于:所述电压控制电流源为一个MOS管M15。
4.如权利要求3所述的一种MOS结构高精度电压基准源,其特征在于:所述MOS管M15为耗尽型NMOS管M15或耗尽型PMOS管M15。
5.如权利要求4所述的一种MOS结构高精度电压基准源,其特征在于:所述NMOS管M15的漏极连接所述PMOS管M16的漏极,所述NMOS管M15的源极连接所述NMOS管M1的漏极,所述NMOS管M15的栅极连接所述NMOS管M15的源极、NMOS管M1的源极或公共地端VSS。
6.如权利要求5所述的一种MOS结构高精度电压基准源,其特征在于:所述BGR启动电路(3)由一个NMOS管Mstart构成;所述NMOS管Mstart的漏极连接直流电源VDD,NMOS管Mstart的源极连接NMOS管M15的漏极或NMOS管M2的栅极,NMOS管Mstart的栅极连接所述PMOS管M16的栅极。
7.如权利要求4-6中任一项所述的一种MOS结构高精度电压基准源,其特征在于:所述MOS管M15的栅极电压≥0V。
8.如权利要求1-6中任一项所述的一种MOS结构高精度电压基准源,其特征在于:所述PMOS管M16工作在线性区或饱和区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110024111 CN102073335B (zh) | 2011-01-21 | 2011-01-21 | Mos结构高精度电压基准源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110024111 CN102073335B (zh) | 2011-01-21 | 2011-01-21 | Mos结构高精度电压基准源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102073335A CN102073335A (zh) | 2011-05-25 |
CN102073335B true CN102073335B (zh) | 2013-03-13 |
Family
ID=44031904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110024111 Active CN102073335B (zh) | 2011-01-21 | 2011-01-21 | Mos结构高精度电压基准源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102073335B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103076836B (zh) * | 2012-12-31 | 2015-01-28 | 东南大学 | 低电源电压cmos恒定电压源电路 |
CN103713684B (zh) * | 2013-12-18 | 2016-01-20 | 深圳先进技术研究院 | 电压基准源电路 |
CN104536504B (zh) * | 2014-12-12 | 2016-04-06 | 长沙景嘉微电子股份有限公司 | 一种自启动基准电路 |
CN114764261A (zh) * | 2021-01-14 | 2022-07-19 | 浙江聚芯集成电路有限公司 | 一种零温度漂移系数的恒温基准电流源 |
CN113296571B (zh) * | 2021-07-27 | 2021-10-22 | 上海南麟集成电路有限公司 | 基准电压源电路 |
CN114115415B (zh) * | 2021-11-09 | 2022-11-25 | 上海坤锐电子科技有限公司 | 一种低压差线性稳压电路 |
CN114721459B (zh) * | 2022-04-06 | 2023-09-01 | 深圳市中芯同创科技有限公司 | 一种多个mos管组成的高稳定性低功耗线性稳压集成电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101004618A (zh) * | 2006-12-28 | 2007-07-25 | 东南大学 | Cmos基准源电路 |
CN101013332A (zh) * | 2006-11-24 | 2007-08-08 | 华中科技大学 | 一种超低电压参考源 |
CN101794159A (zh) * | 2010-03-08 | 2010-08-04 | 东南大学 | 一种高电源电压抑制比的带隙基准电压源 |
-
2011
- 2011-01-21 CN CN 201110024111 patent/CN102073335B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101013332A (zh) * | 2006-11-24 | 2007-08-08 | 华中科技大学 | 一种超低电压参考源 |
CN101004618A (zh) * | 2006-12-28 | 2007-07-25 | 东南大学 | Cmos基准源电路 |
CN101794159A (zh) * | 2010-03-08 | 2010-08-04 | 东南大学 | 一种高电源电压抑制比的带隙基准电压源 |
Also Published As
Publication number | Publication date |
---|---|
CN102073335A (zh) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102073335B (zh) | Mos结构高精度电压基准源 | |
US10599176B1 (en) | Bandgap reference circuit and high-order temperature compensation method | |
CN101470459B (zh) | 低压低功耗的cmos电压基准参考电路 | |
CN106527572B (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
CN103529897B (zh) | 一种高电源抑制比的纯mos结构电压基准源 | |
CN105278606B (zh) | 一种亚阈值全cmos基准电压源 | |
CN104503530B (zh) | 一种高性能高可靠度的低压cmos基准电压源 | |
CN102279611B (zh) | 一种可变曲率补偿的带隙电压基准源 | |
US9639107B2 (en) | Ultra low power temperature insensitive current source with line and load regulation | |
KR20160038665A (ko) | 밴드갭 회로 및 관련 방법 | |
CN104516391B (zh) | 一种低功耗低温漂的cmos基准电压源 | |
CN101443721A (zh) | 提供温度补偿的输出电压的参考电压发生器 | |
CN109375688B (zh) | 一种超低功耗低电压低温漂的亚阈值基准电压产生电路 | |
CN102176185A (zh) | 亚阈值cmos基准源 | |
US10585447B1 (en) | Voltage generator | |
CN107967022B (zh) | 一种双输出低温漂基准电压源 | |
JP7113811B2 (ja) | デジタル回路のpvt変動を補償するための補償装置 | |
KR20090087830A (ko) | 정전류 회로 | |
CN105974989A (zh) | 一种基于亚阈值的低功耗全cmos基准源电路 | |
CN205139757U (zh) | 一种亚阈值全cmos基准电压源 | |
CN101470458A (zh) | 带隙基准电压参考电路 | |
CN104571251A (zh) | 基准电压产生装置 | |
JPH09232936A (ja) | 出力回路 | |
CN105094207A (zh) | 消除体效应的带隙基准源 | |
CN108363447B (zh) | 一种具有工艺补偿的低温度系数全mos型电流源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP03 | Change of name, title or address |
Address after: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710055, A, building 4, Tengfei innovation center, 38 hi tech six road, Shaanxi, Xi'an Patentee before: Xi'an Sinochip Semiconductors Co., Ltd. |