CN111092614A - 一种纯cmos超低功耗上电复位电路 - Google Patents

一种纯cmos超低功耗上电复位电路 Download PDF

Info

Publication number
CN111092614A
CN111092614A CN201910793773.2A CN201910793773A CN111092614A CN 111092614 A CN111092614 A CN 111092614A CN 201910793773 A CN201910793773 A CN 201910793773A CN 111092614 A CN111092614 A CN 111092614A
Authority
CN
China
Prior art keywords
circuit
vdd
mos transistor
pmos
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910793773.2A
Other languages
English (en)
Inventor
江永林
李拥军
周健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910793773.2A priority Critical patent/CN111092614A/zh
Publication of CN111092614A publication Critical patent/CN111092614A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种纯CMOS超低功耗上电复位电路，包括用于产生偏置电流的第一支路、用于监测电源电压的第二支路和用于对复位信号进行整形的第三支路，所述第一支路包括MOS管M1和由P1个PMOS管依次串联组成的第一串接电路，第一串接电路一端接电源，另一端接MOS管M1的漏极，第一串接电路中的PMOS管的栅极均接地，第二支路包括MOS管M2和由P2个PMOS管依次串联组成的第二串接电路，本发明可以在各种上电时间情况下产生有效的上电复位信号，实现此功能电路需要面积小，功耗低。由于电路只采用PMOS和NMOS两种器件类型，可有效的适用于各种CMOS工艺制程芯片中。

Description

一种纯CMOS超低功耗上电复位电路
技术领域
本发明涉及一种上电复位电路，具体是一种纯CMOS超低功耗上电复位电路。
背景技术
电子系统都存在上电过程，在上电过程中系统内的状态都是不确定的，有可能让系统出现错误操作。为了避免此情况发生，需要系统上电时提供一个复位信号，通过此信号强制让系统在上电过程中处于复位状态。系统上电过程图如图1所示。
常见的一种上电复位电路一种电路如图2所示。其工作原理如下：在系统掉电的时候VC电压会释放到0V，当系统上电的时候，PMOS管PM1、PM2会由截止慢慢到导通，给电容C充电，电压VC逐渐上升，当VC可以触发迟滞反相器时，可以使上电复位信号POR释放。
现有技术的电路缺点如下：电容较大，会占用较大芯片面积；慢上电时VC会跟随电源，导致上电复位信号过早释放。
发明内容
本发明的目的在于提供一种纯CMOS超低功耗上电复位电路，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种纯CMOS超低功耗上电复位电路，包括用于产生偏置电流的第一支路、用于监测电源电压的第二支路和用于对复位信号进行整形的第三支路，所述第一支路包括MOS管M1和由P1个PMOS管依次串联组成的第一串接电路，第一串接电路一端接电源，另一端接MOS管M1的漏极，第一串接电路中的PMOS管的栅极均接地，第二支路包括MOS管M2和由P2个PMOS管依次串联组成的第二串接电路，第二串接电路一端接电源，另一端接MOS管M2的漏极，第二串接电路中的PMOS管的栅极均接地，第三支路包括迟滞反相器U1和缓冲器U2，MOS管M2的漏极还连接迟滞反相器U1的输入端，迟滞反相器U1的输出端连接缓冲器U2的输入端，缓冲器U2的输出端输出上电复位信号POR。
作为本发明的进一步技术方案：所述MOS管M1和MOS管M2均为NMOS管。
作为本发明的进一步技术方案：所述PMOS管的阈值电压为Vthp，电源VDD上电时，MOS管M1的电流随电源电压而变大，当VDD＜Vthp时，MOS管M1和P1个PMOS管都处于截止区，此时所有电路均不工作，当VDD＞Vthp时，MOS管M1工作在饱和区，其电流通过以下公式求得：
IM1＝KNm1(VA-Vthn)2
P1个PMOS管工作在线性区，它的电流和M1的电流相等，计算公式如下：
IM1＝KP1(VDD-|Vthp|)(VDD-VA)
其中IM1为MOS管M1漏极到源极电流，KNm1为MOS管M1的特征参数，Vthn为NMOS管的阈值电压；KP1为P1个PMOS管的等效特征参数，VDD为电源电压。
作为本发明的进一步技术方案：当VDD＜Vthp时候，MOS管M2和P2个PMOS管都处于截止区，此时所有电路均不工作，当VDD＞Vthp时，MOS管M2工作区由线性区逐渐过渡到饱和区，从而镜像M1的电流；P2个PMOS管工作在线性区；在线性区时，第二支路虚满足下述公式：
IM2＝KNm2(VA-Vthn)VB
IM2＝KP2(VDD-|Vthp|)(VDD-VB)
其中IM2为MOS管M2漏极到源极电流，KNm2为MOS管M2的特征参数，KP2为P2个PMOS管的等效特征参数。
作为本发明的进一步技术方案：所述PMOS管采用倒比管。
作为本发明的进一步技术方案：所述MOS管M1和MOS管M2均采用倒比管。
作为本发明的进一步技术方案：所述PMOS管、MOS管M1和MOS管M2均采用CMOS工艺实现。
与现有技术相比，本发明的有益效果是：本发明可以在各种上电时间情况下产生有效的上电复位信号，实现此功能电路需要面积小，功耗低。由于电路只采用PMOS和NMOS两种器件类型，可有效的适用于各种CMOS工艺制程芯片中。
附图说明
图1为现有技术系统上电过程示意图；
图2为现有技术上电复位电路图；
图3为本发明的电路示意图；
图4是电压VA和电流IM1与电源电压VDD的关系曲线图；
图5为VB与电源电压的关系曲线图。
图6为迟滞反相器的的电路结构图。
图7为缓冲器的电路结构图。
图8为电源和电流、复位信号的仿真结果曲线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：请参阅图3-8，一种纯CMOS超低功耗上电复位电路，包括用于产生偏置电流的第一支路、用于监测电源电压的第二支路和用于对复位信号进行整形的第三支路，所述第一支路包括MOS管M1和由P1个PMOS管依次串联组成的第一串接电路，第一串接电路一端接电源，另一端接MOS管M1的漏极，第一串接电路中的PMOS管的栅极均接地，第二支路包括MOS管M2和由P2个PMOS管依次串联组成的第二串接电路，第二串接电路一端接电源，另一端接MOS管M2的漏极，第二串接电路中的PMOS管的栅极均接地，第三支路包括迟滞反相器U1和缓冲器U2，MOS管M2的漏极还连接迟滞反相器U1的输入端，迟滞反相器U1的输出端连接缓冲器U2的输入端，缓冲器U2的输出端输出上电复位信号POR。
其具体工作原理如下：第一支路，当电源VDD上电时，M1的电流随电源电压逐渐变大。VDD＜Vthp时候，M1和P1个PMOS都处于截止区，此时所有电路均不工作。当VDD＞Vthp时，M1工作在饱和区的电流可以通过公式1决定；P1个PMOS管工作在线性区，其电流由公式2决定，它的电流和M1的电流相等。
IM1＝KNm1(VA-Vthn)2 (1)
IM1＝KP1(VDD-|Vthp|)(VDD-VA) (2)
其中IM1为M1管漏端到源端电流，KNm1为M1的特征参数，Vthn为NMOS管的阈值电压；KP1为P1个PMOS的等效特征参数，VDD为电源电压，Vthp为PMOS管的阈值电压。
由公式1和公式2可以确定电压VA和电流IM1与电源电压VDD的关系。其波形如图4所示。
第二支路，VDD＜Vthp时候，M2和P2个PMOS都处于截止区，此时所有电路均不工作。VDD＞Vthp时，M2工作区由线性区逐渐过渡到饱和区，可镜像M1的电流；P2个PMOS管工作在线性区；在线性区时，支路2满足公式3和公式4；M2进入饱和区的时候其电流与M1的电流几乎相等。电压关系满足公式4。
IM2＝KNm2(VA-Vthn)VB (3)
IM2＝KP2(VDD-|Vthp|)(VDD-VB) (4)
其中IM2为M2管漏端到源端电流，KNm2为M2的特征参数，Vthn为NMOS管的阈值电压；KP2为P2个PMOS的等效特征参数，VDD为电源电压，Vthp为PMOS管的阈值电压。
由公式1、公式2和公式3、公式4可得到VB与电源电压的关系。其波形图如图5所示。
第三支路，迟滞反相器U1对VB信号进行整形，通过迟滞反相器可以极大减弱电源或者地抖动导致复位信号不断产生和释放。经过整形后的信号通过buffer输出，增强驱动能力。迟滞反相器U1的实现方式如图6所示，缓冲器U2的实现方式如图7所示，整个电路的电源和电流、复位信号的仿真结果如图8所示。
实施例2：在实施例1的基础上，本发明中的PMOS管采用倒比管，得到大的电阻，以产生小电流，NMOS采用倒比管可以在正常工作时工作在饱和区。PMOS管采用倒比管，得到大的电阻，可以在小电流情况下产生适当压降，NMOS管M1采用倒比管，可以在正常工作时工作在饱和区。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种纯CMOS超低功耗上电复位电路，包括用于产生偏置电流的第一支路、用于监测电源电压的第二支路和用于对复位信号进行整形的第三支路，其特征在于，所述第一支路包括MOS管M1和由P1个PMOS管依次串联组成的第一串接电路，第一串接电路一端接电源，另一端接MOS管M1的漏极，第一串接电路中的PMOS管的栅极均接地，第二支路包括MOS管M2和由P2个PMOS管依次串联组成的第二串接电路，第二串接电路一端接电源，另一端接MOS管M2的漏极，第二串接电路中的PMOS管的栅极均接地，第三支路包括迟滞反相器U1和缓冲器U2，MOS管M2的漏极还连接迟滞反相器U1的输入端，迟滞反相器U1的输出端连接缓冲器U2的输入端，缓冲器U2的输出端输出上电复位信号POR。
2.根据权利要求1所述的一种纯CMOS超低功耗上电复位电路，其特征在于，所述MOS管M1和MOS管M2均为NMOS管。
3.根据权利要求1所述的一种纯CMOS超低功耗上电复位电路，其特征在于，所述PMOS管的阈值电压为Vthp，电源VDD上电时，MOS管M1的电流随电源电压而变大，当VDD＜Vthp时，MOS管M1和P1个PMOS管都处于截止区，此时所有电路均不工作，当VDD＞Vthp时，MOS管M1工作在饱和区，其电流通过以下公式求得：
IM1＝KNm1(VA-Vthn)2
P1个PMOS管工作在线性区，它的电流和M1的电流相等，计算公式如下：
IM1＝KP1(VDD-|Vthp|)(VDD-VA)
其中IM1为MOS管M1漏极到源极电流，KNm1为MOS管M1的特征参数，Vthn为NMOS管的阈值电压；KP1为P1个PMOS管的等效特征参数，VDD为电源电压。
4.根据权利要求3所述的一种纯CMOS超低功耗上电复位电路，其特征在于，当VDD＜Vthp时候，MOS管M2和P2个PMOS管都处于截止区，此时所有电路均不工作，当VDD＞Vthp时，MOS管M2工作区由线性区逐渐过渡到饱和区，从而镜像M1的电流；P2个PMOS管工作在线性区；在线性区时，第二支路虚满足下述公式：
IM2＝KNm2(VA-Vthn)VB
IM2＝KP2(VDD-|Vthp|)(VDD-VB)
其中IM2为MOS管M2漏极到源极电流，KNm2为MOS管M2的特征参数，KP2为P2个PMOS管的等效特征参数。
5.根据权利要求1-4任一所述的一种纯CMOS超低功耗上电复位电路，其特征在于，所述PMOS管采用倒比管。
6.根据权利要求1-4任一所述的一种纯CMOS超低功耗上电复位电路，其特征在于，所述MOS管M1和MOS管M2均采用倒比管。
7.根据权利要求1所述的一种纯CMOS超低功耗上电复位电路，其特征在于，所述PMOS管、MOS管M1和MOS管M2均采用CMOS工艺实现。
CN201910793773.2A 2020-03-09 2020-03-09 一种纯cmos超低功耗上电复位电路 Withdrawn CN111092614A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910793773.2A CN111092614A (zh) 2020-03-09 2020-03-09 一种纯cmos超低功耗上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910793773.2A CN111092614A (zh) 2020-03-09 2020-03-09 一种纯cmos超低功耗上电复位电路

Publications (1)

Publication Number Publication Date
CN111092614A true CN111092614A (zh) 2020-05-01

Family

ID=70393394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910793773.2A Withdrawn CN111092614A (zh) 2020-03-09 2020-03-09 一种纯cmos超低功耗上电复位电路

Country Status (1)

Country Link
CN (1) CN111092614A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116346103A (zh) * 2023-05-23 2023-06-27 成都市易冲半导体有限公司 检测电源信号的复位电路及电路复位系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116346103A (zh) * 2023-05-23 2023-06-27 成都市易冲半导体有限公司 检测电源信号的复位电路及电路复位系统

Similar Documents

Publication Publication Date Title
CN108494234B (zh) 适用于GaN高速栅驱动电路的浮动电源轨
US10355685B2 (en) Output circuit
CN108733128B (zh) 一种超低功耗的修调码值产生电路
EP3152836A1 (en) Bootstrapping circuit and unipolar logic circuits using the same
CN115603407A (zh) 放电控制电路、放电控制方法以及锂电池高边驱动电路
CN111092614A (zh) 一种纯cmos超低功耗上电复位电路
CN113922340A (zh) 一种用于驱动芯片中高侧功率管的短路保护电路
CN103269217A (zh) 输出缓冲器
CN108829174B (zh) 线性稳压器电路
CN115913202B (zh) 一种用于高压电路的快速上电保护电路
JPH07111448A (ja) インタフェース回路及びこれを具える電圧上昇回路
CN108199708B (zh) 一种门驱动电路、方法和装置
CN113050740B (zh) 一种低功耗启动电路
CN115173692A (zh) 一种可拓展低电压输入范围的旁路电路
CN111399577A (zh) 一种带启动电路的基准电流产生电路
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路
CN114189240A (zh) 下拉电路及芯片
US5045718A (en) Circuit for detecting power supply voltage variation
CN210090550U (zh) 一种低压零功耗cmos上电检测电路
CN113098460A (zh) 超低功耗复位电路
CN112383298B (zh) 一种ddr发送电路
CN113282128B (zh) 亚阈值基准电压源电路、电路板及基准电压源
CN211554776U (zh) 一种带启动电路的基准电流产生电路
CN116075012B (zh) 一种减小电压扰动的驱动电路
CN109959817B (zh) 一种可应用于低电压环境的欠压检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200501