CN108199708B - 一种门驱动电路、方法和装置 - Google Patents

Abstract

本发明提供了一种门驱动电路。其中，所述门驱动电路包括：非交叠信号发生器，高边电平转换电路，低边电平转换电路，高边地发生器，低边电源发生器，偏置电流发生器，BH缓冲器及BL缓冲器。非交叠信号发生器将输入的电平信号转变为一对非同时为高的电平信号，分别将一对非同时为高的电平信号经过高边电平转换电路和低边电平转换电路进行电平转换后，将电平转换后的信号输出给BH缓冲器和BL缓冲器，从而BH缓冲器和BL缓冲器可提供2～3V的电压信号给MP加长漏极高压晶体管和MN加长漏极高压晶体管，来控制晶体管的开通和关断。在本发明中，通过降低提供给晶体管的电压范围，使得门驱动电路的功耗降低，也减少了晶体管损坏可能性。

Description

一种门驱动电路、方法和装置

技术领域

本发明涉及电路技术领域，尤其涉及一种门驱动电路、方法和装置。

背景技术

在驱动大功率晶体管时使用门驱动电路，通过门驱动电路来控制门驱动电路外部的大功率晶体管的开启及截至。在传统的门驱动电路中，通常由高压电路和低压电路组成，高压电路使用多个普通MOS晶体管来集成，低压电路对高压电路提供数字信号，通过数字信号可实现对大功率晶体管的控制。在驱动大功率晶体管时，从低压电路输入数字信号，数字信号经过反相器单线输出给高压电路中的各个普通MOS晶体管，从而输出信号实现对驱动电路外部的大功率晶体管的控制。

而在传统门驱动电路中，为驱动电路提供的供电电压大致范围在2.5至6V，使得门驱动电路的功耗很大，同时对于普通MOS晶体管而言，超出了栅极氧化层所能承受的电压范围，也会增加普通MOS晶体管损坏的可能性。

发明内容

本发明提供一种门驱动电路、方法和装置，以解决供电电压的大范围造成的晶体管可能损坏以及门驱动电路功耗过大的问题。

为了解决上述问题，本发明实施例公开了一种门驱动电路，包括：非交叠信号发生器，高边电平转换电路，低边电平转换电路，高边地发生器，低边电源发生器，偏置电流发生器，BH缓冲器及BL缓冲器；

所述非交叠信号发生器输入端接收数字信号，所述非交叠信号发生器的第一输出端与所述高边电平转换电路的输入端连接，用于提供第一电平信号，所述非交叠信号发生器的第二输出端和所述低边电平转换电路的输入端连接，用于提供第二电平信号，所述第一电平信号和所述第二电平信号为一对非同时为高的电平信号；

所述高边电平转换电路的输出端与BH缓冲器的第一输入端连接，用于对所述第一电平信号进行电平转换；

所述低边电平转换电路的输出端与BL缓冲器的第一输入端连接，用于对所述第二电平信号进行电平转换；

所述高边地发生器的输入端与供电电源连接，所述高边地发生器的输出端与所述BH缓冲器的第二输入端连接，用于向所述BH缓冲器提供低边电位电压；

所述低边电源发生器与所述BL缓冲器的第二输入端连接，用于向所述BL缓冲器提供高边电位电压；

所述BH缓冲器的第三输入端与供电电源连接，所述BH缓冲器的输出端与MP晶体管的栅极连接，用于向所述MP晶体管提供驱动功率，所述BL缓冲器的第三输入端与门驱动电路外部的大功率晶体管源极连接，为公共接地端电压，输出端与MN晶体管的栅极连接，用于向所述MN晶体管提供驱动功率；

偏置电流发生器分别与非交叠信号发生器、高边电平转换电路，低边电平转换电路，高边地发生器，低边电源发生器连接，用于提供偏置电流。

优选地，所述非交叠信号发生器包括：

所述非交叠信号发生器由反相器，第一或非门，第一缓冲器，第二或非门，第二缓冲器组成；

所述反相器的输入端接收数字信号，输出端与所述第一或非门的第一输入端连接；所述第一或非门的第二输入端接收反馈信号，输出端与所述第一缓冲器的输入端连接；所述第一缓冲器的输出端输出第一电平信号；

所述第二或非门的第一输入端接收数字信号，第二输入端接收反馈信号，输出端与所述第二缓冲器的输入端连接；所述第二缓冲器的输出端输出第二电平信号。

优选地，所述高边电平转换电路包括：

所述高边电平转换电路由低压晶体管，加长漏极高压晶体管及电阻组成；

MNb2低压晶体管的栅极接收工作电压，源极接地，漏极与MNb1加长漏极高压晶体管的源极连接，MNb1加长漏极高压晶体管栅极，漏极接收供电电压，并与MNa1加长漏极高压晶体管的栅极连接；

MNa2低压晶体管的栅极接收第一电平信号，源极接地，漏极与MNa1加长漏极高压晶体管的源极连接；所述MNa1加长漏极高压晶体管的栅极与MNb1加长漏极高压晶体管的栅极连接，漏极与电阻连接，并输出第一电平信号的电平转换电压，电阻输入端接收供电电压，输出端与MNa1加长漏极高压晶体管的漏极连接。

优选地，所述低边电平转换电路，包括：

所述低边电平转换电路由反相器和多个高压晶体管组成；

反相器的输入端接收非交叠信号发生器的第二输出端输出的第二电平信号，输出端与第一高压晶体管和第三高压晶体管的栅极连接；第一高压晶体管的源极接地，漏极与第三高压晶体管的漏极连接；第三高压晶体管的源极与第五高压晶体管的漏极连接，并输出第二电平信号的电平转换信号；第五高压晶体管的栅极与第二高压晶体管的漏极连接，与第四高压晶体管的漏极连接，第五高压晶体管的源极接收低边工作电压；

第二高压晶体管的栅极接收非交叠信号发生器的第二输出端输出的第二电平信号，第二高压晶体管的源极接地，漏极与第四高压晶体管的漏极连接；第四高压晶体管的栅极与第二高压晶体管的栅极连接，源极与第六高压晶体管的漏极连接；第六高压晶体管的源极接收低边工作电压，栅极与第一高压晶体管的漏极和第三高压晶体管的漏极连接。

优选地，所述高边地发生器，包括：

所述高边地发生器由多个加长漏极高压晶体管，多个高压晶体管以及多个低压晶体管构成；

NM1加长漏极高压晶体管栅极，源极接收供电电压，所述NM1加长漏极高压晶体管栅极与NM2加长漏极高压晶体管栅极，NM3加长漏极高压晶体管栅极，NM4加长漏极高压晶体管栅极，NM5加长漏极高压晶体管栅极连接；所述NM1加长漏极高压晶体管源极，NM2加长漏极高压晶体管源极，NM3加长漏极高压晶体管源极，NM4加长漏极高压晶体管源极，NM5加长漏极高压晶体管源极接地；

所述NM2加长漏极高压晶体管漏极与电阻连接；MP1高压晶体管的源极接收供电电压，漏极和栅极与NM3加长漏极高压晶体管的漏极连接；MP2高压晶体管的源极接收供电电压，栅极与MP1高压晶体管的栅极，NM3加长漏极高压晶体管的漏极连接，漏极与NM6低压管的漏极连接；NM6低压管的栅极与MP2高压晶体管的漏极连接，源极与NM4加长漏极高压晶体管的漏极，NM2高压晶体管的漏极连接；

MP3高压晶体管的源极接收供电电压，栅极与MP2高压晶体管的栅极连接，漏极与NM7低压管的漏极连接；NM7低压管的栅极与NM6低压管的栅极连接，源极与NM5加长漏极高压晶体管的漏极连接，并向BH缓冲器输出低边电位电压。

优选地，所述低边电源发生器，包括：

所述低边电源发生器由多个加长漏极高压晶体管，多个高压晶体管以及多个低压晶体管构成；

PM1加长漏极高压晶体管的源极接收供电电压，栅极，漏极接地；PM2加长漏极高压晶体管的栅极与PM1加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极经过电阻接地；

PM3加长漏极高压晶体管的栅极与PM2加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极与MN1高压管的漏极，栅极连接；MN1高压管的栅极与MN2高压管的栅极连接，源极接地；

PM4加长漏极高压晶体管的栅极与PM3加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极同时与PM6低压管的源极和PM2加长漏极高压晶体管的漏极连接；PM6低压管的栅极，漏极与MN2高压管的漏极连接；MN2高压管的栅极与MN1高压管的栅极连接，源极接地；

PM5加长漏极高压晶体管的栅极与PM4加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极与PM7低压管的源极连接，向BL缓冲器输出高边电位电压；PM7低压管的栅极与PM6低压管的栅极连接，漏极与MN3高压管的漏极连接；MN3高压管的栅极与MN2高压管的栅极连接，源极接地。

相应的，本发明实施例还公开了一种门驱动方法，包括：

对非交叠信号发生器输入电平信号；

若对非交叠信号发生器输入高电平信号，则经过非交叠信号发生器生成第一高电平信号与第二低电平信号，所述第一高电平信号输入高边电平转换电路，所述第二低电平信号输入低边电平转换电路；

所述第一高电平信号经过高边电平转换电路，输出所述第一高电平信号的电平转换信号，将所述第一高电平信号的电平转换信号输入BH缓冲器，所述第一高电平信号的电平转换信号经过BH缓冲器输出电平信号Vssh提供给MP晶体管，MP晶体管导通；

所述第二低电平信号经过低边电平转换电路，输出所述第二低电平信号的电平转换信号，将所述第二低电平信号的电平转换信号输入BL缓冲器，所述第二低电平信号的电平转换信号经过BL缓冲器输出电平信号0V提供给MN晶体管，MN晶体管关断；

若对所述非交叠信号发生器输入低电平信号，则经过非交叠信号发生器生成第一低电平信号和第二高电平信号；

所述第一低电平信号经过所述高边电平转换电路，输出所述第一低电平信号的电平转换信号，将所述第一低电平信号的电平转换信号输入BH缓冲器，所述第一低电平信号的电平转换信号经过BH缓冲器输出电平信号Vddh提供给MP晶体管，MP晶体管关断；

所述第二高电平信号经过所述低边电平转换电路，输出所述第二高电平信号的电平转换信号，将所述第二高电平信号的电平转换信号输入BL缓冲器，所述第二高电平信号的电平转换信号经过所述BL缓冲器输出电平信号Vddl提供给MN晶体管，MN晶体管导通。

相应的，本发明实施例还公开了一种门驱动装置，包括前述的任意一项门驱动电路。

本发明实施例包括以下优点：

在本发明实施例中，通过非交叠信号发生器将输入的电平信号转变为一对非同时为高的电平信号，并分别将一对非同时为高的电平信号经过高边电平转换电路和低边电平转换电路进行电平转换后，分别将电平转换后的信号输出给BH缓冲器和BL缓冲器后，BH缓冲器和BL缓冲器提供信号给相应的MP晶体管和MN晶体管，使得为MP晶体管和MN晶体管提供的电压范围约在2～3V之间，远远降低了传统驱动电路提供的电压范围，使得门驱动电路的功耗降低，也减少了晶体管损坏的可能性。同时，在本发明实施例中向加长漏极高压晶体管提供在2～3V之间的电压，压差较小，使得晶体管充电快，晶体管的导通时间减少。其次，使用的加长漏极高压晶体管可承受20V以内的电压，则本申请可支持大范围的供电电源。再次，使用非交叠信号发生器将输入的电平信号转变为一对非同时为高的电平信号，保证了晶体管的交替导通，避免产生直通电流。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1示出了本发明实施例中的一种门驱动电路的结构；

图2示出了本发明实施例中的非交叠信号发生器(Nov SG)的结构；

图3示出了本发明实施例中的高边电平转换电路(HS LS)的结构；

图4示出了本发明实施例中的低边电平转换电路(LS LS)的结构；

图5示出了本发明实施例中的高边地发生器(Vssh Gen)的结构；

图6示出了本发明实施例中的低边电源发生器(Vddl Gen)的结构；

图7示出了本发明实施例中的偏置电流发生器(IBias Gen)的结构；

图8示出了本发明实施例中的一种门驱动方法的流程图。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。

参照图1，示出了本发明实施例中的一种门驱动电路。在本发明中，门驱动电路包括了如下几个模块：非交叠信号发生器(Nov SG)01，高边电平转换电路(HS LS)02，低边电平转换电路(LS LS)03，高边地发生器(Vssh Gen)04，低边电源发生器(Vddl Gen)05，偏置电流发生器(IBias Gen)06，BH缓冲器07及BL缓冲器08。

如图1所示，非交叠信号发生器(Nov SG)01的输入端接收数字信号bit，非交叠信号发生器(Nov SG)01的第一输出端011和第二输出端012分别与高边电平转换电路(HS LS)02的输入端和低边电平转换电路(LS LS)03的输入端连接，非交叠信号发生器(Nov SG)01的第一输出端011用于向高边电平转换电路(HS LS)02的输入端提供第一电平信号bp，非交叠信号发生器(Nov SG)01的第二输出端012向低边电平转换电路(LS LS)的输入端提供第二电平信号bn。此处需要说明的是，在本申请实施例中第一电平信号bp和第二电平信号bn为一对非同时为高的电平信号，即bp为高电平时，bn为低电平；bp为低电平时，bn为高电平。

其中，高边电平转换电路(HS LS)02的输出端与BH缓冲器07的第一输入端071连接，用于对第一电平信号bp进行电平转换，生成电平转换信号bps。此处，参照图1，，BH缓冲器07的第一输入端071即HS LS与BH连接的端口。高边地发生器(Vssh Gen)04的输入端与供电电源Vddh连接，输出端与BH缓冲器07的第二输入端072连接，用于向BH缓冲器07提供低边电位电压Vssh。此处，参照图1，BH缓冲器07的第二输入端072即Vssh Gen与BH所连接的端口。BH缓冲器07的第三输入端073与供电电源Vddh连接，BH缓冲器07的第三输入端073即BH与供电电源Vddh连接的端口。BH缓冲器07的输出端与MP晶体管的栅极连接，向MP晶体管提供驱动功率。

同时，低边电平转换电路(LS LS)03的输出端与BL缓冲器08的第一输入端081连接，用于对第二电平信号bn进行电平转换，生成电平转换信号bns。此处，BL缓冲器08的第一输入端081即LS LS与BL连接的端口。低边电源发生器(Vddl Gen)05与BL缓冲器08的第二输入端082连接，向BL缓冲器08提供高边电位电压Vddl。BL缓冲器08的第二输入端082即VddlGen与BL连接的端口。

BL缓冲器08的第三输入端083与门驱动电路外部的大功率晶体管源极连接，即BL缓冲器08的第三输入端083接地，接地电压为Vss。BL缓冲器08的输出端与MN晶体管的栅极连接，向MN晶体管提供驱动功率。

在本申请实施例中，偏置电流发生器(IBias Gen)06分别上述各个器件连接，提供偏置电流。此处需要说明的是，在本申请实施例中，提供的MP晶体管和MN晶体管为加长漏极高压晶体管，其可承受20V以内的电压，减少了晶体管损坏的概率。

同时，结合图1在此说明上述门驱动电路的工作原理：

若对NOV SG 01输入高电平信号，则经过NOV SG 01生成的bp为高电平信号即第一高电平信号bp，生成的bn为低电平信号即第二低电平信号bn。第一高电平信号bp输入HS LS02，第二低电平信号bn输入LS LS 03。第一高电平信号bp经过HS LS 02，输出第一高电平信号bp的电平转换信号bps，此时Vbps＝Vssh。将第一高电平信号bp的电平转换信号bps输入BH 07，BH 07输出电平信号Vssh提供给MP晶体管，MP晶体管导通。第二低电平信号bn经过LSLS 03，输出第二低电平信号bn的电平转换信号bns，此时，Vbns＝0。将第二低电平信号bn的电平转换信号bns输入BL 08，BL输出电平信号0V提供给MN晶体管，MN晶体管关断。

若对NOV SG 01输入低电平信号，则经过NOV SG 01生成的bp为低电平信号即第一低电平信号bp，生成的bn为高电平信号即第二高电平信号bn。第一低电平信号bp经过HS LS02，输出第一低电平信号bp的电平转换信号bps，此时，Vbps＝Vddh。将第一低电平信号bp的电平转换信号bps输入BH 07，BH 07输出电平信号Vddh提供给MP晶体管，MP晶体管关断。第二高电平信号bn经过LS LS 03，输出第二高电平信号bn的电平转换信号bns，此时，Vbns＝Vddl。将第二高电平信号bn的电平转换信号bns输入BL 08，BL输出电平信号Vddl提供给MN晶体管，MN晶体管导通。

在本申请实施例中，令加长漏极高压晶体管的Vgs＜3.3V，Vgd＜20V；供电电压2.5V＜Vddh＜6V；低边电位电压Vddl≈2.1V；高边电位电压Vssh≈Vddh-2.1V。

由上述工作原理可知，提供给MP晶体管的电压在Vssh至Vddh之间，提供给MN晶体管的电压在0V至Vddl之间。结合图1，可知，提供给MN晶体管及MP晶体管的电压范围约在2V至3V之间。相交传统提供给晶体管电压在2.5V至6V之间的电压范围，本申请实施例提供给晶体管的电压范围减少，从而使得门驱动电路的功耗小，同时也降低了晶体管损坏的可能性。

下面结合附图2～7对每一模块的具体结构做进一步说明。

参照图2，示出了本发明实施例中的非交叠信号发生器(Nov SG)01的结构：

所述非交叠信号发生器(Nov SG)01由反相器021，第一或非门022，第一缓冲器023，第二或非门024，第二缓冲器025组成。此处，参照图2，令输出bp电平信号的电路为高边电平电路，输出bn信号的电路为低边电平电路。如图，高边电平电路(即附图2中的下路)依次由反相器021，第一或非门022，第一缓冲器023组成，低边电平电路(即附图2中的上路)依次由第二或非门024，第二缓冲器025组成。

在高边电平电路(即附图2中的下路)中，反相器021的输入端接收数字信号，输出端与第一或非门022的第一输入端0221连接，第一或非门的第二输入端0222接收反馈信号delay，输出端与第一缓冲器023的输入端连接，第一缓冲器023的输出端输出第一电平信号bp。在低边电平电路(即附图2中的上路)中，第二或非门024的第一输入端0241接收数字信号，第二输入端0242接收反馈信号delay，输出端与第二缓冲器025的输入端连接，第二缓冲器025的输出端输出第二电平信号bn。

当bit为高电平时，在高边电平电路(即附图2中的下路)中，高电平经过反相器021变为低电平，低电平经过第一或非门022变成高电平，高电平再经过第一缓冲器023变输出高电平，此时bp为第一高电平信号；在低边电平电路(即附图2中的上路)中，高电平经过第二或非门024变成低电平，再经过第二缓冲器025输出低电平，此时bn为第二低电平信号。

当bit为低电平时，在高边电平电路(即附图2中的下路)中，低电平经过反相器021变成高电平，高电平经过第一或非门022变成低电平，再经过第二缓冲器023输出低电平，此时bp为第一低电平信号；在低边电平电路(即附图2中的上路)中，低电平经过第二或非门024变成高电平，再经过第二缓冲器025输出高电平，此时bn为第二高电平信号。

此处需要说明的是，本申请实施例中，第一电平信号包括了第一高电平信号与第二低电平信号，第二电平信号包括了第二高电平信号与第二低电平信号。同时，使用非交叠信号发生器将输入的电平信号转变为一对非同时为高的电平信号，保证了晶体管的交替导通，避免产生直通电流。

参照图3，示出了本发明实施例中的高边电平转换电路(HS LS)02的结构：

在本申请实施例中，高边电平转换电路(HS LS)02由低压晶体管MNb2和MNa2，加长漏极高压晶体管MNb1和MNb2，以及电阻Rb组成。

如图3所示，MNb2低压晶体管的栅极接收工作电压Vddd，源极接地，漏极与MNb1加长漏极高压晶体管的源极连接，MNb1加长漏极高压晶体管栅极，漏极接收供电电压Vddh，并与MNa1加长漏极高压晶体管的栅极连接；

MNa2低压晶体管的栅极接收第一电平信号bp，源极接地，漏极与MNa1加长漏极高压晶体管的源极连接；MNa1加长漏极高压晶体管的栅极与MNb1加长漏极高压晶体管的栅极连接，漏极与电阻Rb连接，并输出第一电平信号bp的电平转换电压bps，电阻输入端接收供电电压，输出端与MNa1加长漏极高压晶体管的漏极连接。

由于利用了镜像电流，当第一电平信号bp为高电平信号Vddd时，MNa2低压晶体管导通，电路Ib镜像流过Rb，Rb上的电流也为Ib，由于电阻Rb产生压降，输出bps的电压为Vddh-Ib×Rb，即Vbps＝Vddh-Ib×Rb≈Vssh；当第一电平信号bp为低电平信号0V时，MNa2低压晶体管关断，Rb不产生电路，即不产生压降，输出bps的电压为Vddh。此处需要说明的是，在本申请实施例中，令低压晶体管Vgs，Vgd小于1.8V，高压晶体管Vgs，Vgd小于3.3V，加长漏极高压晶体管Vgs小于3.3V，Vgd小于20V。

参照图4，示出了本发明实施例中的低边电平转换电路(LS LS)03的结构：

低边电平转换电路03的输入端接收第二电平信号bn，经过反相器047，将电平信号传输给由多个高压晶体管组成的集成电路，集成电路接收工作电压，输出端与BL缓冲器08的第一输入端081连接并输出第二电平信号的电平转换电压bns。

结合附图4，对各个高压晶体管从左至右，从下至上，将其分别命名为第一高压晶体管041，第二高压晶体管042，第三高压晶体管043，第四高压晶体管044，第五高压晶体管045及第六高压晶体管046。

反相器047的输入端接收NOV SG 01的第二输出端012输出的第二电平信号bit，输出端与第一高压晶体管041d的栅极和第三高压晶体管043的栅极连接；第一高压晶体管041的源极接地，漏极与第三高压晶体管043的漏极连接；第三高压晶体管043的源极与第五高压晶体管045的漏极连接，并输出第二电平信号的电平转换信号bns；第五高压晶体管045的栅极与第二高压晶体管042的漏极连接，与第四高压晶体管044的漏极连接，第五高压晶体管045的源极接收低边工作电压Vddl；

第二高压晶体管042的栅极接收NOV SG 01的第二输出端012输出的第二电平信号bit，第二高压晶体管042的源极接地，漏极与第四高压晶体管044的漏极连接；第四高压晶体管044的栅极与第二高压晶体管042的栅极连接，源极与第六高压晶体管046的漏极连接；第六高压晶体管046的源极接收低边工作电压Vddl，栅极与第一高压晶体管041的漏极和第三高压晶体管043的漏极连接。

当第二电平信号bn为低电平时，第五高压晶体管，第四高压晶体管，第二高压晶体管关断，输出bns的电压为0v；同理，当第二电平信号bn为高电平时，输出bns的电压为Vddl。

此处需要说明的是，在本申请实施例中，使用高压晶体管可以保证提供足够的驱动功率。

参照图5，示出了本发明实施例中的高边地发生器(Vssh Gen)04的结构：

如图所示，高边地发生器(Vssh Gen)由多个加长漏极高压晶体管，多个高压晶体管以及多个低压晶体管构成。NM1加长漏极高压晶体管栅极，源极接收供电电压Vddh，NM1加长漏极高压晶体管栅极与NM2加长漏极高压晶体管栅极，NM3加长漏极高压晶体管栅极，NM4加长漏极高压晶体管栅极，NM5加长漏极高压晶体管栅极连接；NM1加长漏极高压晶体管源极，NM2加长漏极高压晶体管源极，NM3加长漏极高压晶体管源极，NM4加长漏极高压晶体管源极，NM5加长漏极高压晶体管源极接地；NM2加长漏极高压晶体管漏极与电阻连接；MP1高压晶体管的源极接收供电电压Vddh，漏极和栅极与NM3加长漏极高压晶体管的漏极连接；MP2高压晶体管的源极接收供电电压，栅极与MP1高压晶体管的栅极，NM3加长漏极高压晶体管的漏极连接，漏极与NM6低压管的漏极连接；NM6低压管的栅极与MP2高压晶体管的漏极连接，源极与NM4加长漏极高压晶体管的漏极，NM2高压晶体管的漏极连接；MP3高压晶体管的源极接收供电电压Vddh，栅极与MP2高压晶体管的栅极连接，漏极与NM7低压管的漏极连接；NM7低压管的栅极与NM6低压管的栅极连接，源极与NM5加长漏极高压晶体管的漏极连接，并向BH缓冲器输出低边电位电压Vssh。如图，由于利用了镜像电流，流过电阻Rb的电流为Ib，电压Vddh经过电阻Rb产生压降，NM2漏端电压即为Vddh-Ib×Rb，NM6低压管和NM7低压管输出低边电位电压Vssh提供给BH缓冲器的第二输入端，即Vssh≈Vddh-Ib×Rb。

此处需要说明的是，在本申请实施例中，使用了低压晶体管，高压晶体管，加长漏极高压晶体管的组合电路，而低压晶体管的使用可降低门驱动电路的面积，高压晶体管的使用保证了驱动功率以及驱动的可靠性，加长漏极高压晶体管的使用也提高了电路的速度。

参照图6，示出了本发明实施例中的低边电源发生器(Vddl Gen)05的结构：

低边电源发生器同高边地发生器组成电路相同，由多个加长漏极高压晶体管，多个高压晶体管以及多个低压晶体管构成。PM1加长漏极高压晶体管的源极接收供电电压，栅极，漏极接地；PM2加长漏极高压晶体管的栅极与PM1加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极经过电阻接地；PM3加长漏极高压晶体管的栅极与PM2加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极与MN1高压管的漏极，栅极连接；MN1高压管的栅极与MN2高压管的栅极连接，源极接地；PM4加长漏极高压晶体管的栅极与PM3加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极同时与PM6低压管的源极和PM2加长漏极高压晶体管的漏极连接；PM6低压管的栅极，漏极与MN2高压管的漏极连接；MN2高压管的栅极与MN1高压管的栅极连接，源极接地；PM5加长漏极高压晶体管的栅极与PM4加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极与PM7低压管的源极连接，向BL缓冲器输出高边电位电压Vddl；PM7低压管的栅极与PM6低压管的栅极连接，漏极与MN3高压管的漏极连接；MN3高压管的栅极与MN2高压管的栅极连接，源极接地。低边电源发生器(Vddl Gen)与高边地发生器(Vssh Gen)的原理相同，在此不再赘述。

在本发明实施例中，高边地发生器和低边电源发生器利用镜像电流，使得电源地不随工艺电源的温度而变化，对晶体管栅极实现有效保护。

参照图7，示出了本发明实施例中的偏置电流发生器(IBias Gen)06的结构：

在本申请实施例中，偏置电流发生器由运算放大器，电阻及一个低压晶体管组成。向偏置电流发生器输入带隙基准电压Vbg，经过运算放大器将带隙基准电压Vbg施加于电阻Rb上，由此产生一个与阻值相关的电流Ib，将此电流Ib提供给非交叠信号发生器、高边电平转换电路，低边电平转换电路，高边地发生器，低边电源发生器。

结合上述说明，当bit＝1时，经过NOV SG，输出bp＝1，bn＝0；bp经过HS LS输出bps，Vbps＝Vddh-Ib×Rb≈Vssh；bps经过BH，提供电压给MP晶体管，所提供的电压为Vddh-Ib×Rb≈Vssh，MP导通；bn经过LS LS输出bns，Vbns＝0V，bns经过BL，提供电压给MN晶体管，所提供的电压为0V，MN关断。

当bit＝0时，经过NOV SG，输出bp＝0，bn＝1；bp经过HS LS输出bps，Vbps＝Vddh；bps经过BH，提供电压给MP晶体管，所提供的电压为Vddh，MP关断；bn经过LS LS输出bns，Vbns＝Vddl，bns经过BL，提供电压给MN晶体管，所提供的电压为Vddl，MN导通。

MP晶体管与MN晶体管交替导通，驱动芯片外部的大功率晶体管MNEXT工作。由于MP晶体管与MN晶体管交替导通，提供给MP的电压范围为(Vssh，Vddh)，电压差约在2至3V之间，提供给MN晶体管的电压范围为(0，Vddl)，电压差同样也约在2至3V之间。而2至3V的电压差使得门驱动电路功耗变小。同时，使得晶体管充电快，导通时间降低。较小的压差范围也保证了晶体管不易受损。

参照图8，示出了本发明实施例提供了一种门驱动方法的流程图，包括：

步骤801，，对非交叠信号发生器输入电平信号；

步骤802，若对非交叠信号发生器输入为高电平信号，则经过非交叠信号发生器生成第一高电平信号与第二低电平信号，所述第一高电平信号输入高边电平转换电路，所述第二低电平信号输入低边电平转换电路；

所述第一高电平信号经过高边电平转换电路，输出所述第一高电平信号的电平转换信号，将所述第一高电平信号的电平转换信号输入BH缓冲器，所述第一高电平信号的电平转换信号经过BH缓冲器输出电平信号Vssh提供给MP晶体管，MP晶体管导通；

步骤803，所述第二低电平信号经过低边电平转换电路，输出所述第二低电平信号的电平转换信号，将所述第二低电平信号的电平转换信号输入BL缓冲器，所述第二低电平信号的电平转换信号经过BL缓冲器输出电平信号0V提供给MN晶体管，MN晶体管关断；

步骤804，若对所述非交叠信号发生器输入为低电平信号，则经过非交叠信号发生器生成第一低电平信号和第二高电平信号；

步骤805，所述第一低电平信号经过所述高边电平转换电路，输出所述第一低电平信号的电平转换信号，将所述第一低电平信号的电平转换信号输入BH缓冲器，所述第一低电平信号的电平转换信号经过BH缓冲器输出电平信号Vddh提供给MP晶体管，MP晶体管关断；

步骤806，所述第二高电平信号经过所述低边电平转换电路，输出所述第二高电平信号的电平转换信号，将所述第二高电平信号的电平转换信号输入BL缓冲器，所述第二高电平信号的电平转换信号经过所述BL缓冲器输出电平信号Vddl提供给MN晶体管，MN晶体管导通。

具体方法参照前述实施例的说明，在此不再赘述。

同时，本发明也提供了一种门驱动装置，具体结构参照前述实施例的说明，在此不再赘述。

综上，在本发明实施例中，通过非交叠信号发生器将输入的电平信号转变为一对非同时为高的电平信号，并分别将一对非同时为高的电平信号经过高边电平转换电路和低边电平转换电路进行电平转换后，分别将电平转换后的信号输出给BH缓冲器和BL缓冲器后，BH缓冲器和BL缓冲器提供信号给相应的MP晶体管和MN晶体管，使得为MP晶体管和MN晶体管提供的电压范围约在2～3V之间，远远降低了传统驱动电路提供的电压范围，使得门驱动电路的功耗降低，也减少了晶体管损坏的可能性。同时，在本发明实施例中向加长漏极高压晶体管提供在2～3V之间的电压，压差较小，使得晶体管充电快，晶体管的导通时间减少。其次，使用的加长漏极高压晶体管可承受20V以内的电压，则本申请可支持大范围的供电电源。再次，使用非交叠信号发生器将输入的电平信号转变为一对非同时为高的电平信号，保证了晶体管的交替导通，避免产生直通电流。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”，“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程，方法，物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程，方法，物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程，方法，物品或者终端设备中还存在另外的相同要素。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可以轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种门驱动电路，其特征在于，所述门驱动电路包括：非交叠信号发生器，高边电平转换电路，低边电平转换电路，高边地发生器，低边电源发生器，偏置电流发生器，BH缓冲器及BL缓冲器；

所述非交叠信号发生器输入端接收数字信号，所述非交叠信号发生器的第一输出端与所述高边电平转换电路的输入端连接，用于提供第一电平信号，所述非交叠信号发生器的第二输出端和所述低边电平转换电路的输入端连接，用于提供第二电平信号，所述第一电平信号和所述第二电平信号为一对非同时为高的电平信号；

所述高边电平转换电路的输出端与BH缓冲器的第一输入端连接，用于对所述第一电平信号进行电平转换；

所述低边电平转换电路的输出端与BL缓冲器的第一输入端连接，用于对所述第二电平信号进行电平转换；

所述高边地发生器的输入端与供电电源连接，所述高边地发生器的输出端与所述BH缓冲器的第二输入端连接，用于向所述BH缓冲器提供低边电位电压；

所述低边电源发生器与所述BL缓冲器的第二输入端连接，用于向所述BL缓冲器提供高边电位电压；

所述BH缓冲器的第三输入端与供电电源连接，所述BH缓冲器的输出端与MP晶体管的栅极连接，用于向所述MP晶体管提供驱动功率，所述BL缓冲器的第三输入端与门驱动电路外部的大功率晶体管源极连接，为公共接地端电压，输出端与MN晶体管的栅极连接，用于向所述MN晶体管提供驱动功率；

偏置电流发生器分别与非交叠信号发生器、高边电平转换电路，低边电平转换电路，高边地发生器，低边电源发生器连接，用于提供偏置电流；

其中，所述高边地发生器，包括：

所述高边地发生器由多个加长漏极高压晶体管，多个高压晶体管以及多个低压晶体管构成；

NM1加长漏极高压晶体管栅极，源极接收供电电压，所述NM1加长漏极高压晶体管栅极与NM2加长漏极高压晶体管栅极，NM3加长漏极高压晶体管栅极，NM4加长漏极高压晶体管栅极，NM5加长漏极高压晶体管栅极连接；所述NM1加长漏极高压晶体管源极，NM2加长漏极高压晶体管源极，NM3加长漏极高压晶体管源极，NM4加长漏极高压晶体管源极，NM5加长漏极高压晶体管源极接地；

所述NM2加长漏极高压晶体管漏极与电阻连接；MP1高压晶体管的源极接收供电电压，漏极和栅极与NM3加长漏极高压晶体管的漏极连接；MP2高压晶体管的源极接收供电电压，栅极与MP1高压晶体管的栅极，NM3加长漏极高压晶体管的漏极连接，漏极与NM6低压管的漏极连接；NM6低压管的栅极与MP2高压晶体管的漏极连接，源极与NM4加长漏极高压晶体管的漏极，NM2高压晶体管的漏极连接；

MP3高压晶体管的源极接收供电电压，栅极与MP2高压晶体管的栅极连接，漏极与NM7低压管的漏极连接；NM7低压管的栅极与NM6低压管的栅极连接，源极与NM5加长漏极高压晶体管的漏极连接，并向BH缓冲器输出低边电位电压；

所述低边电源发生器，包括：

所述低边电源发生器由多个加长漏极高压晶体管，多个高压晶体管以及多个低压晶体管构成；

PM1加长漏极高压晶体管的源极接收供电电压，栅极，漏极接地；PM2加长漏极高压晶体管的栅极与PM1加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极经过电阻接地；

PM3加长漏极高压晶体管的栅极与PM2加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极与MN1高压管的漏极，栅极连接；MN1高压管的栅极与MN2高压管的栅极连接，源极接地；

PM4加长漏极高压晶体管的栅极与PM3加长漏极高压晶体管的栅极连接，源极接收供电电压，漏极同时与PM6低压管的源极和PM2加长漏极高压晶体管的漏极连接；PM6低压管的栅极，漏极与MN2高压管的漏极连接；MN2高压管的栅极与MN1高压管的栅极连接，源极接地；

PM5加长漏极高压晶体管的栅极与PM4加长漏极高压晶体管的栅极连接，源极接收供电电压,漏极与PM7低压管的源极连接，向BL缓冲器输出高边电位电压；PM7低压管的栅极与PM6低压管的栅极连接，漏极与MN3高压管的漏极连接；MN3高压管的栅极与MN2高压管的栅极连接，源极接地。

2.根据权利要求1所述的门驱动电路，其特征在于，所述非交叠信号发生器包括：

所述非交叠信号发生器由反相器，第一或非门，第一缓冲器，第二或非门，第二缓冲器组成；

所述反相器的输入端接收数字信号，输出端与所述第一或非门的第一输入端连接；所述第一或非门的第二输入端接收反馈信号，输出端与所述第一缓冲器的输入端连接；所述第一缓冲器的输出端输出第一电平信号；

所述第二或非门的第一输入端接收数字信号，第二输入端接收反馈信号，输出端与所述第二缓冲器的输入端连接；所述第二缓冲器的输出端输出第二电平信号。

3.根据权利要求1所述的门驱动电路，其特征在于，所述高边电平转换电路包括：

所述高边电平转换电路由低压晶体管，加长漏极高压晶体管及电阻组成；

MNb2低压晶体管的栅极接收工作电压，源极接地，漏极与MNb1加长漏极高压晶体管的源极连接，MNb1加长漏极高压晶体管栅极，漏极接收供电电压，并与MNa1加长漏极高压晶体管的栅极连接；

MNa2低压晶体管的栅极接收第一电平信号，源极接地，漏极与MNa1加长漏极高压晶体管的源极连接；所述MNa1加长漏极高压晶体管的栅极与MNb1加长漏极高压晶体管的栅极连接，漏极与电阻连接，并输出第一电平信号的电平转换电压，电阻输入端接收供电电压，输出端与MNa1加长漏极高压晶体管的漏极连接。

4.根据权利要求1所述的门驱动电路，其特征在于，所述低边电平转换电路，包括：

所述低边电平转换电路由反相器和多个高压晶体管组成；

反相器的输入端接收非交叠信号发生器的第二输出端输出的第二电平信号，输出端与第一高压晶体管和第三高压晶体管的栅极连接；第一高压晶体管的源极接地，漏极与第三高压晶体管的漏极连接；第三高压晶体管的源极与第五高压晶体管的漏极连接，并输出第二电平信号的电平转换信号；第五高压晶体管的栅极与第二高压晶体管的漏极连接，与第四高压晶体管的漏极连接，第五高压晶体管的源极接收低边工作电压；

第二高压晶体管的栅极接收非交叠信号发生器的第二输出端输出的第二电平信号，第二高压晶体管的源极接地，漏极与第四高压晶体管的漏极连接；第四高压晶体管的栅极与第二高压晶体管的栅极连接，源极与第六高压晶体管的漏极连接；第六高压晶体管的源极接收低边工作电压，栅极与第一高压晶体管的漏极和第三高压晶体管的漏极连接。

5.一种门驱动方法，其特征在于，应用于如权利要求1-4任一项所述的门驱动电路，所述方法包括：

对非交叠信号发生器输入电平信号；

若对非交叠信号发生器输入为高电平信号，则经过非交叠信号发生器生成第一高电平信号与第二低电平信号，所述第一高电平信号输入高边电平转换电路，所述第二低电平信号输入低边电平转换电路；

所述第一高电平信号经过高边电平转换电路，输出所述第一高电平信号的电平转换信号，将所述第一高电平信号的电平转换信号输入BH缓冲器，所述第一高电平信号的电平转换信号经过BH缓冲器输出电平信号Vssh提供给MP晶体管，MP晶体管导通；

所述第二低电平信号经过低边电平转换电路，输出所述第二低电平信号的电平转换信号，将所述第二低电平信号的电平转换信号输入BL缓冲器，所述第二低电平信号的电平转换信号经过BL缓冲器输出电平信号0V提供给MN晶体管，MN晶体管关断；

若对所述非交叠信号发生器输入为低电平信号，则经过非交叠信号发生器生成第一低电平信号和第二高电平信号；

所述第一低电平信号经过所述高边电平转换电路，输出所述第一低电平信号的电平转换信号，将所述第一低电平信号的电平转换信号输入BH缓冲器，所述第一低电平信号的电平转换信号经过BH缓冲器输出电平信号Vddh提供给MP晶体管，MP晶体管关断；

所述第二高电平信号经过所述低边电平转换电路，输出所述第二高电平信号的电平转换信号，将所述第二高电平信号的电平转换信号输入BL缓冲器，所述第二高电平信号的电平转换信号经过所述BL缓冲器输出电平信号Vddl提供给MN晶体管，MN晶体管导通。

6.一种门驱动装置，其特征在于，包括权利要求1～4任意一项所述的门驱动电路。

Images