JP6084518B2 - 半導体回路、発振回路、及び電源回路 - Google Patents
半導体回路、発振回路、及び電源回路 Download PDFInfo
- Publication number
- JP6084518B2 JP6084518B2 JP2013124047A JP2013124047A JP6084518B2 JP 6084518 B2 JP6084518 B2 JP 6084518B2 JP 2013124047 A JP2013124047 A JP 2013124047A JP 2013124047 A JP2013124047 A JP 2013124047A JP 6084518 B2 JP6084518 B2 JP 6084518B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- power source
- side power
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 230000010355 oscillation Effects 0.000 title claims description 34
- 238000012544 monitoring process Methods 0.000 claims 3
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 34
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 21
- 102100026620 E3 ubiquitin ligase TRAF3IP2 Human genes 0.000 description 21
- 101710140859 E3 ubiquitin ligase TRAF3IP2 Proteins 0.000 description 21
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 21
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 14
- 101100294408 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MOT2 gene Proteins 0.000 description 14
- 101150117326 sigA gene Proteins 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 238000003860 storage Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 101100382340 Arabidopsis thaliana CAM2 gene Proteins 0.000 description 9
- 101100494530 Brassica oleracea var. botrytis CAL-A gene Proteins 0.000 description 9
- 101100165913 Brassica oleracea var. italica CAL gene Proteins 0.000 description 9
- 101150118283 CAL1 gene Proteins 0.000 description 9
- 102100021849 Calretinin Human genes 0.000 description 9
- 101000898072 Homo sapiens Calretinin Proteins 0.000 description 9
- 101100029577 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC43 gene Proteins 0.000 description 9
- 101100439683 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CHS3 gene Proteins 0.000 description 9
- 101150014174 calm gene Proteins 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 101100522115 Oryza sativa subsp. japonica PHT1-13 gene Proteins 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003306 harvesting Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010248 power generation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Description
まず、初期状態において、高電位側電源VDDは0.3Vであり、低電位側電源VSSは0Vであり、信号入力VINはオープン状態であるとする。また、制御信号ACT1、ACT2、CAL1、CAL2は“L”であり、各スイッチSW11〜SW14は、図3に示す状態に制御される。
PチャネルトランジスタPT201のバックゲート電圧PBGを調整する場合には、まず制御信号SIG1を“H”にするともに、図11(A)に示すようにスイッチSW201、SW202をオン状態(閉状態)にし、スイッチSW203をオフ状態(開状態)にする。これにより、PチャネルトランジスタPT201のリーク電流がNチャネルトランジスタNT202に流れ込み、そのリーク電流に応じたNチャネルトランジスタNT202のゲート・ソース間電圧VGSを蓄積容量CS201に保持する。
12 制御回路
PT11〜PT13 Pチャネルトランジスタ
NT11〜NT16 Nチャネルトランジスタ
PBG、NBG バックゲート電圧
IS11、IS12 電流源
SW11〜SW13 スイッチ
Claims (9)
- 高電位側電源と低電位側電源との間に接続されるトランジスタと、
前記トランジスタと前記高電位側電源又は前記低電位側電源との間に直列に接続され、前記トランジスタに流れる電流をモニターするモニター回路と、
前記トランジスタのバックゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源とは異なる電源に接続し、前記トランジスタのゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源に接続して前記モニター回路によりモニターされた電流が基準電流より大きい場合には、前記トランジスタのバックゲートに接続される電源を前記トランジスタのソースが接続される電源に切り替える切り替え回路とを有することを特徴とする半導体回路。 - 前記モニター回路は、カレントミラー回路であり、
前記切り替え回路は、前記カレントミラー回路を流れる電流と前記基準電流とを比較し、比較結果に基づいて前記トランジスタのバックゲートを前記高電位側電源又は前記低電位側電源に接続することを特徴とする請求項1記載の半導体回路。 - 前記トランジスタは、高電位側電源と低電位側電源との間に接続されるPチャネルトランジスタ及びNチャネルトランジスタを有するインバータ回路の少なくとも一方のトランジスタであることを特徴とする請求項1又は2記載の半導体回路。
- 前記切り替え回路は、前記トランジスタのバックゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源とは異なる電源に接続し、前記トランジスタのゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源に接続して前記モニター回路によりモニターされた電流を保持する保持部を有することを特徴とする請求項1〜3の何れか1項に記載の半導体回路。
- 各々が高電位側電源と低電位側電源との間に接続されるPチャネルトランジスタ及びNチャネルトランジスタを有し、直列に接続された複数のインバータ回路と、
前記インバータ回路と前記高電位側電源又は前記低電位側電源との間に直列に接続され、前記Pチャネルトランジスタ及び前記Nチャネルトランジスタの少なくとも一方のトランジスタに流れる電流をモニターするモニター回路と、
前記トランジスタのバックゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源とは異なる電源に接続し、前記トランジスタのゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源に接続して前記モニター回路によりモニターされた電流が基準電流より大きい場合には、前記トランジスタのバックゲートに接続される電源を前記トランジスタのソースが接続される電源に切り替える切り替え回路とを有することを特徴とする発振回路。 - 前記複数のインバータ回路の各々に対して、前記モニター回路及び前記切り替え回路を有することを特徴とする請求項5記載の発振回路。
- 前記モニター回路及び前記切り替え回路を複数のインバータ回路で共有することを特徴とする請求項5記載の発振回路。
- 第1の発振回路と、
前記第1の発振回路の出力をクロック信号として動作し、入力電圧を所定の電圧に昇圧する昇圧回路とを有し、
前記発振回路は、
各々が高電位側電源と低電位側電源との間に接続されるPチャネルトランジスタ及びNチャネルトランジスタを有し、直列に接続された複数のインバータ回路と、
前記インバータ回路と前記高電位側電源又は前記低電位側電源との間に直列に接続され、前記Pチャネルトランジスタ及び前記Nチャネルトランジスタの少なくとも一方のトランジスタに流れる電流をモニターするモニター回路と、
前記トランジスタのバックゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源とは異なる電源に接続し、前記トランジスタのゲートを前記高電位側電源及び前記低電位側電源のうちの前記トランジスタのソースが接続される電源に接続して前記モニター回路によりモニターされた電流が基準電流より大きい場合には、前記トランジスタのバックゲートに接続される電源を前記トランジスタのソースが接続される電源に切り替える切り替え回路とを有することを特徴とする電源回路。 - 前記昇圧回路の出力で動作する第2の発振回路と、
前記第2の発振回路の出力をクロック信号として動作し、入力される電圧を所定の電圧に変換するコンバーター回路と、
前記コンバーター回路の出力に応じて、前記第1の発振回路及び前記昇圧回路の動作を停止させる制御回路とを有することを特徴とする請求項8記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013124047A JP6084518B2 (ja) | 2013-06-12 | 2013-06-12 | 半導体回路、発振回路、及び電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013124047A JP6084518B2 (ja) | 2013-06-12 | 2013-06-12 | 半導体回路、発振回路、及び電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014241559A JP2014241559A (ja) | 2014-12-25 |
JP6084518B2 true JP6084518B2 (ja) | 2017-02-22 |
Family
ID=52140573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013124047A Active JP6084518B2 (ja) | 2013-06-12 | 2013-06-12 | 半導体回路、発振回路、及び電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6084518B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666606B2 (en) * | 2015-08-21 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06139779A (ja) * | 1992-10-29 | 1994-05-20 | Toshiba Corp | 基板バイアス回路 |
US7235997B2 (en) * | 2004-07-14 | 2007-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS leakage current meter |
WO2008129625A1 (ja) * | 2007-04-10 | 2008-10-30 | Fujitsu Microelectronics Limited | リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法 |
JP2009049859A (ja) * | 2007-08-22 | 2009-03-05 | Seiko Epson Corp | 電気回路、電気回路の駆動方法、表示装置および電子機器。 |
-
2013
- 2013-06-12 JP JP2013124047A patent/JP6084518B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014241559A (ja) | 2014-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ho et al. | Dynamic bias-current boosting technique for ultralow-power low-dropout regulator in biomedical applications | |
KR101194940B1 (ko) | 통합된 응용을 위한 ldo 레귤레이터 | |
TW201833709A (zh) | 低壓差穩壓器 | |
JP6632400B2 (ja) | 電圧電流変換回路及びこれを備えたスイッチングレギュレータ | |
US9188998B2 (en) | Constant voltage circuit | |
US20160103458A1 (en) | Circuit for regulating startup and operation voltage of an electronic device | |
JP2015065801A (ja) | スイッチング電源装置 | |
US9531259B2 (en) | Power supply circuit | |
US10186958B2 (en) | Input-output circuits | |
US9000810B2 (en) | Quantizer, comparator circuit, and semiconductor integrated circuit | |
JP2017079431A (ja) | 電圧比較回路 | |
JP6084518B2 (ja) | 半導体回路、発振回路、及び電源回路 | |
US9024603B2 (en) | Low power current comparator for switched mode regulator | |
CN108199708B (zh) | 一种门驱动电路、方法和装置 | |
US10061339B1 (en) | Feedback circuit and methods for negative charge pump | |
US20190052230A1 (en) | Differential amplifier circuit | |
JP2017041968A (ja) | 電力供給装置及びその制御方法 | |
US8779732B2 (en) | Step-up circuit having reference voltage generator to control voltage increase in accordance with supply voltage | |
JP6291316B2 (ja) | 半導体回路及び増幅回路 | |
US10355648B2 (en) | Regulator amplifier circuit for outputting a fixed output voltage independent of a load current | |
Deleuran et al. | A capacitor-free, fast transient response linear voltage regulator in a 180nm CMOS | |
US20150293547A1 (en) | Voltage-current conversion circuit and power supply circuit | |
US9484873B2 (en) | Differential amplifier circuit | |
JP6123569B2 (ja) | 電圧発生回路および電圧発生回路の制御方法 | |
JP7272152B2 (ja) | バイアス電流回路、発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6084518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |