CN215642596U - 一种超低功耗并具有上电复位和掉电复位功能的电路 - Google Patents

Abstract

本实用新型公开了一种超低功耗并具有上电复位和掉电复位功能的电路，将上电复位电路和掉电复位电路的功能集成在一起，利用比较器输出的高低电平来实现复位功能。电源电压的变化会引起电容的充放电效应，以此改变比较器两端输入电压大小，得到不同的输出电平，实现复位功能。合理调整各MOS管的尺寸、电容大小，可以满足不同的上电、下电需求，包括上电、下电电压以及时长，以及在不同的电压域下工作，将上电复位和掉电复位功能巧妙结合起来，同时还能实现纳安级别的超低待机功耗。

Description

一种超低功耗并具有上电复位和掉电复位功能的电路

技术领域

本实用新型涉及一种超低功耗、同时具有上电复位和掉电复位功能的电路。

背景技术

许多集成电路中都包含上电复位电路和掉电复位电路，其作用是保证在施加电源后，模拟和数字模块能够初始化到已知状态。但是常见的复位电路如RC复位电路，上电时可以完成复位但是掉电时却不能够有效地复位，而且还会占用较大的版图面积。其他类型的复位电路虽然可以做到上电复位和掉电复位，但是无法很好地兼顾上下电电压、时长，以及适应不同电压域的要求，甚至还会产生较大的待机功耗。当前的电路都是对上述电路进行组合使用，进一步增加了面积和功耗。目前集成电路芯片尺寸和供电电压不断缩小和降低，因此对复位电路的要求也越来越高，因此需要提出一种超低功耗、同时具有上电复位和掉电复位功能的电路，兼顾了功能、版图面积、功耗需求。

发明内容

发明目的：针对上述现有技术，提出一种超低功耗并具有上电复位和掉电复位功能的电路。

技术方案：一种超低功耗并具有上电复位和掉电复位功能的电路，包括PMOS管PMB1~PMBN、PMOS管PM1~PM7、NMOS管NM0~NM11、电容C1、电容C2；

PMOS管PMB1~PMBN依次串联，PMOS管PMB1~PMBN的栅极均连接VSS，PMOS管PMB1的源极连接VDD，PMOS管PMBN的漏极连接NMOS管NM0的漏极；PMOS管PM1和PM2的源极连接VDD，PMOS管PM1的漏极连接NMOS管NM1的漏极，PMOS管PM1的栅极与漏极相连并连接PMOS管PM2的栅极；NMOS管NM0的栅极与漏极连接并连接NMOS管NM1的栅极，NMOS管NM0和NM1的源极连接VSS；PMOS管PM2的漏极连接电容C2的第一端以及NMOS管NM4的漏极，电容C2的第二端以及NMOS管NM4的源极连接VSS，NMOS管NM2的漏极连接VDD，NMOS管NM2的源极连接电容C1的第一端以及PMOS管PM7的源极，NMOS管NM2的栅极与漏极相连，PMOS管PM7的漏极连接NMOS管NM3的漏极以及NMOS管NM4的栅极，NMOS管NM3和NM4的源极以及电容C1的第二端连接VSS；PMOS管PM3和PM4的源极连接VDD，PMOS管PM3的漏极连接NMOS管NM9的漏极，PMOS管PM4的漏极连接NMOS管NM10的漏极，PMOS管PM3的栅极与漏极相连并连接PMOS管PM4的栅极，NMOS管NM9和NM10的源极连接NMOS管NM5的漏极，NMOS管NM5的栅极连接VSS，NMOS管NM9的栅极连接PMOS管PM2与电容C2的公共端；PMOS管PM5的源极连接VDD，PMOS管PM5的漏极连接NMOS管NM6的漏极，NMOS管NM6的源极连接VSS，PMOS管PM5的栅极连接PMOS管PM4与NMOS管NM10的公共端；NMOS管NM11的漏极以及栅极连接VDD，NMOS管NM11的源极连接NMOS管NM7漏极，NMOS管NM7的源极连接VSS，NMOS管NM10的栅极连接NMOS管NM11与NMOS管NM7的公共端；PMOS管PM6的源极连接VDD，PMOS管PM6的漏极连接NMOS管NM8的漏极，NMOS管NM8的源极连接VSS，PMOS管PM6的栅极与NMOS管NM8的相连并连接PMOS管PM5与NMOS管NM6的公共端，PMOS管PM6与NMOS管NM8的公共端作为输出；NMOS管NM3、NM5、NM6、NM7的栅极与NMOS管NM1的栅极连接。

进一步的，PMOS管的数量为6个，即PMOS管PMB1~PMB6。

有益效果：本实用新型电路将上电复位和掉电复位功能巧妙结合，可实现nA级别的超低待机功耗，同时占用极低的芯片面积，合理调整各MOS管的尺寸、电容大小，可以实现不同的上电、下电需求，包括上电、下电电压以及时长，也可以在不同的电压域下工作。

附图说明

图1为本实用新型电路图；

图2为本实用新型的仿真图。

具体实施方式

下面结合附图对本实用新型做更进一步的解释。

一种超低功耗并具有上电复位和掉电复位功能的电路，通过电源电压的变化引起电容的充放电效应，当电源电压逐渐升高或者降低时，使得差分比较器两个输入端表现出不同的大小关系，并根据比较结果输出高低电平，实现电路的复位功能。

如图1所示，电路具体包括PMOS管PMB1~PMB6、PMOS管PM1~PM7、NMOS管NM0~NM11、电容C1、电容C2。

PMOS管PMB1~PMB6依次串联，PMOS管PMB1~PMB6的栅极均连接VSS，PMOS管PMB1的源极连接VDD，PMOS管PMB6的漏极连接NMOS管NM0的漏极；PMOS管PM1和PM2的源极连接VDD，PMOS管PM1的漏极连接NMOS管NM1的漏极，PMOS管PM1的栅极与漏极相连并连接PMOS管PM2的栅极；NMOS管NM0的栅极与漏极连接并连接NMOS管NM1的栅极，NMOS管NM0和NM1的源极连接VSS；PMOS管PM2的漏极连接电容C2的第一端以及NMOS管NM4的漏极，电容C2的第二端以及NMOS管NM4的源极连接VSS，NMOS管NM2的漏极连接VDD，NMOS管NM2的源极连接电容C1的第一端以及PMOS管PM7的源极，NMOS管NM2的栅极与漏极相连，PMOS管PM7的漏极连接NMOS管NM3的漏极以及NMOS管NM4的栅极，NMOS管NM3和NM4的源极以及电容C1的第二端连接VSS；PMOS管PM3和PM4的源极连接VDD，PMOS管PM3的漏极连接NMOS管NM9的漏极，PMOS管PM4的漏极连接NMOS管NM10的漏极，PMOS管PM3的栅极与漏极相连并连接PMOS管PM4的栅极，NMOS管NM9和NM10的源极连接NMOS管NM5的漏极，NMOS管NM5的栅极连接VSS，NMOS管NM9的栅极连接PMOS管PM2与电容C2的公共端；PMOS管PM5的源极连接VDD，PMOS管PM5的漏极连接NMOS管NM6的漏极，NMOS管NM6的源极连接VSS，PMOS管PM5的栅极连接PMOS管PM4与NMOS管NM10的公共端VO；NMOS管NM11的漏极以及栅极连接VDD，NMOS管NM11的源极连接NMOS管NM7漏极，NMOS管NM7的源极连接VSS，NMOS管NM10的栅极连接NMOS管NM11与NMOS管NM7的公共端；PMOS管PM6的源极连接VDD，PMOS管PM6的漏极连接NMOS管NM8的漏极，NMOS管NM8的源极连接VSS，PMOS管PM6的栅极与NMOS管NM8的相连并连接PMOS管PM5与NMOS管NM6的公共端VO1，PMOS管PM6与NMOS管NM8的公共端作为输出；NMOS管NM3、NM5、NM6、NM7的栅极与NMOS管NM1的栅极连接。

其中，PMOS管PMB1~PMB6用作电阻，与NMOS管NM0作用产生偏置电流，NMOS管NM1、NM3以及NMOS管NM5~NM7是电流镜，对NMOS管NM0产生的电流进行镜像；PMOS管PM1、PM2构成PMOS电流镜，对NMOS管NM1的电流进行镜像；PMOS管PM3管、PM4以及NMOS管NM9、NM10、NM5管组成一个N型的双端输入单端输出的五管差分对，NMOS管NM9和NM10作为比较器的输入对管，PMOS管PM3和PM4为输入对管的有源负载；差分管的输出级连接一个由PMOS管PM5和NMOS管NM6组成的恒流源做负载的共源级放大器，并将其输出端连入由PMOS管PM6和NMOS管NM8构成反相器中，最后得到输出结果POR；其中，PMOS管PM5是比较器第二级，VO是第一级输出，VO1是第二级输出。

本复位电路，其上电复位、掉电复位原理是在上电时，VDD逐渐升高，到达一定电压后，NMOS管NM0有电流流过，比较器的输入VIN跟随电源电压变化，在VDD电压稳定之后，VIN电压也随之稳定，而输入VIP接有电容C2，PMOS管PM2对电容C2进行缓慢充电，VIP上升速度比VIN上升速度慢，当VIP>VIN之后（并在VDD稳定期间一直保持该状态），比较器反转，输出POR变高，电容C2充电快慢控制VIP的上升速度。上电的过程中，NMOS管NM2是二极管接法，VDD超过一定电压后通过NMOS管NM2对电容C1进行充电，最后VA会维持在一个稳定的电压。PMOS管PM7栅极接VDD，随着VDD的上升，PM7逐渐关闭，使得VB维持在一个极低的电压，NMOS管NM4处在关闭状态，让电容C2上的电荷得以维持，VIP最终被充电至VDD。当有某种原因导致VDD突然降低，VIN也随之降低。此时NMOS管NM2迅速关闭并且PMOS管PM7迅速打开，有VA=VB，即使VDD=0也能维持较长时间，从而NMOS管NM4导通，C2上的电荷被快速释放，将VIP电位拉低，在VDD=0之前会有VIP<VIN，POR输出低电平，实现掉电复位，如图2所示。

本电路中，作为电阻使用的PMB1~PMB6是PMOS管的数量可根据需要调整，电阻越大，电流越小，以实现超低功耗。合理调整各MOS管的尺寸、电容大小，可以实现不同的上电、下电需求，包括上电、下电电压以及时长，不同的电压域下工作，同时还能实现nA（纳安）级别的超低待机功耗。如设置流过NM0的电流为20nA，NM1、NM3、NM5~NM7，PM1、PM2等电流镜设置在nA级别，整体功耗可维持在nA级别。

进一步的，电路中的电容也可以使用MOS管来代替，使整个电路占用芯片面积进一步降低。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (2)

1.一种超低功耗并具有上电复位和掉电复位功能的电路，其特征在于，包括PMOS管PMB1~PMBN、PMOS管PM1~PM7、NMOS管NM0~NM11、电容C1、电容C2；PMOS管PMB1~PMBN依次串联，PMOS管PMB1~PMBN的栅极均连接VSS，PMOS管PMB1的源极连接VDD，PMOS管PMBN的漏极连接NMOS管NM0的漏极；PMOS管PM1和PM2的源极连接VDD，PMOS管PM1的漏极连接NMOS管NM1的漏极，PMOS管PM1的栅极与漏极相连并连接PMOS管PM2的栅极；NMOS管NM0的栅极与漏极连接并连接NMOS管NM1的栅极，NMOS管NM0和NM1的源极连接VSS；PMOS管PM2的漏极连接电容C2的第一端以及NMOS管NM4的漏极，电容C2的第二端以及NMOS管NM4的源极连接VSS，NMOS管NM2的漏极连接VDD，NMOS管NM2的源极连接电容C1的第一端以及PMOS管PM7的源极，NMOS管NM2的栅极与漏极相连，PMOS管PM7的漏极连接NMOS管NM3的漏极以及NMOS管NM4的栅极，NMOS管NM3和NM4的源极以及电容C1的第二端连接VSS；PMOS管PM3和PM4的源极连接VDD，PMOS管PM3的漏极连接NMOS管NM9的漏极，PMOS管PM4的漏极连接NMOS管NM10的漏极，PMOS管PM3的栅极与漏极相连并连接PMOS管PM4的栅极，NMOS管NM9和NM10的源极连接NMOS管NM5的漏极，NMOS管NM5的栅极连接VSS，NMOS管NM9的栅极连接PMOS管PM2与电容C2的公共端；PMOS管PM5的源极连接VDD，PMOS管PM5的漏极连接NMOS管NM6的漏极，NMOS管NM6的源极连接VSS，PMOS管PM5的栅极连接PMOS管PM4与NMOS管NM10的公共端；NMOS管NM11的漏极以及栅极连接VDD，NMOS管NM11的源极连接NMOS管NM7漏极，NMOS管NM7的源极连接VSS，NMOS管NM10的栅极连接NMOS管NM11与NMOS管NM7的公共端；PMOS管PM6的源极连接VDD，PMOS管PM6的漏极连接NMOS管NM8的漏极，NMOS管NM8的源极连接VSS，PMOS管PM6的栅极与NMOS管NM8的相连并连接PMOS管PM5与NMOS管NM6的公共端，PMOS管PM6与NMOS管NM8的公共端作为输出；NMOS管NM3、NM5、NM6、NM7的栅极与NMOS管NM1的栅极连接。

2.根据权利要求1所述的超低功耗并具有上电复位和掉电复位功能的电路，其特征在于，PMOS管的数量为6个，即PMOS管PMB1~PMB6。

Images