CN108491023B - 一种低功耗高精度的电流基准电路 - Google Patents
一种低功耗高精度的电流基准电路 Download PDFInfo
- Publication number
- CN108491023B CN108491023B CN201810493176.3A CN201810493176A CN108491023B CN 108491023 B CN108491023 B CN 108491023B CN 201810493176 A CN201810493176 A CN 201810493176A CN 108491023 B CN108491023 B CN 108491023B
- Authority
- CN
- China
- Prior art keywords
- pmos
- current
- tube
- pmos tube
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009966 trimming Methods 0.000 claims abstract description 95
- 230000004048 modification Effects 0.000 claims abstract description 39
- 238000012986 modification Methods 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000007493 shaping process Methods 0.000 claims description 6
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 7
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150108558 PAD1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种低功耗高精度的电流基准电路，属于电子电路技术领域。包括修调码值产生模块、修调校准补偿模块、零温电流产生模块和基准电流产生模块，修调码值产生模块用于产生修调码值；修调校准补偿模块和基准电流产生模块构成电流镜结构，修调校准补偿模块根据修调码值调整电流镜结构的宽长比；基准电流产生模块以零温电流产生模块产生的零温电流作为基础电流，根据修调码值校准之后确定的电流镜结构的宽长比复制零温电流，从而得到需要的基准电流。本发明的电路具有低功耗和高精度的特点，在对基准电流进行校准时，直接通过改变零温电流来改变电流镜的宽长比，避免了调整电阻带来的电流非线性问题以及调整基准电压所带来的复杂性问题。
Description
技术领域
本发明涉及电子电路技术，具体的说是涉及一种低功耗高精度的电流基准电路。
背景技术
电流基准源被广泛应用于模拟及数模混合集成电路中，随着此类集成电路性能指标的提高，高精度基准源要求具有极小的温度系数以及极高的精准度。修调(Trimming)技术可以降低工艺波动、工艺失调等对电路的影响，提高芯片成品率。使用修调技术修调校准电流基准源，可以减小相关联电路的设计约束，为后续电路提供高精度的电流基准。
发明内容
针对上述对于电流基准源在精度上的高要求，本发明提出一种电流基准电路，结合修调技术使得经过校准之后产生的基准电流具有更低的功耗和更高的精度。
本发明所采用的技术方案为：
一种低功耗高精度的电流基准电路，包括修调码值产生模块、修调校准补偿模块、零温电流产生模块和基准电流产生模块，
所述修调码值产生模块用于产生修调码值，包括控制信号产生模块、修调码值生成模块和修调码值保存输出模块，
所述控制信号产生模块用于产生控制信号PD_N和时钟信号CK，所述控制信号PD_N用于控制所述修调码值生成模块，所述时钟信号CK用于控制所述修调码值保存输出模块；
所述修调码值生成模块包括基准比较单元和码值产生单元，
所述基准比较单元包括第一NMOS管NM1、第二NMOS管NM2、第四NMOS管NM4、第一PMOS管PM1和第一电阻R1，
第一NMOS管NM1的漏极连接基准电流Iref，其栅极连接第二NMOS管NM2的栅极和第四NMOS管NM4的漏极并作为所述基准比较单元的第一输出端，其源极连接第二NMOS管NM2和第四NMOS管NM4的源极并接地；
第四NMOS管NM4的栅极连接所述控制信号PD_N；
第二NMOS管NM2的漏极连接第一PMOS管PM1的栅极和漏极并作为所述基准比较单元的第二输出端；
第一电阻R1的一端连接电源电压，另一端连接第一PMOS管PM1的源极；
所述码值产生单元包括第二PMOS管PM2、熔丝、第三NMOS管NM3和第五NMOS管NM5，
第三NMOS管NM3的栅极连接所述基准比较单元的第一输出端，其漏极连接第五NMOS管NM5和第二PMOS管PM2的漏极并作为所述码值产生单元的输出端，其源极连接第五NMOS管NM5的源极并接地；
第五NMOS管NM5的栅极连接所述控制信号PD_N；
第二PMOS管PM2的栅极连接所述基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；
熔丝的另一端连接电源电压；
所述修调码值保存输出模块的输入端连接所述码值产生单元的输出端，其时钟端连接所述时钟信号CK，其输出端输出所述修调码值；
所述零温电流产生模块的输入端连接基准电压VREF，其输出端产生零温电流IR；
所述修调校准补偿模块和所述基准电流产生模块构成电流镜结构，所述修调码值通过所述修调校准补偿模块控制所述电流镜结构的宽长比；
所述基准电流产生模块根据由所述修调码值确定的所述电流镜结构的宽长比产生基于所述零温电流IR的基准电流。
具体的，所述控制信号产生模块包括第一D触发器、第一延迟器Delay_1、第二延迟器Delay_2、第一与门AND1、第一反相器INV1和第二反相器INV2，
第一与门AND1的第一输入端连接使能信号EN，其第二输入端连接第二反相器INV2的输出端，其输出端连接第一延迟器Delay_1和第一反相器INV1的输入端；
第一反相器INV1的输出端输出所述控制信号PD_N；
第一延迟器Delay_1的输出端产生所述时钟信号CK并连接所述第一D触发器的时钟输入端；
第一D触发器的数据输入端连接电源电压，其复位端连接所述使能信号EN，其Q输出端连接第二延迟器Delay_2的输入端；
第二延迟器Delay_2的输出端连接第二反相器INV2的输入端。
具体的，所述控制信号产生模块还包括整形单元，所述整形单元包括第一施密特触发器，第一施密特触发器的输入端连接所述时钟信号CK，其输出端输出整形后的时钟信号连接第一D触发器的时钟输入端和所述修调码值保存输出模块的时钟端。
具体的，所述控制信号产生模块还包括第二与门AND2和第三反相器INV3，
第三反相器INV3的输入端连接第一D触发器的时钟输入端，其输出端连接第二与门AND2的第一输入端；
第二与门AND2的第二输入端连接第一D触发器的Q输出端，其输出端输出准备信号Trimming_ok。
具体的，所述修调码值保存输出模块包括第二施密特触发器和第二D触发器，
第二施密特触发器的输入端连接所述码值产生单元的输出端，其输出端连接第二D触发器的数据输入端；
第二D触发器的时钟输入端作为所述修调码值保存输出模块的时钟端，其复位端连接所述使能信号EN，其Q输出端或Q非输出端输出所述修调码值。
具体的，所述修调码值产生模块包括4个码值产生单元和对应的4个修调码值保存输出模块，所述每个码值产生单元的输出端连接对应的所述修调码值保存输出模块的输入端，所述4个修调码值保存输出模块的输出信号构成4位修调码值。
具体的，所述修调校准补偿模块包括第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14和第十五PMOS管PM15，
第五PMOS管PM5、第八PMOS管PM8、第十一PMOS管PM11和第十五PMOS管PM15的栅极分别连接所述修调码值产生模块输出的所述4位修调码值，其漏极互连并连接第三PMOS管PM3、第六PMOS管PM6、第九PMOS管PM9、第十二PMOS管PM12和第十三PMOS管PM13的栅极；
第四PMOS管PM4的栅极连接第七PMOS管PM7、第十PMOS管PM10和第十四PMOS管PM14的栅极，其漏极连接第五PMOS管PM5的源极，其源极连接第三PMOS管PM3的漏极；
第七PMOS管PM7的漏极连接第八PMOS管PM8的源极，其源极连接第六PMOS管PM6的漏极；
第十PMOS管PM10的漏极连接第十一PMOS管PM11的源极，其源极连接第九PMOS管PM9的漏极；
第十四PMOS管PM14的漏极连接第十五PMOS管PM15的源极，其源极连接第十三PMOS管PM13的漏极；
第十二PMOS管PM12的漏极连接第十三PMOS管PM13的源极，其源极连接第三PMOS管PM3、第六PMOS管PM6和第九PMOS管PM9的源极并连接电源电压。
具体的，所述零温电流产生模块包括第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、运算放大器OP、第二电阻R2、第三电阻R3、第四电阻R4和第一电容C1，
运算放大器OP的第一输入端连接第六NMOS管NM6的漏极并连接所述基准电压VREF，其第二输入端连接第七NMOS管NM7的漏极和第九NMOS管NM9的源极，其输出端连接第八NMOS管NM8的漏极和第九NMOS管NM9的栅极；
第六NMOS管NM6、第七NMOS管NM7和第八NMOS管NM8的栅极均连接使能信号的反相信号ENB，其源极均接地；
第一电容C1和第二电阻R2串联，第一电容C1的另一端接地，第二电阻R2的另一端连接运算放大器OP的输出端；
第三电阻R3和第四电阻R4串联，第三电阻R3的另一端接地，第四电阻R4的另一端连接运算放大器OP的第二输入端；
第九NMOS管NM9的漏极输出所述零温电流IR。
具体的，所述基准电流产生模块包括第十六PMOS管PM16、第十七PMOS管PM17、第十八PMOS管PM18、第五电阻R5和多个基准电流产生单元，
第十六PMOS管PM16的栅极连接所述使能信号EN，其源极连接第十七PMOS管PM17的源极并连接电源电压，其漏极连接第十七PMOS管PM17的栅极和第十八PMOS管PM18的漏极以及所述修调校准补偿模块中第三PMOS管PM3的栅极；
第十八PMOS管PM18的栅极连接所述修调校准补偿模块中第四PMOS管PM4的栅极和所述零温电流IR，其源极连接第十七PMOS管PM17的漏极；
第五电阻R5接在第十八PMOS管PM18的栅极和漏极之间；
所述多个基准电流产生单元分别为所述电流镜结构中的单条支路，用于产生对应的基准电流。
本发明的有益效果为：本发明提出的电流基准电路，结合修调技术能够使得产生的基准电流具有更低的功耗和更高的精度；修调码值从产生到输出只需产生一次时钟信号，并且当修调码值产生完成后，控制信号会将修调码值产生模块关闭，降低电路的功耗；通过直接改变零温电流来改变电流镜的宽长比，避免了调整电阻带来的电流非线性问题以及调整基准电压所带来的复杂性问题。
附图说明
图1是本发明提出的一种低功耗高精度的电流基准电路的一种实现电路结构。
图2是本发明提出的一种低功耗高精度的电流基准电路中修调码值产生模块的一种实现电路结构。
图3是本发明提出的一种低功耗高精度的电流基准电路中修调码值产生模块的关键信号波形图。
图4是本发明提出的一种低功耗高精度的电流基准电路中控制信号产生模块的关键信号波形图。
图5是本发明提出的一种低功耗高精度的电流基准电路的整体框图。
图6是本发明提出的一种低功耗高精度的电流基准电路的整体工作流程图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案。
本发明提出的一种低功耗高精度的电流基准电路，包括修调码值产生模块、修调校准补偿模块、零温电流产生模块和基准电流产生模块，修调码值产生模块用于产生修调码值；修调校准补偿模块和基准电流产生模块构成电流镜结构，修调校准补偿模块根据修调码值产生模块产生的修调码值调整电流镜结构中MOS管的并联个数，从而改变电流镜结构的宽长比；零温电流产生模块的输入端连接基准电压VREF，其输出端产生零温电流IR；基准电流产生模块的基础电流是零温电流IR，根据修调码值校准之后确定的电流镜结构的宽长比复制零温电流IR，从而得到需要的基准电流。
如图2所示是修调码值产生模块的一种实现电路，包括控制信号产生模块、修调码值生成模块和修调码值保存输出模块，其中控制信号产生模块用于产生控制信号PD_N控制修调码值生成模块是否正常工作，同时产生时钟信号CK控制修调码值保存输出模块将修调码值生成模块中产生单元的输出信号保存；修调码值生成模块通过控制熔丝产生所需的修调码值，修调码值保存输出模块的输入端连接产生单元的输出端，其时钟端连接时钟信号CK，用来保存并输出修调码值。实际使用时可以根据需要产生的修调码的位数设置修调码值生成模块中产生单元的个数和修调码值保存输出模块的个数，如需要产生N(N为正整数)位的修调码时，修调码值生成模块需要设置N个产生单元，N个产生单元可以共用一个基准比较单元，对应的也需要N个修调码值保存输出模块用来将N个产生单元的输出信号保存并输出，N个修调码值保存输出模块的输出信号构成需要的N位修调码值。
如图2所示，修调码值生成模块中，基准比较单元包括第一NMOS管NM1、第二NMOS管NM2、第四NMOS管NM4、第一PMOS管PM1和第一电阻R1，第一NMOS管NM1的漏极连接基准电流Iref，其栅极连接第二NMOS管NM2的栅极和第四NMOS管NM4的漏极并作为基准比较单元的第一输出端，其源极连接第二NMOS管NM2和第四NMOS管NM4的源极并接地；第四NMOS管NM4的栅极连接控制信号PD_N；第二NMOS管NM2的漏极连接第一PMOS管PM1的栅极和漏极并作为基准比较单元的第二输出端；第一电阻R1的一端连接电源电压，另一端连接第一PMOS管PM1的源极。
码值产生单元包括第二PMOS管PM2、熔丝、第三NMOS管NM3和第五NMOS管NM5，第三NMOS管NM3的栅极连接基准比较单元的第一输出端，其漏极连接第五NMOS管NM5和第二PMOS管PM2的漏极并作为码值产生单元的输出端，其源极连接第五NMOS管NM5的源极并接地；第五NMOS管NM5的栅极连接控制信号PD_N；第二PMOS管PM2的栅极连接基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；熔丝的另一端连接电源电压；作为优选，一般使用电流熔丝。
其中控制信号产生模块包括第一D触发器、第一延迟器Delay_1、第二延迟器Delay_2、第一与门AND1、第一反相器INV1和第二反相器INV2，第一与门AND1的第一输入端连接使能信号EN，其第二输入端连接第二反相器INV2的输出端，其输出端连接第一延迟器Delay_1和第一反相器INV1的输入端；第一反相器INV1的输出端输出控制信号PD_N；第一延迟器Delay_1的输出端产生时钟信号CK并连接第一D触发器的时钟输入端；第一D触发器的数据输入端连接电源电压，其复位端连接使能信号EN，其Q输出端连接第二延迟器Delay_2的输入端；第二延迟器Delay_2的输出端连接第二反相器INV2的输入端。
一些实施例中第一延迟器Delay_1产生的时钟信号CK先经过一个整形单元整形后再连接控制信号产生模块中第一D触发器的时钟输入端和修调码值保存输出模块的时钟端。整形单元可以由一个第一施密特触发器组成，如图1所示，也可以由两个串联的反相器组成，也可以替换为缓冲器buffer。
一些实施例中控制信号产生模块还包括第二与门AND2和第三反相器INV3，第三反相器INV3的输入端连接第一D触发器的时钟输入端，其输出端连接第二与门AND2的第一输入端；第二与门AND2的第二输入端连接第一D触发器的Q输出端，其输出端输出准备信号Trimming_ok。准备信号Trimming_ok表示修调码值产生电路准备完毕，已经产生对应的修调码值，可以连接到后续电路做使能信号，告诉后续电路可以使用产生的修调码值进行工作了。
如图2所示，修调码值保存输出模块包括第二施密特触发器和第二D触发器，第二施密特触发器的输入端连接码值产生单元的输出端，其输出端连接第二D触发器的数据输入端；第二D触发器的时钟输入端作为修调码值保存输出模块的时钟端，其复位端连接使能信号EN，D触发器的Q输出端输出Vout信号，其Q非输出端输出Vout’信号，一般选取D触发器的Q输出端输出的Vout信号作为修调码值，而D触发器的Q非输出端输出的Vout’信号作为备用修调码值，例如不熔断电流熔丝时，Vout信号为1，Vout’信号为0，而熔断之后恰恰与之相反，假如后续电路需要的修调码值为1，那么可以有两种方案：1、不熔断电流熔丝，选择Vout信号作为修调码值输出；2、熔断电流熔丝，选择Vout’信号作为修调码值输出，具体选择哪种方案可以根据修调码值所需情况和使用情况决定。第一D触发器和第二D触发器均为低电平异步复位结构。
如图1所示，零温电流产生模块包括第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、运算放大器OP、第二电阻R2、第三电阻R3、第四电阻R4和第一电容C1，其中第四电阻R4是正温系数的电阻，第三电阻R3是负温系数的电阻，两者补偿形成零温电阻，运算放大器OP采用单位增益负反馈方式连接，运算放大器OP的第一输入端连接第六NMOS管NM6的漏极并连接基准电压VREF，其第二输入端连接第七NMOS管NM7的漏极和第九NMOS管NM9的源极，其输出端连接第八NMOS管NM8的漏极和第九NMOS管NM9的栅极；第六NMOS管NM6、第七NMOS管NM7和第八NMOS管NM8的栅极均连接使能信号的反相信号ENB，其源极均接地；第一电容C1和第二电阻R2串联，第一电容C1的另一端接地，第二电阻R2的另一端连接运算放大器OP的输出端；第三电阻R3和第四电阻R4串联，第三电阻R3的另一端接地，第四电阻R4的另一端连接运算放大器OP的第二输入端；第九NMOS管NM9的漏极输出零温电流IR。零温电流产生模块产生的零温电流IR作为修调校准补偿模块和基准电流产生模块构成电流镜的基础电流。
本实施例中修调校准补偿模块和基准电流产生模块构成Cascode电流镜结构，由修调码值产生模块产生的修调码值控制修调校准补偿模块并入电流镜的MOS管的数目，当需要控制修调校准补偿模块中的多个电流镜支路时，需要修调码值产生模块产生对应的多位修调码值，下面以控制修调校准补偿模块中的四条电流镜支路为例，修调码值产生模块包括4个码值产生单元和对应的4个修调码值保存输出模块，每个码值产生单元的输出端连接对应的修调码值保存输出模块的输入端，4个修调码值保存输出模块的输出信号构成4位修调码值，分别是Vout_1、Vout_2、Vout_3和Vout_4，可实现15种修调结果。
此时，如图1所示，修调校准补偿模块包括第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14和第十五PMOS管PM15，第五PMOS管PM5、第八PMOS管PM8、第十一PMOS管PM11和第十五PMOS管PM15的栅极分别连接修调码值产生模块输出的4位修调码值，其漏极互连并连接第三PMOS管PM3、第六PMOS管PM6、第九PMOS管PM9、第十二PMOS管PM12和第十三PMOS管PM13的栅极；第四PMOS管PM4的栅极连接第七PMOS管PM7、第十PMOS管PM10和第十四PMOS管PM14的栅极，其漏极连接第五PMOS管PM5的源极，其源极连接第三PMOS管PM3的漏极；第七PMOS管PM7的漏极连接第八PMOS管PM8的源极，其源极连接第六PMOS管PM6的漏极；第十PMOS管PM10的漏极连接第十一PMOS管PM11的源极，其源极连接第九PMOS管PM9的漏极；第十四PMOS管PM14的漏极连接第十五PMOS管PM15的源极，其源极连接第十三PMOS管PM13的漏极；第十二PMOS管PM12的漏极连接第十三PMOS管PM13的源极，其源极连接第三PMOS管PM3、第六PMOS管PM6和第九PMOS管PM9的源极并连接电源电压。
通过控制4位修调码值控制第五PMOS管PM5、第八PMOS管PM8、第十一PMOS管PM11和第十五PMOS管PM15的打开或关断，控制各自的电流镜支路是否接入修调校准补偿模块和基准电流产生模块构成的电流镜结构中，从而控制该电流镜结构的宽长比，使得在零温电流IR的基础上产生对应的基准电流。
基准电流产生模块可以利用PMOS管组成电流镜产生P型基准电流输出，此时基准电流产生模块包括第十六PMOS管PM16、第十七PMOS管PM17、第十八PMOS管PM18、第五电阻R5、PMOS管PM19_2、PM19_3、……、PM19_n，产生基准电流IREFP_1、IREFP_2、……、IREFP_n-1。
也可以利用NMOS管组成电流镜产生N型基准电流输出，此时基准电流产生模块包括第十六PMOS管PM16、第十七PMOS管PM17、第十八PMOS管PM18、第五电阻R5、PMOS管PM19_1、NMOS管NM10_1、NM11_1、NM10_2、NM11_2、……、NM10_m、NM11_m，产生基准电流IREFN_1、IREFN_2、……、IREFN_m-1。
也可以将上面两组情况结合同时产生P型基准电流输出和N型基准电流输出，如图1所示。
本实施例的具体工作原理为：
对于零温电流产生模块，当使能信号的反相信号ENB为低电平时，零温电流产生模块开始工作。其中运算放大器OP的第一输入端输入基准电压VREF，第二输入端将第九NMOS管NM9的源极电压稳定在基准电压VREF，第九NMOS管NM9的源极经过正温系数的电阻R4和负温系数的电阻R3串联到地，产生一个零温度系数的电流IR：
对于修调校准补偿模块，4位修调码值Vout_1-Vout_4分别通过控制第五PMOS管PM5、第八PMOS管PM8、第十一PMOS管PM11和第十五PMOS管PM15的开启与否，控制四条支路在电流镜结构中的工作状态。在本实施例中的修调校准补偿模块中，设置MOS管宽长比值为PM3/PM6/PM9/(PM12+PM13)/PM17/PM19＝4:2:1:0.5:6:1，修调码值Vout_1_2_3_4＝0111，其中0代表电压为低，1代表电压为高，为此可得实际第九NMOS管NM9支路PM管个数即宽长比为下式：
PMW/L＝PM17W/L+PMX
其中PMX由修调码值控制最终接入的PMOS管宽长比值。
为此初始态时第五PMOS管PM5导通，第三PMOS管PM3和第四PMOS管PM4接入电路，根据下式：
其中PMW/L代表PMOS管的宽长比，IPM为流过MOS管的电流，Vth表示MOS管阈值电压，WPM代表MOS管的宽，L表示MOS管的长，VIref_Tri1即为第三PMOS管PM3的栅极电压。
若第九NMOS管NM9支路电流(即为零温电流IR)为10μA，即IPM3+IPM17＝10μA，最终可得IPM19＝1μA。同时根据前述可得相对于基础电流10μA来说修调精度为0.5μA，即修调码值最低位可校准第九NMOS管NM9支路0.5μA电流，由于第十九PMOS管PM19宽长比为校准补偿模块PMOS的1/10，为此最终所得电流校准精度为50nA。
对于基准电流产生模块，利用的是低压差的casecode电流镜，可以更大程度的提高电流复制的精准度。
修调码值产生模块中，以一个产生单元产生一位修调码值为例说明修调码值的产生过程，控制信号产生模块产生控制信号PD_N控制修调码值生成模块的工作与否和修调码值保存输出模块的输出，修调码值生成模块的本质为一个电流比较器，根据熔丝控制端Pad_1上的信号控制熔丝Pfuse_1的熔断与否，熔丝Pfuse_1未熔断时，RPfuse近似于0，RPfuse_1＜＜R1，因为：
其中VGS为MOS管的栅源电压，
μ代表载流子迁移率，Cox代表单位面积栅电容，W/L表示MOS管宽长比。即可得VGSPM1<VGSPM2，则IPM1<IPM2。又由于第二NMOS管NM2与第三NMOS管NM3宽长比、栅源电压VGS相同，则流过第二NMOS管NM2的电流INM2与流过第三NMOS管NM3的电流INM3理应相同，由于NMOS电流镜与PMOS电流镜电流存在不匹配关系，产生单元的输出信号V_1会有减小此路流经第二PMOS管PM2的电流的趋势，则使得V_1升高为高电平，若熔丝Pfuse_1熔断，则相当于一个大电阻，使得VGSPM1>VGSPM2，则IPM1>IPM2，V_1会有增大此路流经第二PMOS管PM2的电流的趋势，所以V_1此时输出为低，V_1输出到修调码值保存输出模块。
可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文所述方法和结构的步骤顺序、细节及操作做出各种修改、改变和优化。
Claims (9)
1.一种低功耗高精度的电流基准电路，其特征在于，包括修调码值产生模块、修调校准补偿模块、零温电流产生模块和基准电流产生模块，
所述修调码值产生模块用于产生修调码值，包括控制信号产生模块、修调码值生成模块和修调码值保存输出模块，
所述控制信号产生模块用于产生控制信号(PD_N)和时钟信号(CK)，所述控制信号(PD_N)用于控制所述修调码值生成模块，所述时钟信号(CK)用于控制所述修调码值保存输出模块；
所述修调码值生成模块包括基准比较单元和码值产生单元，
所述基准比较单元包括第一NMOS管(NM1)、第二NMOS管(NM2)、第四NMOS管(NM4)、第一PMOS管(PM1)和第一电阻(R1)，
第一NMOS管(NM1)的漏极连接基准电流(Iref)，其栅极连接第二NMOS管(NM2)的栅极和第四NMOS管(NM4)的漏极并作为所述基准比较单元的第一输出端，其源极连接第二NMOS管(NM2)和第四NMOS管(NM4)的源极并接地；
第四NMOS管(NM4)的栅极连接所述控制信号(PD_N)；
第二NMOS管(NM2)的漏极连接第一PMOS管(PM1)的栅极和漏极并作为所述基准比较单元的第二输出端；
第一电阻(R1)的一端连接电源电压，另一端连接第一PMOS管(PM1)的源极；
所述码值产生单元包括第二PMOS管(PM2)、熔丝、第三NMOS管(NM3)和第五NMOS管(NM5)，
第三NMOS管(NM3)的栅极连接所述基准比较单元的第一输出端，其漏极连接第五NMOS管(NM5)和第二PMOS管(PM2)的漏极并作为所述码值产生单元的输出端，其源极连接第五NMOS管(NM5)的源极并接地；
第五NMOS管(NM5)的栅极连接所述控制信号(PD_N)；
第二PMOS管(PM2)的栅极连接所述基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；
熔丝的另一端连接电源电压；
所述修调码值保存输出模块的输入端连接所述码值产生单元的输出端，其时钟端连接所述时钟信号(CK)，其输出端输出所述修调码值；
所述零温电流产生模块的输入端连接基准电压(VREF)，其输出端产生零温电流(IR)；
所述修调校准补偿模块和所述基准电流产生模块构成电流镜结构，所述修调码值通过所述修调校准补偿模块控制所述电流镜结构的宽长比，
所述基准电流产生模块根据由所述修调码值确定的所述电流镜结构的宽长比产生基于所述零温电流(IR)的基准电流。
2.根据权利要求1所述的低功耗高精度的电流基准电路，其特征在于，所述控制信号产生模块包括第一D触发器、第一延迟器(Delay_1)、第二延迟器(Delay_2)、第一与门(AND1)、第一反相器(INV1)和第二反相器(INV2)，
第一与门(AND1)的第一输入端连接使能信号(EN)，其第二输入端连接第二反相器(INV2)的输出端，其输出端连接第一延迟器(Delay_1)和第一反相器(INV1)的输入端；
第一反相器(INV1)的输出端输出所述控制信号(PD_N)；
第一延迟器(Delay_1)的输出端产生所述时钟信号(CK)并连接所述第一D触发器的时钟输入端；
第一D触发器的数据输入端连接电源电压，其复位端连接所述使能信号(EN)，其Q输出端连接第二延迟器(Delay_2)的输入端；
第二延迟器(Delay_2)的输出端连接第二反相器(INV2)的输入端。
3.根据权利要求2所述的低功耗高精度的电流基准电路，其特征在于，所述控制信号产生模块还包括整形单元，所述整形单元包括第一施密特触发器，第一施密特触发器的输入端连接所述时钟信号(CK)，其输出端输出整形后的时钟信号连接第一D触发器的时钟输入端和所述修调码值保存输出模块的时钟端。
4.根据权利要求2或3所述的低功耗高精度的电流基准电路，其特征在于，所述控制信号产生模块还包括第二与门(AND2)和第三反相器(INV3)，
第三反相器(INV3)的输入端连接第一D触发器的时钟输入端，其输出端连接第二与门(AND2)的第一输入端；
第二与门(AND2)的第二输入端连接第一D触发器的Q输出端，其输出端输出准备信号(Trimming_ok)。
5.根据权利要求1所述的低功耗高精度的电流基准电路，其特征在于，所述修调码值保存输出模块包括第二施密特触发器和第二D触发器，
第二施密特触发器的输入端连接所述码值产生单元的输出端，其输出端连接第二D触发器的数据输入端；
第二D触发器的时钟输入端作为所述修调码值保存输出模块的时钟端，其复位端连接使能信号(EN)，其Q输出端或Q非输出端输出所述修调码值。
6.根据权利要求1所述的低功耗高精度的电流基准电路，其特征在于，所述修调码值产生模块包括4个码值产生单元和对应的4个修调码值保存输出模块，所述每个码值产生单元的输出端连接对应的所述修调码值保存输出模块的输入端，所述4个修调码值保存输出模块的输出信号构成4位修调码值。
7.根据权利要求6所述的低功耗高精度的电流基准电路，其特征在于，所述修调校准补偿模块包括第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管(PM5)、第六PMOS管(PM6)、第七PMOS管(PM7)、第八PMOS管(PM8)、第九PMOS管(PM9)、第十PMOS管(PM10)、第十一PMOS管(PM11)、第十二PMOS管(PM12)、第十三PMOS管(PM13)、第十四PMOS管(PM14)和第十五PMOS管(PM15)，
第五PMOS管(PM5)、第八PMOS管(PM8)、第十一PMOS管(PM11)和第十五PMOS管(PM15)的栅极分别连接所述修调码值产生模块输出的所述4位修调码值，其漏极互连并连接第三PMOS管(PM3)、第六PMOS管(PM6)、第九PMOS管(PM9)、第十二PMOS管(PM12)和第十三PMOS管(PM13)的栅极；
第四PMOS管(PM4)的栅极连接第七PMOS管(PM7)、第十PMOS管(PM10)和第十四PMOS管(PM14)的栅极，其漏极连接第五PMOS管(PM5)的源极，其源极连接第三PMOS管(PM3)的漏极；
第七PMOS管(PM7)的漏极连接第八PMOS管(PM8)的源极，其源极连接第六PMOS管(PM6)的漏极；
第十PMOS管(PM10)的漏极连接第十一PMOS管(PM11)的源极，其源极连接第九PMOS管(PM9)的漏极；
第十四PMOS管(PM14)的漏极连接第十五PMOS管(PM15)的源极，其源极连接第十三PMOS管(PM13)的漏极；
第十二PMOS管(PM12)的漏极连接第十三PMOS管(PM13)的源极，其源极连接第三PMOS管(PM3)、第六PMOS管(PM6)和第九PMOS管(PM9)的源极并连接电源电压。
8.根据权利要求7所述的低功耗高精度的电流基准电路，其特征在于，所述零温电流产生模块包括第六NMOS管(NM6)、第七NMOS管(NM7)、第八NMOS管(NM8)、第九NMOS管(NM9)、运算放大器(OP)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)和第一电容(C1)，
运算放大器(OP)的第一输入端连接第六NMOS管(NM6)的漏极并连接所述基准电压(VREF)，其第二输入端连接第七NMOS管(NM7)的漏极和第九NMOS管(NM9)的源极，其输出端连接第八NMOS管(NM8)的漏极和第九NMOS管(NM9)的栅极；
第六NMOS管(NM6)、第七NMOS管(NM7)和第八NMOS管(NM8)的栅极均连接使能信号的反相信号(ENB)，其源极均接地；
第一电容(C1)和第二电阻(R2)串联，第一电容(C1)的另一端接地，第二电阻(R2)的另一端连接运算放大器(OP)的输出端；
第三电阻(R3)和第四电阻(R4)串联，第三电阻(R3)的另一端接地，第四电阻(R4)的另一端连接运算放大器(OP)的第二输入端；
第九NMOS管(NM9)的漏极输出所述零温电流(IR)。
9.根据权利要求8所述的低功耗高精度的电流基准电路，其特征在于，所述基准电流产生模块包括第十六PMOS管(PM16)、第十七PMOS管(PM17)、第十八PMOS管(PM18)、第五电阻(R5)和多个基准电流产生单元，
第十六PMOS管(PM16)的栅极连接使能信号(EN)，其源极连接第十七PMOS管(PM17)的源极并连接电源电压，其漏极连接第十七PMOS管(PM17)的栅极和第十八PMOS管(PM18)的漏极以及所述修调校准补偿模块中第三PMOS管(PM3)的栅极；
第十八PMOS管(PM18)的栅极连接所述修调校准补偿模块中第四PMOS管(PM4)的栅极和所述零温电流(IR)，其源极连接第十七PMOS管(PM17)的漏极；
第五电阻(R5)接在第十八PMOS管(PM18)的栅极和漏极之间；
所述多个基准电流产生单元分别为所述电流镜结构中的单条支路，用于产生对应的基准电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810493176.3A CN108491023B (zh) | 2018-05-22 | 2018-05-22 | 一种低功耗高精度的电流基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810493176.3A CN108491023B (zh) | 2018-05-22 | 2018-05-22 | 一种低功耗高精度的电流基准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108491023A CN108491023A (zh) | 2018-09-04 |
| CN108491023B true CN108491023B (zh) | 2020-04-14 |
Family
ID=63351647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810493176.3A Expired - Fee Related CN108491023B (zh) | 2018-05-22 | 2018-05-22 | 一种低功耗高精度的电流基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108491023B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108983860B (zh) * | 2018-09-18 | 2024-01-12 | 杭州洪芯微电子科技有限公司 | 基于电压校准的电流自检调节电路 |
| CN111381623A (zh) * | 2018-12-29 | 2020-07-07 | 无锡华润矽科微电子有限公司 | 用于基准电压修调的系统及相应的基准电压修调的方法 |
| CN109783420B (zh) * | 2019-01-09 | 2021-03-26 | 芯原微电子(上海)股份有限公司 | 基于fdsoi工艺的采用相位预加重的高速串行发送器 |
| CN112702063B (zh) * | 2019-10-23 | 2023-07-25 | 华润微集成电路(无锡)有限公司 | 一种电流舵dac电路 |
| CN111625043B (zh) * | 2020-06-29 | 2022-06-24 | 启攀微电子（上海）有限公司 | 一种可修调的超低功耗全cmos参考电压电流产生电路 |
| CN113154967A (zh) * | 2021-04-15 | 2021-07-23 | 上海鲲程电子科技有限公司 | 一种延时触发点火电路及其延时触发点火方法 |
| CN113885643B (zh) * | 2021-10-28 | 2022-10-11 | 中国电子科技集团公司第二十四研究所 | 一种针对基准电压的修调电路及修调方法 |
| CN116736925B (zh) * | 2022-12-21 | 2024-03-12 | 无锡迈尔斯通集成电路有限公司 | 零电流高精度使能电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061966A (ja) * | 2009-09-09 | 2011-03-24 | Seiko Instruments Inc | ボルテージレギュレータ |
| CN102591395A (zh) * | 2012-03-06 | 2012-07-18 | 中国电子科技集团公司第二十四研究所 | 具有带隙基准源功能的恒流源电路 |
| CN105468071A (zh) * | 2014-09-04 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种带隙基准电压源电路和集成电路 |
| US20160179113A1 (en) * | 2014-12-17 | 2016-06-23 | Sandisk Technologies Inc. | Temperature Independent Reference Current Generation For Calibration |
| CN104656732B (zh) * | 2014-12-31 | 2016-05-18 | 格科微电子（上海）有限公司 | 电压基准电路 |
| CN105739589B (zh) * | 2016-05-11 | 2017-05-31 | 成都信息工程大学 | 一种用于基准电路的温度系数自动修调方法 |
| CN105912059B (zh) * | 2016-05-23 | 2017-08-15 | 深圳创维－Rgb电子有限公司 | 集成电路的基准电压修调电路及系统 |
-
2018
- 2018-05-22 CN CN201810493176.3A patent/CN108491023B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN108491023A (zh) | 2018-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108491023B (zh) | 一种低功耗高精度的电流基准电路 | |
| CN108649939B (zh) | 电源检测电路及方法 | |
| CN108736875B (zh) | 一种修调码值产生电路 | |
| JP5674401B2 (ja) | 半導体装置 | |
| JP4548562B2 (ja) | カレントミラー回路及びアナログデジタル変換回路 | |
| CN108733128B (zh) | 一种超低功耗的修调码值产生电路 | |
| CN109450415B (zh) | 一种延迟电路 | |
| CN112039507B (zh) | 一种高精度上电复位和低功耗掉电复位电路 | |
| CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
| CN108681359B (zh) | 一种高精度低失调的带隙基准电压电路 | |
| CN109491433B (zh) | 一种适用于图像传感器的基准电压源电路结构 | |
| JP2010183284A (ja) | 発振回路、及びメモリシステム | |
| CN112859998A (zh) | 一种低功耗芯片的过温保护电路 | |
| CN214335582U (zh) | 用于低功耗芯片的过温保护电路 | |
| CN114415776A (zh) | 带隙基准电压源电路及电子装置 | |
| US10126773B2 (en) | Circuit and method for providing a secondary reference voltage from an initial reference voltage | |
| CN114356017B (zh) | Ldo模块及其电压产生电路 | |
| CN113804319B (zh) | 温度传感器及集成电路 | |
| CN116054797A (zh) | 一种带电压回差的低功耗复位电路 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN114598265A (zh) | 自校准rc振荡器及其自校准方法 | |
| CN112947673A (zh) | 用于低功耗芯片的过温保护电路 | |
| CN109213253B (zh) | 一种快速的高精度低温漂强下拉电流产生电路 | |
| US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
| CN112817362B (zh) | 一种低温度系数参考电流及电压产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200414 |