CN108681359B - 一种高精度低失调的带隙基准电压电路 - Google Patents
一种高精度低失调的带隙基准电压电路 Download PDFInfo
- Publication number
- CN108681359B CN108681359B CN201810493129.9A CN201810493129A CN108681359B CN 108681359 B CN108681359 B CN 108681359B CN 201810493129 A CN201810493129 A CN 201810493129A CN 108681359 B CN108681359 B CN 108681359B
- Authority
- CN
- China
- Prior art keywords
- module
- output
- code value
- trimming
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009966 trimming Methods 0.000 claims abstract description 70
- 230000004048 modification Effects 0.000 claims abstract description 53
- 238000012986 modification Methods 0.000 claims abstract description 53
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 20
- 238000007493 shaping process Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000000087 stabilizing effect Effects 0.000 abstract description 5
- 230000006641 stabilisation Effects 0.000 description 12
- 238000011105 stabilization Methods 0.000 description 12
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 4
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 101100323157 Arabidopsis thaliana LAP1 gene Proteins 0.000 description 1
- 101000979629 Homo sapiens Nucleoside diphosphate kinase A Proteins 0.000 description 1
- 102100023252 Nucleoside diphosphate kinase A Human genes 0.000 description 1
- 101100298008 Strongylocentrotus purpuratus PM27 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000015607 signal release Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
一种高精度低失调的带隙基准电压电路，属于电子电路技术领域。包括预稳压模块、精准带隙基准模块和修调码值产生模块，预稳压模块在电路刚开始工作时产生一个初始的内部电源电压为精准带隙基准模块和修调码值产生模块供电，修调码值产生模块产生修调码值供精准带隙基准模块校准产生的精准带隙基准电压，产生的精准带隙基准电压再反馈回预稳压模块校准内部电源电压产生精准的内部电源电压继续为精准带隙基准模块和修调码值产生模块供电。本发明利用修调技术校准带隙基准电压，同时利用反馈技术产生精准的内部电源电压，降低了后续模块的精度需求和设计难度；修调码值产生后关闭修调码值产生模块，降低了电路的功耗。
Description
技术领域
本发明涉及电子电路技术，具体的说是涉及一种高精度低失调的带隙基准电压电路。
背景技术
带隙基准电压源作为高性能电路系统中的核心组成部分，在各种运算放大器、高精度比较器、模数转换器ADC等电路中有着广泛的应用。随着此类集成电路性能指标的提高，要求高精度带隙基准电压源具有极小的温度系数以及极高的精准度。内部电压的精准度也影响后续电路的设计。修调(Trimming)技术可以降低工艺波动、失调、匹配误差等对电路的影响，提高芯片关键参数的精准率。
发明内容
针对上述传统带隙基准电压源存在的精准度不高的问题，本发明提供了一种高精度低失调的带隙基准电压电路，通过修调技术对带隙基准电压进行修调，并将修调之后的带隙基准电压反馈回去校准内部电源电压，本发明产生的带隙基准电压具有很高的精准度，可以减小相关联电路的设计约束，为后续电路提供高精度工作电压。
本发明的技术方案为：
一种高精度低失调的带隙基准电压电路，包括预稳压模块、精准带隙基准模块和修调码值产生模块，
所述预稳压模块用于产生内部电源电压AVDD为所述精准带隙基准模块和所述修调码值产生模块供电；
所述修调码值产生模块用于产生修调码值，包括修调控制信号产生模块、修调码值生成模块和修调码值保存输出模块，
所述修调控制信号产生模块用于产生控制信号PD_N和时钟信号CK，所述控制信号PD_N用于控制所述修调码值生成模块，所述时钟信号CK用于控制所述修调码值保存输出模块；
所述修调码值生成模块包括基准比较单元和码值产生单元，
所述基准比较单元包括第一NMOS管NM1、第二NMOS管NM2、第四NMOS管NM4、第一PMOS管PM1和第一电阻R1，
第一NMOS管NM1的漏极连接基准电流，其栅极连接第二NMOS管NM2的栅极和第四NMOS管NM4的漏极并作为所述基准比较单元的第一输出端，其源极连接第二NMOS管NM2和第四NMOS管NM4的源极并接地；
第四NMOS管NM4的栅极连接所述控制信号PD_N；
第二NMOS管NM2的漏极连接第一PMOS管PM1的栅极和漏极并作为所述基准比较单元的第二输出端；
第一电阻R1的一端连接所述内部电源电压AVDD，另一端连接第一PMOS管PM1的源极；
所述码值产生单元包括第二PMOS管PM2、熔丝、第三NMOS管NM3和第五NMOS管NM5，
第三NMOS管NM3的栅极连接所述基准比较单元的第一输出端，其漏极连接第五NMOS管NM5和第二PMOS管PM2的漏极并作为所述码值产生单元的输出端，其源极连接第五NMOS管NM5的源极并接地；
第五NMOS管NM5的栅极连接所述控制信号PD_N；
第二PMOS管PM2的栅极连接所述基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；
熔丝的另一端连接所述内部电源电压AVDD；
所述修调码值保存输出模块的输入端连接所述码值产生单元的输出端，其时钟端连接所述时钟信号CK，其输出端输出所述修调码值；
所述精准带隙基准模块根据所述修调码值产生经过修调校准之后的精准带隙基准电压；
所述精准带隙基准电压反馈回所述预稳压模块用于校准所述内部电源电压AVDD。
具体的，所述预稳压模块开始工作后产生精准带隙模块使能信号Pre_bg_ok用于使能所述精准带隙基准模块，所述精准带隙基准模块开始工作后产生带隙基准就绪信号Bg_ok_pre用于使能所述修调码值产生模块。
具体的，所述修调控制信号产生模块包括第一D触发器、第一延迟器Delay_1、第二延迟器Delay_2、第一与门AND1、第一反相器INV1和第二反相器INV2，
第一与门AND1的第一输入端连接所述带隙基准就绪信号Bg_ok_pre，其第二输入端连接第二反相器INV2的输出端，其输出端连接第一延迟器Delay_1和第一反相器INV1的输入端；
第一反相器INV1的输出端输出所述控制信号PD_N；
第一延迟器Delay_1的输出端产生所述时钟信号CK并连接所述第一D触发器的时钟输入端；
第一D触发器的数据输入端连接内部电源电压AVDD，其复位端连接所述使能信号EN，其Q输出端连接第二延迟器Delay_2的输入端；
第二延迟器Delay_2的输出端连接第二反相器INV2的输入端。
具体的，所述修调控制信号产生模块还包括整形单元，所述整形单元包括第一施密特触发器，第一施密特触发器的输入端连接所述时钟信号CK，其输出端输出整形后的时钟信号连接第一D触发器的时钟输入端和所述修调码值保存输出模块的时钟端。
具体的，所述修调控制信号产生模块还包括第二与门AND2和第三反相器INV3，
第三反相器INV3的输入端连接第一D触发器的时钟输入端，其输出端连接第二与门AND2的第一输入端；
第二与门AND2的第二输入端连接第一D触发器的Q输出端，其输出端输出准备信号Trimming_ok。
具体的，所述修调码值保存输出模块包括第二施密特触发器和第二D触发器，
第二施密特触发器的输入端连接所述码值产生单元的输出端，其输出端连接第二D触发器的数据输入端；
第二D触发器的时钟输入端作为所述修调码值保存输出模块的时钟端，其复位端连接所述带隙基准就绪信号Bg_ok_pre，其Q输出端或Q非输出端输出所述修调码值。
具体的，当需要产生N个修调码值时，所述修调码值产生模块包括N个产生单元和对应的N个所述修调码值保存输出模块，所述每个产生单元的输出端连接对应的所述修调码值保存输出模块的输入端，所述N个修调码值保存输出模块的输出信号构成所述需要的N个修调码值，其中N为正整数。
具体的，所述预稳压模块还用于产生零温电流为所述精准带隙基准模块和修调码值产生模块提供偏置。
具体的，所述预稳压模块还包括一个比较器，比较器的使能信号为所述准备信号Trimming_ok，通过比较所述预稳压模块和精准带隙基准模块的输出信号产生电源就绪信号Power good。
本发明的有益效果为：利用修调技术对带隙基准电压进行修调，同时利用反馈技术将经过修调之后的精准带隙基准电压反馈回预稳压模块产生更为精准的内部电源电压AVDD，降低了后续模块的精度需求和设计难度；由于修调码值的产生到输出只需产生一次时钟信号，并且当修调码值产生完成后会关闭修调码值产生模块，降低了电路的功耗。
附图说明
图1所示是本发明中预稳压模块的一种电路实现结构。
图2所示是本发明中预稳压控制信号产生模块的一种电路实现结构。
图3所示是本发明中精准带隙基准模块的一种电路实现结构。
图4所示是本发明的修调码值产生模块的电路原理图。
图5所示是本发明中修调控制信号产生模块的关键信号波形图。
图6所示是本发明中修调码值保存输出模块的关键信号波形图。
图7所示是本发明的整体工作流程图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案。
本发明提出的一种高精度低失调的带隙基准电压电路，包括预稳压模块、精准带隙基准模块和修调码值产生模块，预稳压模块在电路刚开始工作时产生一个初始的内部电源电压为精准带隙基准模块和修调码值产生模块供电，修调码值产生模块产生修调码值供精准带隙基准模块校准产生的精准带隙基准电压，产生的精准带隙基准电压再反馈回预稳压模块校准内部电源电压产生精准的内部电源电压继续为精准带隙基准模块和修调码值产生模块供电。
一些实施例中，预稳压模块在外部给定的开关信号SHUTDOWN的控制下开始工作，随后产生精准带隙模块使能信号Pre_bg_ok，精准带隙基准模块在接收到精准带隙模块使能信号Pre_bg_ok后开始工作，精准带隙基准模块开始工作后产生带隙基准就绪信号Bg_ok_pre，修调码值产生模块在接收到带隙基准就绪信号Bg_ok_pre后开始工作，修调码值产生模块开始工作后产生准备信号Trimming_ok，准备信号Trimming_ok使能预稳压模块中的比较器比较所述预稳压模块和精准带隙基准模块的输出信号产生电源就绪信号Powergood，表面后续电路可以使用本发明的带隙基准电压电路的输出信号了，各模块工作都会受到使能信号或开关信号的控制，保证各模块按照顺序依次工作，从而保证电路的稳定性，同时降低了功耗。
精准带隙基准模块和修调码值产生模块的偏置电流可以是外部给定，也可以由预稳压模块产生。如图1所示是预稳压模块中一种电路实现形式，预稳压模块由外部电源VCC供电，预稳压模块VCC电压域所用MOS管均为高压管，预稳压模块包括预稳压偏置电流产生模块、初级带隙基准模块、AVDD产生模块和预稳压控制信号产生模块，其中预稳压控制信号产生模块的电路结构如图2所示，预稳压偏置电流产生模块中利用低电平有效的开关信号SHUTDOWN控制MN26的开启和关断从而控制预稳压模块是否工作，在接通电源VCC后，当外部开关信号SHUTDOWN输入低电平时解除各模块复位状态，预稳压偏置电流产生模块输出负温度系数电流至NM28，初级带隙基准模块输出正温度系数电流至NM28，即利用三极管N1和电阻R16产生负温度系数电流并通过电流镜镜像到NM28，同时NM28还得到从初级带隙基准模块中镜像过来的正温度系数的电流，通过适当的镜像比例后NM28可以得到零温度系数的基准电流并通过电流镜输出供其他模块使用。
初级带隙基准模块用于产生初级带隙基准电压，初级带隙基准模块中利用PM18、NM32、NM37组成启动电路，通过三极管P3、P4和电阻R18产生正温度系数电流并通过电流镜镜像到电阻R19、R18和三极管P5、P6上产生零温度系数电压VS_NM38，即NM38源极电压为一固定初级带隙零温度系数电压。
AVDD产生模块接收零温度系数基准电流和初级带隙基准电压，产生初级内部电源电压AVDD，另外还输出控制信号Pre_bgok_n给预稳压控制信号产生模块；具体为AVDD产生模块利用NM41为载流管，负责流过所有使用AVDD作为工作电压的模块的工作电流，同时NM41与NM38组成电流镜结构，有一定的源极箝位作用，使其源级可以得到初始AVDD电压。
预稳压控制信号产生模块将信号Pre_bgok_n延迟整形后产生反相信号生成精准带隙模块使能信号Pre_bg_ok，预稳压控制信号产生模块还在带隙基准就绪信号Bg_ok_pre的控制下产生信号bgok_n，控制AVDD产生模块根据反馈的精准带隙基准电压REF0P6产生精准的内部电源电压AVDD和经过分压后的信号PGCMP_VS，具体为通过PM31、PM32、PM33、NM43、NM44组成的运放接成负反馈形式，PM32、PM33组成运放输入对，通过运放输出的精准带隙电压REF0P6，得到精准的AVDD电压，完成电压反馈。
NM39、NM40和PM27、PM28组成限流电路，通过负反馈作用使电路最大电流保持一定额定，防止短路烧掉芯片；开关管NM42负责运放的工作状态；电阻R21、R22、R23作为分压电阻来产生所需数值的电压。预稳压控制信号产生模块在准备信号Trimming_ok的使能下比较信号PGCMP_VS和精准带隙基准模块的输出信号，产生电源就绪信号Power good，表明整体电路完成工作。
如图3所示是精准带隙基准模块的一种电路实现结构，包括使能信号产生模块、精准偏置电流产生模块、带隙基准就绪信号产生模块和带修调模块的精准带隙基准模块，使能信号产生模块利用所述精准带隙模块使能信号Pre_bg_ok和开关信号SHUTDOWN产生高电平使能信号EN，利用高电平使能信号EN和它的反相信号即低电平使能信号ENB控制所述精准带隙基准模块，同时在得到初级电源电压AVDD后精准偏置电流产生模块根据预稳压偏置电流产生模块产生的偏置电流IBN2U_op1产生精准带隙基准模块的运放OP的偏置电流Iop_2p0u_a为带有修调模块的精准带隙基准模块中的运放OP提供偏置。带修调模块的精准带隙基准模块根据运放偏置电流Iop_2p0u_a和修调码值得到修调校准后的精准带隙基准电压VBG_INT，具体为通过运放OP“虚短”特性，在电阻R10上产生正温度系数的电流，通过取合适的电阻可以在PM11的漏极得到零温度系数电压，其中由NM22-NM25和电阻R3-R6构成修调校准补偿模块对电阻进行修调。精准带隙基准电压VBG_INT经过电阻R11、R12、R13分压产生精准带隙基准模块的另两个输出信号REF0P5和REF0P6。带隙基准就绪信号产生模块用于在精准带隙基准模块工作后产生带隙基准就绪信号Bg_ok_pre，具体为利用NM11栅极接收VBG_INT信号，漏极接施密特触发器、非门、与非门、非门输出Bg_ok_pre信号。
如图4所示是修调码值产生模块的一种电路实现结构，包括修调码值生成模块、修调控制信号产生模块和修调码值保存输出模块，其中修调控制信号产生模块在带隙基准就绪信号Bg_ok_pre的控制下产生控制信号PD_N控制修调码值生成模块是否正常工作，当bg_ok_pre使能信号由低变高时，产生时钟信号CK控制修调码值保存输出模块将修调码值生成模块中产生单元的输出信号保存；修调码值生成模块的基准电流可以是外部提供，也可以是预稳压偏置电流产生模块产生的修调偏置电流IBP2U_Tri，通过控制熔丝产生所需的修调码值，修调码值保存输出模块的输入端连接产生单元的输出端，其时钟端连接时钟信号CK，用来保存并输出修调码值。实际使用时可以根据需要产生的修调码的位数设置修调码值生成模块中产生单元的个数和修调码值保存输出模块的个数，如需要产生N(N为正整数)位的修调码时，修调码值生成模块需要设置N个产生单元，N个产生单元可以共用一个基准比较单元，对应的也需要N个修调码值保存输出模块用来将N个产生单元的输出信号保存并输出，N个修调码值保存输出模块的输出信号构成需要的N位修调码值。本实施例中通过产生4位修调码值控制电阻接入电路的个数，可以实现有十五种不同修调结果。
如图4所示，修调码值生成模块中，基准比较单元包括第一NMOS管NM1、第二NMOS管NM2、第四NMOS管NM4、第一PMOS管PM1和第一电阻R1，第一NMOS管NM1的漏极连接修调偏置电流IBP2U_Tri，其栅极连接第二NMOS管NM2的栅极和第四NMOS管NM4的漏极并作为基准比较单元的第一输出端，其源极连接第二NMOS管NM2和第四NMOS管NM4的源极并接地GND；第四NMOS管NM4的栅极连接控制信号PD_N；第二NMOS管NM2的漏极连接第一PMOS管PM1的栅极和漏极并作为基准比较单元的第二输出端；第一电阻R1的一端连接内部电源电压AVDD，另一端连接第一PMOS管PM1的源极。
产生单元包括第二PMOS管PM2、熔丝、第三NMOS管NM3和第五NMOS管NM5，第三NMOS管NM3的栅极连接基准比较单元的第一输出端，其漏极连接第五NMOS管NM5和第二PMOS管PM2的漏极并作为产生单元的输出端，其源极连接第五NMOS管NM5的源极并接地GND；第五NMOS管NM5的栅极连接控制信号PD_N；第二PMOS管PM2的栅极连接基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；熔丝的另一端连接内部电源电压AVDD。作为优选，一般使用电流熔丝。
如图4所示给出了修调码值保存输出模块的一种实现电路结构，包括第二施密特触发器和第二D触发器，第二施密特触发器的输入端连接产生单元的输出端，其输出端连接第二D触发器的数据输入端；第二D触发器的时钟输入端作为修调码值保存输出模块的时钟端，其复位端连接带隙基准就绪信号Bg_ok_pre；D触发器的Q输出端输出Vout信号，其Q非输出端输出Vout’信号，一般选取D触发器的Q输出端输出的Vout信号作为修调码值，而D触发器的Q非输出端输出的Vout’信号作为备用修调码值，例如不熔断电流熔丝时，Vout信号为1，Vout’信号为0，而熔断之后恰恰与之相反，假如后续电路需要的修调码值为1，那么可以有两种方案：1、不熔断电流熔丝，选择Vout信号作为修调码值输出；2、熔断电流熔丝，选择Vout’信号作为修调码值输出，具体选择哪种方案可以根据修调码值所需情况和使用情况决定。
如图4所示给出了修调控制信号产生模块的电路实现结构，包括第一D触发器、第一延迟器Delay_1、第二延迟器Delay_2、第一与门AND1、第一反相器INV1和第二反相器INV2，第一与门AND1的第一输入端连接带隙基准就绪信号Bg_ok_pre，其第二输入端连接第二反相器INV2的输出端，其输出端连接第一延迟器Delay_1和第一反相器INV1的输入端；第一反相器INV1的输出端输出控制信号PD_N；第一延迟器Delay_1的输出端产生时钟信号CK并连接第一D触发器的时钟输入端；第一D触发器的数据输入端连接内部电源电压AVDD，其复位端连接使能信号EN，其Q输出端连接第二延迟器Delay_2的输入端；第二延迟器Delay_2的输出端连接第二反相器INV2的输入端。
一些实施例中，第一延迟器Delay_1产生的时钟信号CK先经过一个整形单元整形后再连接修调控制信号产生模块中第一D触发器的时钟输入端和修调码值保存输出模块的时钟端。整形单元可以由一个第一施密特触发器组成，如图1所示，也可以由两个串联的反相器组成，也可以替换为缓冲器buffer。
一些实施例中，修调控制信号产生模块还包括第二与门AND2和第三反相器INV3，第三反相器INV3的输入端连接第一D触发器的时钟输入端，其输出端连接第二与门AND2的第一输入端；第二与门AND2的第二输入端连接第一D触发器的Q输出端，其输出端输出准备信号Trimming_ok。准备信号Trimming_ok表示修调码值产生模块准备完毕，已经产生对应的修调码值，可以连接到后续电路做使能信号，告诉后续电路可以使用产生的修调码值进行工作了。第一D触发器和第二D触发器均为低电平异步复位结构。
本实施例的具体工作原理为：
由于输入电压属于高压范围，而芯片的内部电源电压AVDD远远低于输入电压，为此首先需要预稳压模块对高压输入电压进行处理，将其转换为稳定的、精准的内部电源电压AVDD，同时预稳压模块还可以为后续电路提供一定的初始偏置条件，在内部电源电压AVDD以及关键参数如带隙基准电压、基准电流完全准备好之后，输出后续电路模块使能信号，整体芯片才开始工作。
预稳压偏置电流产生模块中，外部开关信号SHUTDOWN输入低电平时，预稳压偏置电流产生电路开始工作。电阻R16两端为三极管N1基极和发射极的电压差，流过R16的电流大小为：
I1＝Vbe_N1/R16
Vbe_N1是负温度系数的电压值，所以I1是一个负温度系数的电流。PM13、PM16和PM14、PM17作为一组电流镜，将电流I1镜像输入NM28支路。
初级带隙基准模块中PM18、NM32和NM37组成初级带隙基准模块的启动电路。电阻R17两端的电压为三极管P3和P4的基极-发射极电压Vbe之差ΔVbe34，从而得到流过R17的电流大小为：
I2＝ΔVbe34/R17
ΔVbe34是正温度系数的电压值，所以I2是一个正温度系数的电流。
通过电流镜将电流I2镜像输入NM28支路。NM28支路流过的电流为负温度系数电流I1的镜像电流和正温度系数电流I2的镜像电流叠加。只要取合适的镜像比例，就可以得到零温度系数的电流。PM25、PM26对电流I2进行镜像，负载电阻R19、R20流过正温度系数电流I2，与P5、P6的基极-发射极电压叠加，得下式：
VR19＝I2×(R19+R20)+Vbe_P5+Vbe_P6
由于I2为正温度系数电流，三极管P5和P6的基极-发射极电压之和Vbe_P5+Vbe_P6为负温度系数电压，取适当的电阻值后得到一个零温度系数电压VS_NM38。
AVDD产生模块中，由于NM38与NM41组成电流镜结构，源级具有箝位功能，为此NM41源级即初始内部电源电压AVDD大致等于VR19，同样为零温度系数电压，提供给之后的精准带隙基准模块和修调码值产生模块使其工作。精准带隙基准模块工作之后，输出经过校准的零温度系数电压REF0P6，并输入差分运放的输入端PM32，同时带隙基准就绪信号Bg_ok_pre经过预稳压控制信号产生模块产生低电平的控制信号bgok_n使NM42关闭，解除AVDD产生模块的复位态，AVDD产生模块的运放开始工作，运放负相端PM33形成负反馈连接方式，由于“虚短”特性，PM33端电压值为PM32端输入电压值REF0P6，经过R22、R23、R24的分压作用，得到最后精确的内部电源电压AVDD。
精准带隙基准模块中，NM17、PM9、NM15组成了精准带隙基准模块的启动电路。初始状态下VBG_INT处于低电平，NM17处于关闭状态。此时NM15的栅极电压拉高从而导通。PM11的栅极被拉低从而导通，打破带隙基准电路简并态，电路完成启动。启动后输出较高电平的VBG_INT，使NM17导通，NM15关断，从而关断启动电路。电阻R10两端的电压为P1的基极-发射极电压Vbe1减去P2的基极-发射极电压Vbe2，设为ΔVbe12。流过电阻R10的电流大小为
I3＝ΔVbe12/R10
NM20、NM21、NM22、NM23受到修调模块输出码值的控制，假设修调后的电阻值为Rt。R8和R9取相同大小，流过的电流也相等，可以得到输出电压的表达式：
由于ΔVbe12具有正温度系数，Vbe1具有负温度系数，通过取合适的电阻比值即可以得到零温度系数的带隙基准电压。而且可以通过修调码值的修调作用保证最终的电阻值的准确性，得到高精度的零温带隙基准电压VBG_INT，再通过电阻R11、R12、R13的分压得到所需的参考电压。得到精准带隙基准电压VBG_INT之后，NM11导通，PM6、PM7、NM12、NM13构成电流比较器，NM11开启后电流比较器工作，拉低NM11漏极电压，通过施密特触发器整形之后取反与EN信号相与，最终得到Bg_ok_pre信号输入至修调码值产生模块进行后续模块工作。
修调码值产生模块中，Pfuse为电流熔丝，在熔丝控制端Pad上施以一定电压即可产生电流熔断熔丝，未熔断之前，熔丝电阻Rpfuse近似于0，熔断之后熔丝电阻RPfuse接近于无穷大即断路，可根据是否熔断熔丝Pfuse来获得不同电位的输出V1。
当bg_ok_pre使能信号由低变高时，修调控制信号产生模块产生时钟信号CK以及PD_N信号并输出至修调码值生成模块和码值保存、输出模块。PD_N信号解除码值生成模块复位状态，比较输出所需码值V1-VN，V1-VN再输入至码值保存、输出模块进行逻辑输出，再经过延时Δt1+Δt2后翻转PD_N，修调码值生成模块关闭，重新进入复位态，自此几乎无功耗产生，再经过Δt1后确保已保存所需输出，给出修调码字产生模块工作完成的准备信号Trimming_ok，并使能预稳压控制信号产生模块中的比较器。
当比较器同相输入端的PGCMP_VS信号高于其反相输入端的信号REF0P6时，比较器输出高电平，经过两个反相器后输出高电平的电源就绪信号Powergood，证明稳定精准的内部电源电压AVDD和精准带隙基准电压VBG_INT已准备就绪，其他使用内部电源电压AVDD的模块可以开始进行工作。在PGCMP_VS信号高于REF0P6后，比较器反相输入端切换成REF0P5，即具有一定的迟滞功能，这样可以有效防止异常抖动造成的Powergood信号不稳定的情况。
可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文所述方法和结构的步骤顺序、细节及操作做出各种修改、改变和优化。
Claims (9)
1.一种高精度低失调的带隙基准电压电路，包括预稳压模块、精准带隙基准模块和修调码值产生模块，其特征在于，
所述预稳压模块用于产生内部电源电压(AVDD)为所述精准带隙基准模块和所述修调码值产生模块供电；
所述修调码值产生模块用于产生修调码值，包括修调控制信号产生模块、修调码值生成模块和修调码值保存输出模块，
所述修调控制信号产生模块用于产生控制信号(PD_N)和时钟信号(CK)，所述控制信号(PD_N)用于控制所述修调码值生成模块，所述时钟信号(CK)用于控制所述修调码值保存输出模块；
所述修调码值生成模块包括基准比较单元和码值产生单元，
所述基准比较单元包括第一NMOS管(NM1)、第二NMOS管(NM2)、第四NMOS管(NM4)、第一PMOS管(PM1)和第一电阻(R1)，
第一NMOS管(NM1)的漏极连接基准电流，其栅极连接第二NMOS管(NM2)的栅极和第四NMOS管(NM4)的漏极并作为所述基准比较单元的第一输出端，其源极连接第二NMOS管(NM2)和第四NMOS管(NM4)的源极并接地；
第四NMOS管(NM4)的栅极连接所述控制信号(PD_N)；
第二NMOS管(NM2)的漏极连接第一PMOS管(PM1)的栅极和漏极并作为所述基准比较单元的第二输出端；
第一电阻(R1)的一端连接所述内部电源电压(AVDD)，另一端连接第一PMOS管(PM1)的源极；
所述码值产生单元包括第二PMOS管(PM2)、熔丝、第三NMOS管(NM3)和第五NMOS管(NM5)，
第三NMOS管(NM3)的栅极连接所述基准比较单元的第一输出端，其漏极连接第五NMOS管(NM5)和第二PMOS管(PM2)的漏极并作为所述码值产生单元的输出端，其源极连接第五NMOS管(NM5)的源极并接地；
第五NMOS管(NM5)的栅极连接所述控制信号(PD_N)；
第二PMOS管(PM2)的栅极连接所述基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；
熔丝的另一端连接所述内部电源电压(AVDD)；
所述修调码值保存输出模块的输入端连接所述码值产生单元的输出端，其时钟端连接所述时钟信号(CK)，其输出端输出所述修调码值；
所述精准带隙基准模块根据所述修调码值产生经过修调校准之后的精准带隙基准电压；
所述精准带隙基准电压反馈回所述预稳压模块用于校准所述内部电源电压(AVDD)。
2.根据权利要求1所述的高精度低失调的带隙基准电压电路，其特征在于，所述预稳压模块开始工作后产生精准带隙模块使能信号(Pre_bg_ok)用于使能所述精准带隙基准模块，所述精准带隙基准模块开始工作后产生带隙基准就绪信号(Bg_ok_pre)用于使能所述修调码值产生模块。
3.根据权利要求2所述的高精度低失调的带隙基准电压电路，其特征在于，所述修调控制信号产生模块包括第一D触发器、第一延迟器(Delay_1)、第二延迟器(Delay_2)、第一与门(AND1)、第一反相器(INV1)和第二反相器(INV2)，
第一与门(AND1)的第一输入端连接所述带隙基准就绪信号(Bg_ok_pre)，其第二输入端连接第二反相器(INV2)的输出端，其输出端连接第一延迟器(Delay_1)和第一反相器(INV1)的输入端；
第一反相器(INV1)的输出端输出所述控制信号(PD_N)；
第一延迟器(Delay_1)的输出端产生所述时钟信号(CK)并连接所述第一D触发器的时钟输入端；
第一D触发器的数据输入端连接内部电源电压(AVDD)，其复位端连接所述使能信号(EN)，其Q输出端连接第二延迟器(Delay_2)的输入端；
第二延迟器(Delay_2)的输出端连接第二反相器(INV2)的输入端。
4.根据权利要求3所述的高精度低失调的带隙基准电压电路，其特征在于，所述修调控制信号产生模块还包括整形单元，所述整形单元包括第一施密特触发器，第一施密特触发器的输入端连接所述时钟信号(CK)，其输出端输出整形后的时钟信号连接第一D触发器的时钟输入端和所述修调码值保存输出模块的时钟端。
5.根据权利要求3或4所述的高精度低失调的带隙基准电压电路，其特征在于，所述修调控制信号产生模块还包括第二与门(AND2)和第三反相器(INV3)，
第三反相器(INV3)的输入端连接第一D触发器的时钟输入端，其输出端连接第二与门(AND2)的第一输入端；
第二与门(AND2)的第二输入端连接第一D触发器的Q输出端，其输出端输出准备信号(Trimming_ok)。
6.根据权利要求2所述的高精度低失调的带隙基准电压电路，其特征在于，所述修调码值保存输出模块包括第二施密特触发器和第二D触发器，
第二施密特触发器的输入端连接所述码值产生单元的输出端，其输出端连接第二D触发器的数据输入端；
第二D触发器的时钟输入端作为所述修调码值保存输出模块的时钟端，其复位端连接所述带隙基准就绪信号(Bg_ok_pre)，其Q输出端或Q非输出端输出所述修调码值。
7.根据权利要求1所述的高精度低失调的带隙基准电压电路，其特征在于，当需要产生N个修调码值时，所述修调码值产生模块包括N个产生单元和对应的N个所述修调码值保存输出模块，所述每个产生单元的输出端连接对应的所述修调码值保存输出模块的输入端，所述N个修调码值保存输出模块的输出信号构成所述需要的N个修调码值，其中N为正整数。
8.根据权利要求1所述的高精度低失调的带隙基准电压电路，其特征在于，所述预稳压模块还用于产生零温电流为所述精准带隙基准模块和修调码值产生模块提供偏置。
9.根据权利要求5所述的高精度低失调的带隙基准电压电路，其特征在于，所述预稳压模块还包括一个比较器，比较器的使能信号为所述准备信号(Trimming_ok)，通过比较所述预稳压模块和精准带隙基准模块的输出信号产生电源就绪信号(Power good)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810493129.9A CN108681359B (zh) | 2018-05-22 | 2018-05-22 | 一种高精度低失调的带隙基准电压电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810493129.9A CN108681359B (zh) | 2018-05-22 | 2018-05-22 | 一种高精度低失调的带隙基准电压电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108681359A CN108681359A (zh) | 2018-10-19 |
| CN108681359B true CN108681359B (zh) | 2020-02-18 |
Family
ID=63807663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810493129.9A Expired - Fee Related CN108681359B (zh) | 2018-05-22 | 2018-05-22 | 一种高精度低失调的带隙基准电压电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108681359B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109491440B (zh) * | 2018-12-26 | 2021-01-15 | 深圳南云微电子有限公司 | 一种电压参考电路 |
| CN111381623A (zh) * | 2018-12-29 | 2020-07-07 | 无锡华润矽科微电子有限公司 | 用于基准电压修调的系统及相应的基准电压修调的方法 |
| CN113741618B (zh) * | 2021-09-29 | 2022-05-17 | 电子科技大学 | 一种后端修调控制电路 |
| CN114326894B (zh) * | 2021-12-11 | 2023-05-23 | 深圳市力生美半导体股份有限公司 | 带滞回的高精度电压比较器修调电路、方法及芯片 |
| CN114296504B (zh) * | 2021-12-31 | 2023-06-02 | 思瑞浦微电子科技(上海)有限责任公司 | 带隙基准电压校准方法 |
| CN114326916B (zh) * | 2022-01-04 | 2023-04-28 | 上海南芯半导体科技股份有限公司 | 一种基准电压检测电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102591395A (zh) * | 2012-03-06 | 2012-07-18 | 中国电子科技集团公司第二十四研究所 | 具有带隙基准源功能的恒流源电路 |
| CN104020815A (zh) * | 2014-06-13 | 2014-09-03 | 无锡中星微电子有限公司 | 低失调带隙基准源电路及低失调缓冲电路 |
| CN104503528A (zh) * | 2014-12-24 | 2015-04-08 | 电子科技大学 | 一种降低失调影响的低噪声带隙基准电路 |
| CN105468071A (zh) * | 2014-09-04 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种带隙基准电压源电路和集成电路 |
| CN107528576A (zh) * | 2016-06-22 | 2017-12-29 | 许亚夫 | 一种高性能开关电源芯片修调电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5297143B2 (ja) * | 2008-10-10 | 2013-09-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びｒｆｉｄタグチップ |
| US8193854B2 (en) * | 2010-01-04 | 2012-06-05 | Hong Kong Applied Science and Technology Research Institute Company, Ltd. | Bi-directional trimming methods and circuits for a precise band-gap reference |
-
2018
- 2018-05-22 CN CN201810493129.9A patent/CN108681359B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102591395A (zh) * | 2012-03-06 | 2012-07-18 | 中国电子科技集团公司第二十四研究所 | 具有带隙基准源功能的恒流源电路 |
| CN104020815A (zh) * | 2014-06-13 | 2014-09-03 | 无锡中星微电子有限公司 | 低失调带隙基准源电路及低失调缓冲电路 |
| CN105468071A (zh) * | 2014-09-04 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种带隙基准电压源电路和集成电路 |
| CN104503528A (zh) * | 2014-12-24 | 2015-04-08 | 电子科技大学 | 一种降低失调影响的低噪声带隙基准电路 |
| CN107528576A (zh) * | 2016-06-22 | 2017-12-29 | 许亚夫 | 一种高性能开关电源芯片修调电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108681359A (zh) | 2018-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108681359B (zh) | 一种高精度低失调的带隙基准电压电路 | |
| TWI583125B (zh) | 弛張振盪器 | |
| TWI399631B (zh) | 可快速啟動的低電壓能隙參考電壓產生器 | |
| CN108491023B (zh) | 一种低功耗高精度的电流基准电路 | |
| CN112039507B (zh) | 一种高精度上电复位和低功耗掉电复位电路 | |
| JP2012010262A (ja) | 発振回路 | |
| JP2011198093A (ja) | 基準電圧回路および半導体集積回路 | |
| CN111625043B (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
| EP0620515A1 (en) | Band gap reference voltage source | |
| CN103051286B (zh) | 一种可修调的高精度弛张振荡器 | |
| CN107241083B (zh) | 一种高精度自偏置时钟电路及相应的自偏置电路 | |
| CN110989760B (zh) | 基于带隙基准电压的检测电路及带隙基准电压电路 | |
| CN114115417B (zh) | 带隙基准电路 | |
| CN108733128B (zh) | 一种超低功耗的修调码值产生电路 | |
| US8198947B2 (en) | Oscillator circuit and method for generating a clock signal | |
| CN118760299A (zh) | 用于低电压的电流模式带隙的方法和电路 | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| CN118192741A (zh) | 一种带温度补偿电路的带隙基准电压源电路 | |
| CN113342119B (zh) | 一种多阶曲率补偿基准电压源电路 | |
| TWI773137B (zh) | 供應電壓偵測電路與使用其的電路系統 | |
| CN115149904A (zh) | 一种可校准温度系数与电压系数的振荡器电路 | |
| JP2024020809A (ja) | 過熱保護回路 | |
| CN114185388A (zh) | 温度特性可调电流模块、振荡器及电路 | |
| CN113126688A (zh) | 一种抑制过冲的基准产生电路 | |
| TWI605325B (zh) | 電流源電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |