CN102541147A

CN102541147A - 应用于带隙基准电压源的加速启动电路及带隙基准电压源

Info

Publication number: CN102541147A
Application number: CN2010105997916A
Authority: CN
Inventors: 王梓; 李兆佳
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-12-22
Filing date: 2010-12-22
Publication date: 2012-07-04
Anticipated expiration: 2030-12-22
Also published as: CN102541147B

Abstract

本发明公开了一种应用于带隙基准电压源的加速启动电路，其为通过在带隙基准电压源的主体电路上镜像一路电流，通过该镜像电流产生另一带隙基准电压，而后通过比较器来比较两个输出电压，开启一个晶体管开关，利用电流源通过开启的晶体管开关对带隙基准电压源充电，从而保证了带隙基准电压源的加速开启。本发明还公开了一种带隙基准电压源。

Description

应用于带隙基准电压源的加速启动电路及带隙基准电压源

技术领域

本发明涉及一种带隙基准电压源，特别涉及一种应用于带隙基准电压源中的加速启动电路。

背景技术

随着系统集成技术(SOC)的飞速发展，带隙基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。基准电压源是超大规模集成电路和电子系统的重要组成部分，可广泛应用于高精度比较器、A/D和D/A转换器、随机动态存储器、闪存以及系统集成芯片中。基准电压源的稳定性对整个系统的内部电源的产生，输出电压的调整等都具有直接且至关重要的影响。事实上，高性能基准电压源直接影响着电子系统的性能和精度。

图1为一个常见的带隙基准电源的主体电路的结构示意图，其中包括P型晶体管MP0、MP1和MP2，三极管Q0和Q1，电阻R0、R1、R2和R3，以及运算放大器A1，将晶体管MP2和电阻R3的连接端作为电路的输出端输出电压(作为基准电压)。

对于不同架构的带隙基准电压源，可以产生不同带隙基准电压源的电压(1.25V或者1V以下)，相应的可以采用不同的启动电路。但对于带隙基准电压源的输出端，对于其加速启动的优化分析往往很少。尤其当带隙基准电压源的输出电压端带有较大的容性负载时，则带隙基准电压源的启动过程会非常缓慢。因此，在保证带隙基准电压源正常启动的前提下，需要加速带隙基准电压源的上电时间。

发明内容

本发明要解决的技术问题是提供一种应用于带隙基准电压源的加速启动电路，其能够提供有效的加速启动电路。

为解决上述技术问题，本发明的应用于带隙基准电压源的加速启动电路，其特征在于，包括：

复制带隙基准电压源产生电路，比较器，晶体管开关和电流源；

所述复制带隙基准电压源产生电路用于输出一第二电压值，所述第二电压值的最终值小于所述带隙基准电压源主体电路所输出的电压值的最终值；

所述比较器的两个输入端分别连接至所述复制带隙基准电压源产生电路的输出端和带隙基准电压源主体电路的输出端，用于比较所述带隙基准电压源的输出电压和所述第二电压值，输出一逻辑信号；

所述晶体管开关的栅极连接至所述比较器的输出端，源极和漏极连接在所述电流源的输出端和所述带隙基准电压源主体电路的输出端之间，所述晶体管开关根据所述逻辑信号导通或截止；

所述电流源用于当所述晶体管开关导通时，对所述带隙基准电压源充电。

本发明还提供一种带隙基准电压源，包括：

带隙基准电压源的主体电路和加速启动电路；

所述启动加速电路包括复制带隙基准电压源产生电路，比较器，晶体管开关和电流源；

本发明的加速启动电路，通过在带隙基准电压源的主体电路上镜像一路电流，通过该镜像电流产生另一带隙基准电压(为复制带隙基准电压源)，而后通过比较器来比较两个输出电压，开启一个晶体管开关，利用电流源通过晶体管开关对带隙基准电压源充电，从而保证了带隙基准电压源的加速启动。而当带隙基准电压源的主体电路的输出电压超过该镜像产生的电压时，晶体管开关截止，加速过程结束。由于带隙基准电压源的容性负载较大，而复制带隙基准电压源的容性负载很小，因此复制带隙基准电压源的上电速度会非常快，使得复制带隙基准电压源的电压大于带隙基准电压源的电压，比较器的输出信号打开晶体管开关，电流源对所述带隙基准电压源进行充电。当带隙基准电压源的电压达到其最终值的设定目标后，开关截止，加速过程结束。此后，晶体管开关不再导通，因此该加速启动电路不会影响带隙基准电压源的输出值。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为现有的带隙基准电压源的主体电路的结构示意图；

图2为本发明实例中带有加速启动电路的带隙基准电压源电路结构示意图。

具体实施方式

本发明应用于带隙基准电压源的加速启动电路，包括：带隙基准电压源主体电路，复制带隙基准电压源产生电路，比较器，晶体管开关和用于对带隙基准电压源充电的电流源；复制带隙基准电压源产生电路用于输出一第二电压值，第二电压值的最终值小于带隙基准电压源主体电路所输出的电压值的最终值；比较器的两个输入端分别连接至所述复制带隙基准电压源产生电路的输出端和带隙基准电压源主体电路的输出端，用于比较所述带隙基准电压源的输出电压和所述第二电压值，输出一逻辑信号；晶体管开关的栅极连接至比较器的输出端，源极和漏极连接在电流源的输出端和带隙基准电压源主体电路的输出端之间，晶体管开关根据逻辑信号导通或截止；电流源用于当晶体管开关导通时，对带隙基准电压源充电。

晶体管开关可以为P型晶体管，也可以为N型晶体管。当晶体管开关为P型晶体管时，晶体管的栅极连接至比较器的输出端，漏极连接至带隙基准电压源主体电路的输出端，源极连接至电流源的输出端。当晶体管开关为N型晶体管，该N型晶体管开关的栅极连接至比较器的输出端，源极连接至带隙基准电压源主体电路的输出端，漏极连接至电流源的输出端。

图2为一具体的带有加速启动电路的带隙基准源电路图，其中包括：

1)带隙基准电压源的主体电路，包括P型晶体管MP0、MP1和MP2，三极管Q0和Q1，电阻R0、R1、R2和R3，以及运算放大器A1。这一部分电路为原有的常规带隙基准电压源的主体电路，该电路输出的即为基准电压Vref。带隙基准电压源还包括电流产生电路和启动电路，电流产生电路用于产生带隙基准电压源中运放工作的偏置电流，启动电路用来保证带隙基准电路中环路的正常启动。电流产生电路和启动电路可以根据电源电压的范围，温度特性等因素可以选择不同的架构。

2)加速启动电路，包括：复制带隙基准电压源产生电路，比较器C1，P型晶体管MP4和电流源。其中复制带隙基准电压源产生电路为通过在上述1)所列的带隙基准电压源的主体电路结构上通过P型晶体管MP3镜像了一路由电阻R4生成的电压，形成了由P型晶体管MP0、MP1和MP3，三极管Q0和Q1，电阻R0、R1、R2和R4，以及运算放大器A1构成的带隙基准电压源电路，输出第二电压值Vref_cmp，即复制带隙基准电压源。复制带隙基准电压源产生电路和带隙基准电压源的主体电路共用由P型晶体管MP0和MP1，三极管Q0和Q1，电阻R0、R1和R2以及运算放大器A1构成的电路部分；复制带隙基准电压源产生电路中的P型晶体管MP3和电阻R4的连接关系与主体电路中的P型晶体管MP2和电阻R3连接关系一致(即由镜像设置)。在具体设置中，复制带隙基准电压源产生电路输出的第二电压值的最终值要小于带隙基准电压源主体电路输出的电压值的最终值，可通过将电阻R4上的压降设置为小于电阻R3上的压降来实现。一个具体的实例中，第二电压值的最终值设置为带隙基准电压源主体电路输出电压最终值的90％左右。当P型晶体管MP2和P型晶体管MP3的尺寸为1∶1设置时，可通过将电阻R4的阻值设置为电阻R3阻值的90％来实现这一目标。

本发明的带隙基准主体电路和加速启动电路的工作原理介绍如下：

P型晶体管MP0、MP1和MP2，三极管Q0和Q1，电阻R0、R1、R2和R3，以及运算放大器A1构成了带隙基准的主体电路。其中，P型晶体管MP0和MP1的电流比为1∶1，P型晶体管MP2与MP0(或MP1)的电流比为M₀；P型晶体管MP3与MP0(或MP1)的电流比为M₁；三级管Q0和Q1是由个数比为N∶1的寄生三极管，三级管Q0和Q1的Vbe(为三极管的基极和发射极之间的电压)的压差为

Vbe 1 - Vbe 0 = ΔVbe = \frac{K}{q} \cdot T \cdot \ln N, - - - (1)

为PTAT电压(与绝对温度成正比例的电压)，其中q为电荷，K为波尔兹曼常数，T为绝对温度值。

电阻R0上流过的电流为

其中R0为电阻R0的阻值；

R1或R2上流过的电流为

其中R1为电阻R1的阻值；

而流过晶体管MP0或MP1的电流为：

I_MP0/MP1＝Iptat+Ictat；(4)

流过晶体管MP2的电流为：

I_MP2＝(Iptat+Ictat)×M₀；(5)

流过晶体管MP3的电流为：

I_MP3＝(Iptat+Ictat)×M₁；(6)

由带隙基准电压源的主体电路所产生的带隙基准电压Vref为：

Vref = R 3 \times I_{MP 2} = R 3 \times (Iptat + Ictat) \times M_{0} = R 3 \times (\frac{ΔVbe}{R 0} + \frac{Vbe}{R 1}) \times M_{0}

；(7)

= \frac{R 3}{R 1} \times (\frac{ΔVbe}{R 0} \cdot R 1 + Vbe) \times M_{0}

由带隙基准电压源的主体电路复制电路所产生的带隙基准电压Vref_cmp为：

Vref_cmp = R 4 \times I_{MP 3} = R 4 \times (Iptat + Ictat) \times M_{1}

= R 4 \times (\frac{ΔVbe}{R 0} + \frac{Vbe}{R 1}) \times M_{1} = \frac{R 4}{R 1} \times (\frac{ΔVbe}{R 0} \cdot R 1 + Vbe) \times M_{1}; - - - (8)

令Vref_cmp＝K×Vref，其中K＜1。

一个具体实例中，K＝0.9，则Vref_cmp＝Vref×K＝Vref×0.9；

因带隙基准电压源的容性负载包含自身的稳压电容以及系统中其他模块的负载电容，因此相对较大，而复制带隙基准电压源的容性负载只有比较器C1的输入，相对很小。以P型晶体管开关为例，当本发明的电路开始启动之后，复制带隙基准电压源的上电速度会非常快，而带隙基准电压源的上电速度比较慢，使得开始时复制带隙基准电压源的输出端的电压大于带隙基准电压源输出端的电压，即比较器的负输入端大于其正输入端，则比较器的输出为低电平，打开P型晶体管开关MP4，电流源的电流支路Ibias对带隙基准电压源进行充电，同时，使Ibias＞＞I_MP2，由此加速了带隙基准电压源的上电速度。当带隙基准电压源的电压达到其最终值的90％值时，带隙基准电压值大于复制带隙基准电压值，则比较器的输出为正，P型晶体管MP4截止，加速过程结束，完成了电路的加速启动过程。此后，P型晶体管MP4不再导通，故加速启动电路不会影响带隙基准电压源主体电路的输出。

本发明的加速启动电路，通过在带隙基准电压源的主体电路上镜像一路电流，通过该镜像电流产生另一带隙基准电压(为复制的带隙基准电压源)，而后通过比较器来比较两个输出电压，开启一个晶体管开关，利用电流源通过开启的开关对带隙基准电压源充电，从而保证了带隙基准电压源的加速开启。

本发明的加速启动电路，可用于不同构架的带隙基准电压源中。带隙基准电压源还包括启动电路，用于保证带隙基准电路中环路的正常启动。启动电路可根据电源电压的范围，温度特性等因素选择不同的架构。

Claims

1.一种应用于带隙基准电压源的加速启动电路，其特征在于，包括：

带隙基准电压源主体电路，复制带隙基准电压源产生电路，比较器，晶体管开关和电流源；

2.如权利要求1所述的加速启动电路，其特征在于：所述晶体管开关为P型晶体管，所述P型晶体管开关的栅极连接至所述比较器的输出端，用于接收所述逻辑信号，漏极连接至所述带隙基准电压源主体电路的输出端，源极连接至所述电流源的输出端。

3.如权利要求1所述的加速启动电路，其特征在于：所述晶体管开关为N型晶体管，所述N型晶体管开关的栅极连接至所述比较器的输出端，用于接收所述逻辑信号，源极连接至所述带隙基准电压源主体电路的输出端，漏极连接至所述电流源的输出端。

4.按照权利要求1至3中任一项所述的加速启动电路，其特征在于：所述复制带隙基准电压源产生电路包括一P型晶体管MP3和电阻R4，所述P型晶体管MP3的栅极连接至所述带隙基准电压源主体电路中的P型晶体管的栅极，所述P型晶体管MP3的源极接正电源，所述P型晶体管MP3的漏极连接至所述电阻R4的一端，所述电阻R4的另一端接地，所述P型晶体管MP3和所述电阻R4连接端作为所述复制带隙基准电压源产生电路的输出端输出所述第二电压值。

5.按照权利要求1至3中任一项所述的加速启动电路，其特征在于：所述带隙基准电压源主体电路中包含电阻R3，所述电阻R3连接至所述带隙基准电压源输出端和地之间，所述复制带隙基准电压源产生电路中包含电阻R4，所述电阻R4连接至所述复制带隙基准电压源输出端和地之间，同时所述电阻R4上的压降小于所述电阻R3上的压降。

6.按照权利要求1至3中任一项所述的加速启动电路，其特征在于：所述带隙基准电压源主体电路的负载电容大于所述复制带隙基准电压源产生电路的负载电容。

7.一种带隙基准电压源，其特征在于，包括：

带隙基准电压源的主体电路和加速启动电路；

所述加速启动电路包括复制带隙基准电压源产生电路，比较器，晶体管开关和电流源；

8.如权利要求7所述的带隙基准电压源，其特征在于：当所述晶体管开关为P型晶体管时，所述P型晶体管开关的栅极连接至所述比较器的输出端，用于接收所述逻辑信号，漏极连接至所述带隙基准电压源主体电路的输出端，源极连接至所述电流源的输出端；当所述晶体管开关为N型晶体管开关，所述N型晶体管开关的栅极连接至所述比较器的输出端，用于接收所述逻辑信号，源极连接至所述带隙基准电压源主体电路的输出端，漏极连接至所述电流源的输出端。

9.按照权利要求7至8中任一项所述的带隙基准电压源，其特征在于：所述复制带隙基准电压源产生电路包括一P型晶体管MP3和电阻R4，所述P型晶体管MP3的栅极连接至所述带隙基准电压源主体电路中的P型晶体管的栅极，所述P型晶体管MP3的源极接正电源，所述P型晶体管MP3的漏极连接至所述电阻R4一端，所述电阻R4的另一端接地，所述P型晶体管MP3和所述电阻R4连接端作为所述复制带隙基准电压源产生电路的输出端输出所述第二电压值。

10.按照权利要求7至8中任一项所述的带隙基准电压源，其特征在于：所述带隙基准电压源主体电路中包含电阻R3，所述电阻R3连接至带隙基准电压源输出端和地之间，所述复制带隙基准电压源产生电路中包含电阻R4，所述电阻R4连接至所述复制带隙基准电压源输出端和地之间，同时所述电阻R4上的压降小于所述电阻R3上的压降。