CN103809648A - 带隙基准源的启动电路 - Google Patents

Abstract

本发明公开了一种带隙基准源的启动电路，包括由两个PMOS管组成的对称的差分对管，两个PMOS管的源极连接在一起并和第一电流源连接；第三PMOS管的源极连接第一PMOS管的漏极，第三PMOS管的漏极接地，第三PMOS管的栅极连接第二PMOS管的漏极。本发明通过对称的差分对管的设置，并通过一对由带隙基准源的主体电路提供的控制信号，能够在带隙基准源的主体电路正常工作时，能使第一电流源的电流泄放到地而不会进入到带隙基准源的主体电路中；当带隙基准源的主体电路未启动时，能使第一电流源的电流进入到带隙基准源的主体电路中进行启动而不再泄放到地，最后能够提高带隙基准源的精度。

Description

带隙基准源的启动电路

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种带隙基准源的启动电路。

背景技术

如图1所示，是现有带隙基准源的结构示意图；现有带隙基准源包括启动电路101和主体电路102。

所述主体电路102包括：

第二PNP三极管Q1和第三PNP三极管Q0，所述第三PNP三极管Q0发射极面积为所述第二PNP三极管Q1发射极面积的M倍，M大于1；所述第二PNP三极管Q1和所述第三PNP三极管Q0的基极和集电极都接地。

第四PMOS管MP1和第五PMOS管MP0，所述第四PMOS管MP1和所述第五PMOS管MP0的源极都连接电源，所述第四PMOS管MP1和所述第五PMOS管MP0的栅极连接在一起，所述第四PMOS管MP1的漏极连接所述第二PNP三极管Q1的发射极即节点A，所述第五PMOS管MP0的漏极和第一电阻R0的第一端即节点B相连，所述第一电阻R0的第二端即节点C和所述第三PNP三极管Q0的发射极相连；

运算放大器A1，所述运算放大器A1的第一输入端连接所述第二PNP三极管Q1的发射极，所述运算放大器A1的第二输入端连接所述第一电阻R0的第一端；所述运算放大器A1的输出端相连所述第四PMOS管MP1和所述第五PMOS管MP0的栅极。所述运算放大器A1具有输入失调电压Vos。所述运算放大器A1构成一个深度负反馈回路使节点A和节点B的电压在理想状态下相等，在有输入失调电压Vos的情况下节点A和节点B之间电压差为输入失调电压Vos。

第二电阻R1，连接于第二PNP三极管Q1的发射极和地之间。第三电阻R2，连接于所述第一电阻R0的第一端和地之间。第二电阻R1和第三电阻R2的阻值相同。

第六PMOS管MP2，其源极和电源相连，所述第六PMOS管MP2的栅极和所述第四PMOS管MP1和栅极相连，所述第六PMOS管MP2的漏极通过第四电阻R3接地，所述第六PMOS管MP2的漏极为基准电压Vref的输出端。

所述主体电路102中，第二PNP三极管Q1的VBE2具有负的温度系数，所以流过所述第三电阻R2的电流也具有负的温度系数；所述第二PNP三极管Q1的VBE2和所述第三PNP三极管Q0的VBE3的差值ΔVBE和kT/q成正比而具有正的温度系数，k为玻尔兹曼常数，T是绝对温度，q是电子电荷，故流过所述第一电阻R0的电流也具有正的温度系数，流过第五PMOS管MP0支路的电流为所述第一电阻R0的电流和所述第三电阻R2的电流的和，故能使第五PMOS管MP0支路的电流和温度无关。最后将第五PMOS管MP0支路的电流镜像到所述第六PMOS管MP2的电流支路中，形成一个和温度无关的基准电压Vref，且基准电压Vref能够通过所述第四电阻R3的大小进行调节。

所述启动电路101包括：

第一NMOS管MNA和第二NMOS管MNB，所述第一NMOS管MNA的栅极、所述第二NMOS管MNB的漏极即节点D相连接，且通过节点D接入第一电流源I1。所述第一NMOS管MNA的源极即节点E连接所述第二NMOS管MNB的栅极，所述第一NMOS管MNA的漏极连接电源。

连接成二极管的第一PNP三极管Q2，所述第一PNP三极管Q2的发射极连接所述第二NMOS管MNB的源极即节点F，所述第一PNP三极管Q2的基极和集电极都接地。

第三NMOS管MNC，所述第三NMOS管MNC的栅极和漏极都连接所述第一NMOS管MNA的源极即节点E；所述第三NMOS管MNC的源极和带隙基准源的节点A相连并通过所述第三NMOS管MNC的源极为所述带隙基准源的主体电路102提供启动电压。

当所述带隙基准源的主体电路102未启动时，第四PMOS管MP1和第五PMOS管MP0会完全关闭，所述第一电流源I1对所述第一PNP三极管Q2进行充电并使节点E的电压升高，节点E的电压大于节点A的电压时，所述第三NMOS管MNC导通从而使节点A的电压升高，从而使主体电路102启动，主体电路102启动后，主体电路102正常工作，节点A的电压会大于节点E的电压而使第三NMOS管MNC关闭。

现有带隙基准的一个缺点是所述运算放大器A1具有输入失调电压Vos，因此这种结构带来了额外的稳定状态，即除了正常状态和第四PMOS管MP1和第五PMOS管MP0电流镜完全关断的状态外，还有第三个状态。在第三个状态下，第二PNP三极管Q1和第三PNP三极管Q0都会有纳安级或者几十纳安级的电流，此时，带隙基准处于一个稳定的并且不正确的工作状态。为了避开第三个稳定状态，在全工作条件和工艺角情况下，正常工作时，启动电路中的电路往往不能够完全关闭，即在全工艺条件和工艺角条件下，节点E的电压没有办法远小于节点A的电压，因此会有几十纳安甚至几百纳安量级的电流流入带隙基准源的环路，降低了带隙基准源的精度。

发明内容

本发明所要解决的技术问题是提供一种带隙基准源的启动电路，能提高带隙基准源的精度。

为解决上述技术问题，本发明提供的带隙基准源的启动电路包括：

由第一PMOS管和第二PMOS管组成的对称的差分对管，所述第一PMOS管和所述第二PMOS管的源极连接在一起并和第一电流源连接。

第三PMOS管，所述第三PMOS管的源极连接所述第一PMOS管的漏极，所述第三PMOS管的漏极接地，所述第三PMOS管的栅极连接所述第二PMOS管的漏极。

第一NMOS管和第二NMOS管，所述第一NMOS管的栅极、所述第二NMOS管的漏极连接所述第二PMOS管的漏极，所述第一NMOS管的源极连接所述第二NMOS管的栅极，所述第一NMOS管的漏极连接电源。

连接成二极管的第一PNP三极管，所述第一PNP三极管的发射极连接所述第二NMOS管的源极，所述第一PNP三极管的基极和集电极都接地。

第三NMOS管，所述第三NMOS管的栅极和漏极都连接所述第一NMOS管的源极；所述第三NMOS管的源极和带隙基准源相连并通过所述第三NMOS管的源极为所述带隙基准源的主体电路提供启动电压。

所述第一PMOS管和所述第二PMOS管的栅极接入一对由所述带隙基准源的主体电路提供的控制信号，当所述带隙基准源的主体电路正常工作时，所述第二PMOS管的栅极电压大于所述第一PMOS管的栅极电压，所述第一电流源的电流通过所述第一PMOS管和所述第三PMOS管泄放到地，所述第二PMOS管截止；当所述带隙基准源的主体电路未启动时，所述第二PMOS管的栅极电压等于所述第一PMOS管的栅极电压，所述第三PMOS管截止，所述第一电流源的电流通过所述第二PMOS管流入到所述启动电路中。

进一步的改进是，带隙基准源的主体电路包括：

第二PNP三极管和第三PNP三极管，所述第三PNP三极管发射极面积为所述第二PNP三极管发射极面积的M倍，M大于1；所述第二PNP三极管和所述第三PNP三极管的基极和集电极都接地。

第四PMOS管和第五PMOS管，所述第四PMOS管和所述第五PMOS管的源极都连接电源，所述第四PMOS管和所述第五PMOS管的栅极连接在一起，所述第四PMOS管的漏极连接所述第二PNP三极管的发射极，所述第五PMOS管的漏极和第一电阻的第一端相连，所述第一电阻的第二端和所述第三PNP三极管的发射极相连。

运算放大器，所述运算放大器的第一输入端连接所述第二PNP三极管的发射极，所述运算放大器的第二输入端连接所述第一电阻的第一端；所述运算放大器的输出端相连所述第四PMOS管和所述第五PMOS管的栅极。

所述启动电路的所述第三NMOS管的源极连接所述第二PNP三极管的发射极。

所述启动电路的所述第一PMOS管的栅极连接所述第一电阻的第二端，所述第二PMOS管的栅极连接所述第一电阻的第一端。

进一步的改进是，所述带隙基准源的主体电路还包括：

第二电阻，连接于第二PNP三极管的发射极和地之间。

第三电阻，连接于所述第一电阻的第一端和地之间。

第六PMOS管，其源极和电源相连，所述第六PMOS管的栅极和所述第四PMOS管和栅极相连，所述第六PMOS管的漏极通过第四电阻接地，所述第六PMOS管的漏极为基准电压的输出端。

本发明的启动电路能够通过对称的差分对管的设置，并通过一对由带隙基准源的主体电路提供的控制信号，能够在带隙基准源的主体电路正常工作时，能使第一电流源的电流泄放到地而不会进入到带隙基准源的主体电路中；当带隙基准源的主体电路未启动时，能使第一电流源的电流进入到带隙基准源的主体电路中进行启动而不再泄放到地。相对于现有技术本发明能够阻止启动电路的电流源电流在主体电路正常工作过程中进入到主体电路中，所以能够提高带隙基准源的精度。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有带隙基准源的结构示意图；

图2是本发明实施例带隙基准源的结构示意图。

具体实施方式

如图2所示，是本发明实施例带隙基准源的结构示意图；本发明实施例带隙基准源包括启动电路1和主体电路2。

所述主体电路2包括：

第二PNP三极管Q1和第三PNP三极管Q0，所述第三PNP三极管Q0发射极面积为所述第二PNP三极管Q1发射极面积的M倍，M大于1；所述第二PNP三极管Q1和所述第三PNP三极管Q0的基极和集电极都接地。

第四PMOS管MP1和第五PMOS管MP0，所述第四PMOS管MP1和所述第五PMOS管MP0的源极都连接电源，所述第四PMOS管MP1和所述第五PMOS管MP0的栅极连接在一起，所述第四PMOS管MP1的漏极连接所述第二PNP三极管Q1的发射极即节点A，所述第五PMOS管MP0的漏极和第一电阻R0的第一端即节点B相连，所述第一电阻R0的第二端即节点C和所述第三PNP三极管Q0的发射极相连；

运算放大器A1，所述运算放大器A1的第一输入端连接所述第二PNP三极管Q1的发射极，所述运算放大器A1的第二输入端连接所述第一电阻R0的第一端；所述运算放大器A1的输出端相连所述第四PMOS管MP1和所述第五PMOS管MP0的栅极。所述运算放大器A1具有输入失调电压Vos。所述运算放大器A1构成一个深度负反馈回路使节点A和节点B的电压在理想状态下相等，在有输入失调电压Vos的情况下节点A和节点B之间电压差为输入失调电压Vos。

第二电阻R1，连接于第二PNP三极管Q1的发射极和地之间。第三电阻R2，连接于所述第一电阻R0的第一端和地之间。第二电阻R1和第三电阻R2的阻值相同。

第六PMOS管MP2，其源极和电源相连，所述第六PMOS管MP2的栅极和所述第四PMOS管MP1和栅极相连，所述第六PMOS管MP2的漏极通过第四电阻R3接地，所述第六PMOS管MP2的漏极为基准电压Vref的输出端。

所述主体电路2中，第二PNP三极管Q1的VBE2具有负的温度系数，所以流过所述第三电阻R2的电流也具有负的温度系数；所述第二PNP三极管Q1的VBE2和所述第三PNP三极管Q0的VBE3的差值ΔVBE和kT/q成正比而具有正的温度系数，k为玻尔兹曼常数，T是绝对温度，q是电子电荷，故流过所述第一电阻R0的电流也具有正的温度系数，流过第五PMOS管MP0支路的电流为所述第一电阻R0的电流和所述第三电阻R2的电流的和，故能使第五PMOS管MP0支路的电流和温度无关。最后将第五PMOS管MP0支路的电流镜像到所述第六PMOS管MP2的电流支路中，形成一个和温度无关的基准电压Vref，且基准电压Vref能够通过所述第四电阻R3的大小进行调节。

所述启动电路1包括：

由第一PMOS管MPA和第二PMOS管MPB组成的对称的差分对管，所述第一PMOS管MPA和所述第二PMOS管MPB的源极连接在一起并和第一电流源I1连接。

第三PMOS管MPC，所述第三PMOS管MPC的源极连接所述第一PMOS管MPA的漏极，所述第三PMOS管MPC的漏极接地。

第一NMOS管MNA和第二NMOS管MNB，所述第三PMOS管MPC的栅极、所述第二PMOS管MPB的漏极、所述第一NMOS管MNA的栅极、所述第二NMOS管MNB的漏极即节点D相连接。所述第一NMOS管MNA的源极即节点E连接所述第二NMOS管MNB的栅极，所述第一NMOS管MNA的漏极连接电源。

连接成二极管的第一PNP三极管Q2，所述第一PNP三极管Q2的发射极连接所述第二NMOS管MNB的源极即节点F，所述第一PNP三极管Q2的基极和集电极都接地。

第三NMOS管MNC，所述第三NMOS管MNC的栅极和漏极都连接所述第一NMOS管MNA的源极即节点E；所述第三NMOS管MNC的源极和带隙基准源的节点A相连并通过所述第三NMOS管MNC的源极为所述带隙基准源提供启动电压。

所述第一PMOS管MPA和所述第二PMOS管MPB的栅极接入一对由所述带隙基准源的主体电路提供的控制信号，本发明实施例中所述第一PMOS管MPA的栅极接节点C，所述第二PMOS管MPBA的栅极接节点B，由所述第一电阻R0的两端的电压作为所述第一PMOS管MPA和所述第二PMOS管MPB的控制信号。当所述带隙基准源的主体电路正常工作时，所述第五PMOS管MP0中会有微安级的电流并在所述第一电阻R0的两端产生60mV～120mV的电压，该电压会包启动电路1的输入到所述主体电路2的电流关掉或泄放到底，即所述第一电流源I1的电流通过所述第一PMOS管MPA和所述第三PMOS管MPC泄放到地，所述第二PMOS管MPB截止；当所述带隙基准源的主体电路2未启动时，所述第一电阻R0的两端的节点B和C的电压相同，即所述第二PMOS管MPB的栅极电压等于所述第一PMOS管MPA的栅极电压，所述第二PMOS管MPB导通后会使节点D的电压较高而使所述第三PMOS管MPC截止，所述第一电流源I1的电流最后通过所述第二PMOS管MPB流入到所述启动电路2中并通过节点A流入到所述主体电路2中实现所述主体电路2的启动。由上可知，本发明实施例能够阻止启动电路1的电流源电流I1在主体电路2正常工作过程中进入到主体电路2中，所以能够提高带隙基准源的精度。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种带隙基准源的启动电路，其特征在于，启动电路包括：

由第一PMOS管和第二PMOS管组成的对称的差分对管，所述第一PMOS管和所述第二PMOS管的源极连接在一起并和第一电流源连接；

第三PMOS管，所述第三PMOS管的源极连接所述第一PMOS管的漏极，所述第三PMOS管的漏极接地，所述第三PMOS管的栅极连接所述第二PMOS管的漏极；

第一NMOS管和第二NMOS管，所述第一NMOS管的栅极、所述第二NMOS管的漏极连接所述第二PMOS管的漏极，所述第一NMOS管的源极连接所述第二NMOS管的栅极，所述第一NMOS管的漏极连接电源；

连接成二极管的第一PNP三极管，所述第一PNP三极管的发射极连接所述第二NMOS管的源极，所述第一PNP三极管的基极和集电极都接地；

第三NMOS管，所述第三NMOS管的栅极和漏极都连接所述第一NMOS管的源极；所述第三NMOS管的源极和带隙基准源相连并通过所述第三NMOS管的源极为所述带隙基准源的主体电路提供启动电压；

所述第一PMOS管和所述第二PMOS管的栅极接入一对由所述带隙基准源的主体电路提供的控制信号，当所述带隙基准源的主体电路正常工作时，所述第二PMOS管的栅极电压大于所述第一PMOS管的栅极电压，所述第一电流源的电流通过所述第一PMOS管和所述第三PMOS管泄放到地，所述第二PMOS管截止；当所述带隙基准源的主体电路未启动时，所述第二PMOS管的栅极电压等于所述第一PMOS管的栅极电压，所述第三PMOS管截止，所述第一电流源的电流通过所述第二PMOS管流入到所述启动电路中。

2.如权利要求1所述的带隙基准源的启动电路，其特征在于：带隙基准源的主体电路包括：

第二PNP三极管和第三PNP三极管，所述第三PNP三极管发射极面积为所述第二PNP三极管发射极面积的M倍，M大于1；所述第二PNP三极管和所述第三PNP三极管的基极和集电极都接地；

第四PMOS管和第五PMOS管，所述第四PMOS管和所述第五PMOS管的源极都连接电源，所述第四PMOS管和所述第五PMOS管的栅极连接在一起，所述第四PMOS管的漏极连接所述第二PNP三极管的发射极，所述第五PMOS管的漏极和第一电阻的第一端相连，所述第一电阻的第二端和所述第三PNP三极管的发射极相连；

运算放大器，所述运算放大器的第一输入端连接所述第二PNP三极管的发射极，所述运算放大器的第二输入端连接所述第一电阻的第一端；所述运算放大器的输出端相连所述第四PMOS管和所述第五PMOS管的栅极；

所述启动电路的所述第三NMOS管的源极连接所述第二PNP三极管的发射极；

所述启动电路的所述第一PMOS管的栅极连接所述第一电阻的第二端，所述第二PMOS管的栅极连接所述第一电阻的第一端。

3.如权利要求2所述的带隙基准源的启动电路，其特征在于，所述带隙基准源的主体电路还包括：

第二电阻，连接于第二PNP三极管的发射极和地之间；

第三电阻，连接于所述第一电阻的第一端和地之间；

第六PMOS管，其源极和电源相连，所述第六PMOS管的栅极和所述第四PMOS管和栅极相连，所述第六PMOS管的漏极通过第四电阻接地，所述第六PMOS管的漏极为基准电压的输出端。

Images