JP2003263232A - バンドギャップリファレンス回路 - Google Patents
バンドギャップリファレンス回路Info
- Publication number
- JP2003263232A JP2003263232A JP2002066766A JP2002066766A JP2003263232A JP 2003263232 A JP2003263232 A JP 2003263232A JP 2002066766 A JP2002066766 A JP 2002066766A JP 2002066766 A JP2002066766 A JP 2002066766A JP 2003263232 A JP2003263232 A JP 2003263232A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- current source
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 スタートアップ動作を安定に行える上に、そ
の回路構成が簡易であるスタートアップ回路を有する、
バンドギャップリファレンス回路の提供。 【解決手段】 この発明は、基準電圧を発生する基準電
圧発生部１と、この基準電圧発生部１をスタートアップ
させるスタートアップ回路３とからなる。基準電圧発生
部１は、ダーリントン回路１１、１２と、オペアンプ１
３と、電流源としてのＭＯＳトランジスタＭ１〜Ｍ４
と、抵抗Ｒ１〜Ｒ３とを備えている。スタートアップ回
路３は、電流源３１と、電流コンパレータ３２と、スイ
ッチ３３と、電流源３４とを備えている。電流源３１
は、ＭＯＳトランジスタＭ５からなり、ＭＯＳトランジ
スタＭ１〜Ｍ４に流れる電流に比例した電流を生成す
る。電流コンパレータ３２は、ＭＯＳトランジスタＭ５
に流れる電流をＩ５を、基準電流ＩＲＥＦと比較し、そ
の比較の結果に応じてスイッチ３３をオンオフ制御す
る。
の回路構成が簡易であるスタートアップ回路を有する、
バンドギャップリファレンス回路の提供。 【解決手段】 この発明は、基準電圧を発生する基準電
圧発生部１と、この基準電圧発生部１をスタートアップ
させるスタートアップ回路３とからなる。基準電圧発生
部１は、ダーリントン回路１１、１２と、オペアンプ１
３と、電流源としてのＭＯＳトランジスタＭ１〜Ｍ４
と、抵抗Ｒ１〜Ｒ３とを備えている。スタートアップ回
路３は、電流源３１と、電流コンパレータ３２と、スイ
ッチ３３と、電流源３４とを備えている。電流源３１
は、ＭＯＳトランジスタＭ５からなり、ＭＯＳトランジ
スタＭ１〜Ｍ４に流れる電流に比例した電流を生成す
る。電流コンパレータ３２は、ＭＯＳトランジスタＭ５
に流れる電流をＩ５を、基準電流ＩＲＥＦと比較し、そ
の比較の結果に応じてスイッチ３３をオンオフ制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、精度の良い基準電
圧を生成するバンドギャップリファレンス回路に関する
ものである。
圧を生成するバンドギャップリファレンス回路に関する
ものである。
【０００２】
【従来の技術】従来のバンドギャップリファレンス回路
の一例としては、図３に示すようなものが知られてい
る。このバンドギャップリファレンス回路は、基準電圧
を発生する基準電圧発生部１と、この基準電圧発生部１
をスタートアップさせるためのスタートアップ回路２と
からなる。
の一例としては、図３に示すようなものが知られてい
る。このバンドギャップリファレンス回路は、基準電圧
を発生する基準電圧発生部１と、この基準電圧発生部１
をスタートアップさせるためのスタートアップ回路２と
からなる。
【０００３】基準電圧発生部１は、図３に示すように、
ＰＮＰ型のトランジスタＱ１、Ｑ２をダーリントン接続
したダーリントン回路１１と、ＰＮＰ型のトランジスタ
Ｑ３、Ｑ４をダーリントン接続したダーリントン回路１
２と、オペアンプ１３と、電流源として機能するＰチャ
ネル型のＭＯＳトランジスタＭ１〜Ｍ４と、抵抗Ｒ１〜
Ｒ３とを備えている。ここで、トランジスタＱ１とトラ
ンジスタＱ２のサイズは同一であり、トランジスタＱ３
とトランジスタＱ４のサイズは同一である。また、トラ
ジスタＱ３、Ｑ４のエミッタ面積は、トランジスタＱ
１、Ｑ２のエミッタ面積のＮ（Ｎは正の整数）倍であ
る。さらに、ＭＯＳトランジスタＭ１〜Ｍ４の各サイズ
は同一である。
ＰＮＰ型のトランジスタＱ１、Ｑ２をダーリントン接続
したダーリントン回路１１と、ＰＮＰ型のトランジスタ
Ｑ３、Ｑ４をダーリントン接続したダーリントン回路１
２と、オペアンプ１３と、電流源として機能するＰチャ
ネル型のＭＯＳトランジスタＭ１〜Ｍ４と、抵抗Ｒ１〜
Ｒ３とを備えている。ここで、トランジスタＱ１とトラ
ンジスタＱ２のサイズは同一であり、トランジスタＱ３
とトランジスタＱ４のサイズは同一である。また、トラ
ジスタＱ３、Ｑ４のエミッタ面積は、トランジスタＱ
１、Ｑ２のエミッタ面積のＮ（Ｎは正の整数）倍であ
る。さらに、ＭＯＳトランジスタＭ１〜Ｍ４の各サイズ
は同一である。
【０００４】さらに詳述すると、トランジスタＱ１のコ
レクタは接地され、そのベースはトランジスタＱ２のエ
ミッタに接続されている。トランジスタＱ１のエミッタ
は、抵抗Ｒ１およびＭＯＳトランジスタＭ１を介して電
源電圧ＶＤＤが供給されるようになっている。トランジ
スタＱ２のコレクタは接地され、そのベースはトランジ
スタＱ３のベースに接続されるとともに接地されてい
る。トランジスタＱ２のエミッタは、トランジスタＱ１
のベースに接続されるとともに、ＭＯＳトランジスタＭ
２を介して電源電圧が供給されるようになっている。
レクタは接地され、そのベースはトランジスタＱ２のエ
ミッタに接続されている。トランジスタＱ１のエミッタ
は、抵抗Ｒ１およびＭＯＳトランジスタＭ１を介して電
源電圧ＶＤＤが供給されるようになっている。トランジ
スタＱ２のコレクタは接地され、そのベースはトランジ
スタＱ３のベースに接続されるとともに接地されてい
る。トランジスタＱ２のエミッタは、トランジスタＱ１
のベースに接続されるとともに、ＭＯＳトランジスタＭ
２を介して電源電圧が供給されるようになっている。
【０００５】トランジスタＱ３のコレクタは接地され、
そのベースはトランジスタＱ２のベスに接続されるとと
もに接地されている。トランジスタＱ３のエミッタは、
トランジスタＱ４のベースに接続されるとともに、ＭＯ
ＳトランジスタＭ３を介して電源電圧ＶＤＤが供給され
るようになっている。トランジスタＱ４のコレクタは接
地され、そのベースはトランジスタＱ３のエミッタに接
続されている。トランジスタＱ４のエミッタは、抵抗Ｒ
３、抵抗Ｒ２およびＭＯＳトランジスタＭ４を介して電
源電圧ＶＤＤが供給されるようになっている。
そのベースはトランジスタＱ２のベスに接続されるとと
もに接地されている。トランジスタＱ３のエミッタは、
トランジスタＱ４のベースに接続されるとともに、ＭＯ
ＳトランジスタＭ３を介して電源電圧ＶＤＤが供給され
るようになっている。トランジスタＱ４のコレクタは接
地され、そのベースはトランジスタＱ３のエミッタに接
続されている。トランジスタＱ４のエミッタは、抵抗Ｒ
３、抵抗Ｒ２およびＭＯＳトランジスタＭ４を介して電
源電圧ＶＤＤが供給されるようになっている。
【０００６】オペアンプ１３は、トランジスタＱ１のエ
ミッタと抵抗Ｒ１との接続点の電位と、抵抗Ｒ２と抵抗
Ｒ３との接続点の電位とに基づいてＭＯＳトランジスタ
Ｍ１〜Ｍ４のゲート電圧を制御する制御電圧を発生し、
これによりＭＯＳトランジスタＭ１〜Ｍ４に流れる電流
を制御するようになっている。このため、オペアンプ１
３の−入力端子はトランジスタＱ１のエミッタと抵抗Ｒ
１との接続点と接続され、その＋入力端子は抵抗Ｒ２と
抵抗Ｒ３との接続点と接続され、その出力端子はＭＯＳ
トランジスタＭ１〜Ｍ４の各ゲート端子にそれぞれ接続
されている。
ミッタと抵抗Ｒ１との接続点の電位と、抵抗Ｒ２と抵抗
Ｒ３との接続点の電位とに基づいてＭＯＳトランジスタ
Ｍ１〜Ｍ４のゲート電圧を制御する制御電圧を発生し、
これによりＭＯＳトランジスタＭ１〜Ｍ４に流れる電流
を制御するようになっている。このため、オペアンプ１
３の−入力端子はトランジスタＱ１のエミッタと抵抗Ｒ
１との接続点と接続され、その＋入力端子は抵抗Ｒ２と
抵抗Ｒ３との接続点と接続され、その出力端子はＭＯＳ
トランジスタＭ１〜Ｍ４の各ゲート端子にそれぞれ接続
されている。
【０００７】さらに、ＭＯＳトランジスタＭ４のドレイ
ンと抵抗Ｒ２との接続点が出力端子１８に接続され、こ
の出力端子１８から所望の出力電圧Ｖｏｕｔが得られる
ようになっている。スタートアップ回路２は、図３に示
すように、オペアンプからなる電圧コンパレータ２１
と、スイッチ２２と、電流源２３とを備えている。電圧
コンパレータ２１は、出力電圧Ｖｏｕｔを基準電圧ＶＲ
ＥＦと比較し、その比較結果に応じてスイッチ２２をオ
ンオフ制御する制御信号を生成するように構成される。
ンと抵抗Ｒ２との接続点が出力端子１８に接続され、こ
の出力端子１８から所望の出力電圧Ｖｏｕｔが得られる
ようになっている。スタートアップ回路２は、図３に示
すように、オペアンプからなる電圧コンパレータ２１
と、スイッチ２２と、電流源２３とを備えている。電圧
コンパレータ２１は、出力電圧Ｖｏｕｔを基準電圧ＶＲ
ＥＦと比較し、その比較結果に応じてスイッチ２２をオ
ンオフ制御する制御信号を生成するように構成される。
【０００８】スイッチ２２と電流源２３は直列接続さ
れ、この直列回路のスイッチ２２側がトランジスタＱ１
のエミッタと抵抗Ｒ１の接続部に接続され、その電流源
２３側に電源電圧ＶＤＤが供給されるようになってい
る。次に、このような構成からなるバンドギャップリフ
ァレンス回路の基準電圧発生部１の動作例について説明
する。まず、電流源を構成するＭＯＳトランジスタＭ１
〜Ｍ４に流れる電流をＩ１〜Ｉ４とし、この各電流Ｉ１
〜Ｉ４が対応するトランジスタＱ１〜Ｑ４にそれぞれ供
給されるものとする。
れ、この直列回路のスイッチ２２側がトランジスタＱ１
のエミッタと抵抗Ｒ１の接続部に接続され、その電流源
２３側に電源電圧ＶＤＤが供給されるようになってい
る。次に、このような構成からなるバンドギャップリフ
ァレンス回路の基準電圧発生部１の動作例について説明
する。まず、電流源を構成するＭＯＳトランジスタＭ１
〜Ｍ４に流れる電流をＩ１〜Ｉ４とし、この各電流Ｉ１
〜Ｉ４が対応するトランジスタＱ１〜Ｑ４にそれぞれ供
給されるものとする。
【０００９】また、トランジスタＱ１のベースとエミッ
タとの間の電圧をＶＢＥ（Ｑ１）、トランジスタＱ２の
ベースとエミッタとの間の電圧をＶＢＥ（Ｑ２）とする
と、トランジスタＱ１のエミッタと抵抗Ｒ１の接続点の
ノード電圧ＶＮ１は、次式のようになる。 ＶＮ１＝ＶＢＥ（Ｑ１）＋ＶＢＥ（Ｑ２）・・・・（１） ここで、トランジスタＱ１、Ｑ２は、ＭＯＳトランジス
タＭ１、Ｍ２から供給される電流Ｉ１、Ｉ２が等しく、
トランジスタサイズも等しいので、ＶＢＥ（Ｑ１）＝Ｖ
ＢＥ（Ｑ２）となる。この結果、（１）式のノード電圧
ＶＮ１は、次式で表すことができる。
タとの間の電圧をＶＢＥ（Ｑ１）、トランジスタＱ２の
ベースとエミッタとの間の電圧をＶＢＥ（Ｑ２）とする
と、トランジスタＱ１のエミッタと抵抗Ｒ１の接続点の
ノード電圧ＶＮ１は、次式のようになる。 ＶＮ１＝ＶＢＥ（Ｑ１）＋ＶＢＥ（Ｑ２）・・・・（１） ここで、トランジスタＱ１、Ｑ２は、ＭＯＳトランジス
タＭ１、Ｍ２から供給される電流Ｉ１、Ｉ２が等しく、
トランジスタサイズも等しいので、ＶＢＥ（Ｑ１）＝Ｖ
ＢＥ（Ｑ２）となる。この結果、（１）式のノード電圧
ＶＮ１は、次式で表すことができる。
【００１０】ＶＮ１＝２×ＶＢＥ（Ｑ１）・・・・（２）
一方、トランジスタＱ３のベースとエミッタとの間の電
圧をＶＢＥ（Ｑ３）、トランジスタＱ４のベースとエミ
ッタとの間の電圧をＶＢＥ（Ｑ４）とすると、トランジ
スタＱ４のエミッタと抵抗Ｒ３の接続点のノード電圧Ｖ
Ｎ２は、次式のようになる。 ＶＮ２＝ＶＢＥ（Ｑ３）＋ＶＢＥ（Ｑ４）・・・・（３） ここで、トランジスタＱ３、Ｑ４は、ＭＯＳトランジス
タＭ３、Ｍ４から供給される電流Ｉ３、Ｉ４が等しく、
トランジスタサイズも等しいので、ＶＢＥ（Ｑ３）＝Ｖ
ＢＥ（Ｑ４）となる。この結果、（３）式のノード電圧
ＶＮ２は、次式で表すことができる。
圧をＶＢＥ（Ｑ３）、トランジスタＱ４のベースとエミ
ッタとの間の電圧をＶＢＥ（Ｑ４）とすると、トランジ
スタＱ４のエミッタと抵抗Ｒ３の接続点のノード電圧Ｖ
Ｎ２は、次式のようになる。 ＶＮ２＝ＶＢＥ（Ｑ３）＋ＶＢＥ（Ｑ４）・・・・（３） ここで、トランジスタＱ３、Ｑ４は、ＭＯＳトランジス
タＭ３、Ｍ４から供給される電流Ｉ３、Ｉ４が等しく、
トランジスタサイズも等しいので、ＶＢＥ（Ｑ３）＝Ｖ
ＢＥ（Ｑ４）となる。この結果、（３）式のノード電圧
ＶＮ２は、次式で表すことができる。
【００１１】ＶＮ２＝２×ＶＢＥ（Ｑ４）・・・・（４）
トランジスタＱ４のエミッタ面積は、トランジスタＱ１
のエミッタ面積のＮ倍であるので、トランジスタＱ１の
ベースとエミッタとの間の電圧ＶＢＥ（Ｑ１）と、トラ
ンジスタＱ１のベースとエミッタとの間の電圧ＶＢＥ
（Ｑ４）との電位差ΔＶＢＥは、次式となる。 ΔＶＢＥ＝ＶＢＥ（Ｑ１）−ＶＢＥ（Ｑ４）・・・・（５） この（５）式をＶＢＥ（Ｑ４）について解くと、次式と
なる。
のエミッタ面積のＮ倍であるので、トランジスタＱ１の
ベースとエミッタとの間の電圧ＶＢＥ（Ｑ１）と、トラ
ンジスタＱ１のベースとエミッタとの間の電圧ＶＢＥ
（Ｑ４）との電位差ΔＶＢＥは、次式となる。 ΔＶＢＥ＝ＶＢＥ（Ｑ１）−ＶＢＥ（Ｑ４）・・・・（５） この（５）式をＶＢＥ（Ｑ４）について解くと、次式と
なる。
【００１２】
ＶＢＥ（Ｑ４）＝ＶＢＥ（Ｑ１）−ΔＶＢＥ・・・・（６）
（４）式に（６）式を代入すると、（４）式は次式とな
る。 ＶＮ２＝２｛ＶＢＥ（Ｑ１）−ΔＶＢＥ｝・・・・（７） 抵抗Ｒ３に電流Ｉ４が流れることにより、その抵抗Ｒ３
の両端に次式の電圧ＶＲ３が発生する。 ＶＲ３＝Ｉ４×Ｒ３・・・・（８） 抵抗Ｒ２と抵抗Ｒ３の接続点のノード電圧ＶＮ３は、
（７）式および（８）式から次式となる。
る。 ＶＮ２＝２｛ＶＢＥ（Ｑ１）−ΔＶＢＥ｝・・・・（７） 抵抗Ｒ３に電流Ｉ４が流れることにより、その抵抗Ｒ３
の両端に次式の電圧ＶＲ３が発生する。 ＶＲ３＝Ｉ４×Ｒ３・・・・（８） 抵抗Ｒ２と抵抗Ｒ３の接続点のノード電圧ＶＮ３は、
（７）式および（８）式から次式となる。
【００１３】
ＶＮ３＝２｛ＶＢＥ（Ｑ１）−ΔＶＢＥ｝＋（Ｉ４×Ｒ３）・・・・（９）
ここで、ノード電圧ＶＮ１とノード電圧ＶＮ３とはオペ
アンプ１３に入力されており、オペアンプ１３はそのノ
ード電圧ＶＮ１とノード電圧ＶＮ３とが等しくなるよう
にＭＯＳトランジスタＭ１〜Ｍ４のゲート電圧を制御す
る。すなわち、ノード電圧ＶＮ３がノード電圧ＶＮ１よ
りも低いときには、オペアンプ１３の出力電位ＰＢが下
がるので、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流
Ｉ１〜Ｉ４は増加する。この結果、抵抗Ｒ３の両端の電
圧ＶＲ３が増加し、ノード電圧ＶＮ３が上がる。逆に、
ノード電圧ＶＮ１がノード電圧ＶＮ３よりも低いときに
も同様に動作し、ノード電圧ＶＮ１が上がる。従って、
ＶＮ１＝ＶＮ３の電位で安定になる。
アンプ１３に入力されており、オペアンプ１３はそのノ
ード電圧ＶＮ１とノード電圧ＶＮ３とが等しくなるよう
にＭＯＳトランジスタＭ１〜Ｍ４のゲート電圧を制御す
る。すなわち、ノード電圧ＶＮ３がノード電圧ＶＮ１よ
りも低いときには、オペアンプ１３の出力電位ＰＢが下
がるので、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流
Ｉ１〜Ｉ４は増加する。この結果、抵抗Ｒ３の両端の電
圧ＶＲ３が増加し、ノード電圧ＶＮ３が上がる。逆に、
ノード電圧ＶＮ１がノード電圧ＶＮ３よりも低いときに
も同様に動作し、ノード電圧ＶＮ１が上がる。従って、
ＶＮ１＝ＶＮ３の電位で安定になる。
【００１４】従って（２）式と（９）式とから、ＶＮ１
＝ＶＮ３とおいて、これを解くと次式が得られる。 ２×ΔＶＢＥ＝Ｉ４×Ｒ３・・・・（１０） このような動作により、出力端子１８から得られる出力
電圧Ｖｏｕｔは、（２）式を参照して次式のようにな
る。 Ｖｏｕｔ＝（Ｉ４×Ｒ２）＋ＶＮ１＝（Ｉ４×Ｒ２）＋｛２×ＶＢＥ（Ｑ１） ｝・・・・（１１） ここで、（１０）式からＩ４を求めると、次式となる。
＝ＶＮ３とおいて、これを解くと次式が得られる。 ２×ΔＶＢＥ＝Ｉ４×Ｒ３・・・・（１０） このような動作により、出力端子１８から得られる出力
電圧Ｖｏｕｔは、（２）式を参照して次式のようにな
る。 Ｖｏｕｔ＝（Ｉ４×Ｒ２）＋ＶＮ１＝（Ｉ４×Ｒ２）＋｛２×ＶＢＥ（Ｑ１） ｝・・・・（１１） ここで、（１０）式からＩ４を求めると、次式となる。
【００１５】
Ｉ４＝（２×ΔＶＢＥ）／Ｒ３・・・・（１２）
この（１２）式を（１１）式に代入すると、（１１）式
は次式となる。 Ｖｏｕｔ＝｛（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）｝＋｛２×ＶＢＥ（Ｑ１）｝・・・・ （１３） （１３）式において、ＶＢＥ（Ｑ１）は負の温度係数を
持ち、ΔＶＢＥは正の温度係数を持つので、（Ｒ２／Ｒ
３）を適当な数値にすることにより、温度係数を打ち消
すことができる。
は次式となる。 Ｖｏｕｔ＝｛（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）｝＋｛２×ＶＢＥ（Ｑ１）｝・・・・ （１３） （１３）式において、ＶＢＥ（Ｑ１）は負の温度係数を
持ち、ΔＶＢＥは正の温度係数を持つので、（Ｒ２／Ｒ
３）を適当な数値にすることにより、温度係数を打ち消
すことができる。
【００１６】このため、基準電圧発生部１は、温度に依
存することなく所望の出力電圧Ｖｏｕｔを発生でき、こ
の出力電圧Ｖｏｕｔが基準電圧として使用される。とこ
ろで、（１１）式を解くと２つの安定点がある。１つは
電流Ｉ４がゼロで、ΔＶＢＥ＝ＶＲ３＝０の場合であ
る。２つ目は、正常な値の場合である。その電流Ｉ４＝
０の場合を回避するために、スタートアップ回路２を設
けている。なお、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値
とを等しくすると、ＶＮ１＝ＶＮ３であってＩ１＝Ｉ４
であるので、ＭＯＳトランジスタＭ１のドレインと抵抗
Ｒ１の接続点のノード電圧ＶＮ４と、出力電圧Ｖｏｕｔ
が等しくなる。ＭＯＳトランジスタＭ１またはＭＯＳト
ランジスタＭ４で構成された電流源が理想的でない場合
（出力抵抗が有限）でも、Ｉ１＝Ｉ４とするために、抵
抗Ｒ１が挿入されている。
存することなく所望の出力電圧Ｖｏｕｔを発生でき、こ
の出力電圧Ｖｏｕｔが基準電圧として使用される。とこ
ろで、（１１）式を解くと２つの安定点がある。１つは
電流Ｉ４がゼロで、ΔＶＢＥ＝ＶＲ３＝０の場合であ
る。２つ目は、正常な値の場合である。その電流Ｉ４＝
０の場合を回避するために、スタートアップ回路２を設
けている。なお、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値
とを等しくすると、ＶＮ１＝ＶＮ３であってＩ１＝Ｉ４
であるので、ＭＯＳトランジスタＭ１のドレインと抵抗
Ｒ１の接続点のノード電圧ＶＮ４と、出力電圧Ｖｏｕｔ
が等しくなる。ＭＯＳトランジスタＭ１またはＭＯＳト
ランジスタＭ４で構成された電流源が理想的でない場合
（出力抵抗が有限）でも、Ｉ１＝Ｉ４とするために、抵
抗Ｒ１が挿入されている。
【００１７】次に、スタートアップ回路２の動作につい
て説明する。電圧コンパレータ２１は、電流Ｉ４がゼロ
の状態において、出力電圧Ｖｏｕｔを基準電圧ＶＲＥＦ
と比較する。この場合には、出力電圧Ｖｏｕｔが基準電
圧ＶＲＥＦよりも低いので、電圧コンパレータ２１は、
スイッチ２２をオンにする。これにより、電流源２３は
トランジスタＱ１に電流を流す。この結果、ノード電圧
ＶＮ１が上がってノード電圧ＶＮ３を上回るようになる
ので、オペアンプ１３の出力電位ＰＢが下がる。このた
め、ＭＯＳトランジスタＭ１〜Ｍ４がオンとなり、ＭＯ
ＳトランジスタＭ１〜Ｍ４に電流Ｉ１〜Ｉ４が流れ始め
る。すると、出力電圧Ｖｏｕｔが上昇し、基準電圧ＶＲ
ＥＦを上回ると、電圧コンパレータ２１はスイッチ２２
をオフとする。
て説明する。電圧コンパレータ２１は、電流Ｉ４がゼロ
の状態において、出力電圧Ｖｏｕｔを基準電圧ＶＲＥＦ
と比較する。この場合には、出力電圧Ｖｏｕｔが基準電
圧ＶＲＥＦよりも低いので、電圧コンパレータ２１は、
スイッチ２２をオンにする。これにより、電流源２３は
トランジスタＱ１に電流を流す。この結果、ノード電圧
ＶＮ１が上がってノード電圧ＶＮ３を上回るようになる
ので、オペアンプ１３の出力電位ＰＢが下がる。このた
め、ＭＯＳトランジスタＭ１〜Ｍ４がオンとなり、ＭＯ
ＳトランジスタＭ１〜Ｍ４に電流Ｉ１〜Ｉ４が流れ始め
る。すると、出力電圧Ｖｏｕｔが上昇し、基準電圧ＶＲ
ＥＦを上回ると、電圧コンパレータ２１はスイッチ２２
をオフとする。
【００１８】このようなスタートアップ回路２の動作に
より、基準電圧発生部１に電流が流れ始めると、基準電
圧発生部１は電流が流れた状態の安定点で動作が安定す
るようになる。
より、基準電圧発生部１に電流が流れ始めると、基準電
圧発生部１は電流が流れた状態の安定点で動作が安定す
るようになる。
【００１９】
【発明が解決しようとする課題】ところで、従来のスタ
ートアップ回路２では、電流Ｉ４がゼロの状態を出力電
圧Ｖｏｕｔに基づいて電圧コンパレータ２１が検出して
いる。しかし、電流Ｉ４がゼロの状態では出力電圧Ｖｏ
ｕｔは安定しない。このため、リーク電流などに起因し
て電流Ｉ４がゼロにもかかわらず出力電圧Ｖｏｕｔが上
昇し、基準電圧発生部１がスタートアップできない場合
があった。
ートアップ回路２では、電流Ｉ４がゼロの状態を出力電
圧Ｖｏｕｔに基づいて電圧コンパレータ２１が検出して
いる。しかし、電流Ｉ４がゼロの状態では出力電圧Ｖｏ
ｕｔは安定しない。このため、リーク電流などに起因し
て電流Ｉ４がゼロにもかかわらず出力電圧Ｖｏｕｔが上
昇し、基準電圧発生部１がスタートアップできない場合
があった。
【００２０】具体的には、出力端子１８に正のリーク電
流Ｉｌｅａｋがあると、出力電圧Ｖｏｕｔは次式のよう
になる。 Ｖｏｕｔ＝（Ｒ３＋Ｒ２）Ｉｌｅａｋ＋２×ＶＢＥ’・・・・（１４） ここで、ＶＢＥ’は、微小電流時のトランジスタＱ１の
ベースとエミッタとの間の電圧ＶＢＥ（Ｑ１）である。
このとき、ノード電圧ＶＮ１に負のリーク電流がある
と、ノード電圧ＶＮ１は０〔Ｖ〕となり、オペアンプ１
３の出力電位ＰＢは電源電圧ＶＤＤとなり、ＭＯＳトラ
ンジスタＭ１〜Ｍ４はオフとなる。この状態で、Ｖｏｕ
ｔ＞ＶＲＥＦとなると、スタートアップ回路２は動作せ
ず、出力電圧Ｖｏｕｔは異常電圧のままとなる。
流Ｉｌｅａｋがあると、出力電圧Ｖｏｕｔは次式のよう
になる。 Ｖｏｕｔ＝（Ｒ３＋Ｒ２）Ｉｌｅａｋ＋２×ＶＢＥ’・・・・（１４） ここで、ＶＢＥ’は、微小電流時のトランジスタＱ１の
ベースとエミッタとの間の電圧ＶＢＥ（Ｑ１）である。
このとき、ノード電圧ＶＮ１に負のリーク電流がある
と、ノード電圧ＶＮ１は０〔Ｖ〕となり、オペアンプ１
３の出力電位ＰＢは電源電圧ＶＤＤとなり、ＭＯＳトラ
ンジスタＭ１〜Ｍ４はオフとなる。この状態で、Ｖｏｕ
ｔ＞ＶＲＥＦとなると、スタートアップ回路２は動作せ
ず、出力電圧Ｖｏｕｔは異常電圧のままとなる。
【００２１】このような不都合を防ぐためには、以下の
関係を持たせる必要がある。 異常時のＶｏｕｔ＜ＶＲＥＦ＜正常時のＶｏｕｔ・・・・（１５） この（１５）式の内容は、次のように表すことができる。 ２×ＶＢＥ’＜ＶＲＥＦ＜｛（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）｝＋｛２×Ｖ ＢＥ（Ｑ１）｝・・・・（１６） ここで、（１６）式において、ＶＢＥ（Ｑ１）の電流依
存性が小さいとすると、ＶＢＥ’≒ＶＢＥ（Ｑ１）によ
り、基準電位ＶＲＥＦの変動は（Ｒ２／Ｒ３）×（２×
ΔＶＢＥ）以内でなければならない。
関係を持たせる必要がある。 異常時のＶｏｕｔ＜ＶＲＥＦ＜正常時のＶｏｕｔ・・・・（１５） この（１５）式の内容は、次のように表すことができる。 ２×ＶＢＥ’＜ＶＲＥＦ＜｛（Ｒ２／Ｒ３）×（２×ΔＶＢＥ）｝＋｛２×Ｖ ＢＥ（Ｑ１）｝・・・・（１６） ここで、（１６）式において、ＶＢＥ（Ｑ１）の電流依
存性が小さいとすると、ＶＢＥ’≒ＶＢＥ（Ｑ１）によ
り、基準電位ＶＲＥＦの変動は（Ｒ２／Ｒ３）×（２×
ΔＶＢＥ）以内でなければならない。
【００２２】従って、コンパレータ２１の誤差なども含
めると、上記の基準電圧ＶＲＥＦの変動はさらに小さく
する必要があり、これを実現することは現実的でないこ
とがわかった。すなわち、基準電圧ＶＲＥＦや電圧コン
パレータ２１の精度を上げることは、回路構成を複雑化
することにつながる。そこで、本発明の目的は、上記の
点に鑑み、スタートアップ動作を安定に行える上に、そ
の回路構成が簡易であるスタートアップ回路を有する、
バンドギャップリファレンス回路を提供することにあ
る。
めると、上記の基準電圧ＶＲＥＦの変動はさらに小さく
する必要があり、これを実現することは現実的でないこ
とがわかった。すなわち、基準電圧ＶＲＥＦや電圧コン
パレータ２１の精度を上げることは、回路構成を複雑化
することにつながる。そこで、本発明の目的は、上記の
点に鑑み、スタートアップ動作を安定に行える上に、そ
の回路構成が簡易であるスタートアップ回路を有する、
バンドギャップリファレンス回路を提供することにあ
る。
【００２３】
【課題を解決するための手段】上記課題を解決して本発
明の目的を達成するために、請求項１〜請求項３に記載
の発明は、以下のように構成した。すなわち、請求項１
に記載の発明は、第１のトランジスタと、この第１のト
ランジスタに直列に接続されて第１のトランジスタに電
流を供給する第１の電流源と、ベースが前記第１のトラ
ンジスタのベースと接続され、エミッタ面積が前記第１
のトランジスタのエミッタ面積のＮ（Ｎは２以上の整
数）倍からなる第２のトランジスタと、この第２のトラ
ンジスタに直列に接続される第１の抵抗及び第２の抵抗
と、前記第２のトランジスタと前記第１及び第２の抵抗
を介して直列に接続され、その第２のトランジスタに電
流を供給する第２の電流源と、前記第１のトランジスタ
と前記第１の電流源の接続点の電位と、前記第１の抵抗
と前記第２の抵抗の接続点の電位が同じになるように、
前記第１の電流源と前記第２の電流源の各電流を制御す
る電流制御手段と、を有するバンドギャップリファレン
ス回路において、前記第１または第２の電流源の電流に
比例する電流を生成し、この生成した電流に基づいて前
記第１のトランジスタと前記第１の電流源の接続点の電
位を制御するスタートアップ回路を備えたことを特徴と
するものである。
明の目的を達成するために、請求項１〜請求項３に記載
の発明は、以下のように構成した。すなわち、請求項１
に記載の発明は、第１のトランジスタと、この第１のト
ランジスタに直列に接続されて第１のトランジスタに電
流を供給する第１の電流源と、ベースが前記第１のトラ
ンジスタのベースと接続され、エミッタ面積が前記第１
のトランジスタのエミッタ面積のＮ（Ｎは２以上の整
数）倍からなる第２のトランジスタと、この第２のトラ
ンジスタに直列に接続される第１の抵抗及び第２の抵抗
と、前記第２のトランジスタと前記第１及び第２の抵抗
を介して直列に接続され、その第２のトランジスタに電
流を供給する第２の電流源と、前記第１のトランジスタ
と前記第１の電流源の接続点の電位と、前記第１の抵抗
と前記第２の抵抗の接続点の電位が同じになるように、
前記第１の電流源と前記第２の電流源の各電流を制御す
る電流制御手段と、を有するバンドギャップリファレン
ス回路において、前記第１または第２の電流源の電流に
比例する電流を生成し、この生成した電流に基づいて前
記第１のトランジスタと前記第１の電流源の接続点の電
位を制御するスタートアップ回路を備えたことを特徴と
するものである。
【００２４】請求項２に記載の発明は、請求項１に記載
のバンドギャップリファレンス回路において、前記スタ
ートアップ回路は、前記第１または第２の電流源の電流
に比例した電流を生成する第３の電流源と、この第３の
電流源の生成電流を基準電流と比較しこの比較結果に応
じた制御信号を生成する比較手段と、前記制御信号に基
づいて前記第１のトランジスタと前記第１の電流源の接
続点の電位を制御する制御手段と、を備えていることを
特徴とするものである。
のバンドギャップリファレンス回路において、前記スタ
ートアップ回路は、前記第１または第２の電流源の電流
に比例した電流を生成する第３の電流源と、この第３の
電流源の生成電流を基準電流と比較しこの比較結果に応
じた制御信号を生成する比較手段と、前記制御信号に基
づいて前記第１のトランジスタと前記第１の電流源の接
続点の電位を制御する制御手段と、を備えていることを
特徴とするものである。
【００２５】請求項３に記載の発明は、請求項２に記載
のバンドギャップリファレンス回路において、前記制御
手段は第４の電流源を含み、この第４の電流源は前記制
御信号に基づいて前記第１のトランジスタに対して電流
を供給し、前記第１のトランジスタと前記第１の電流源
の接続点の電位を制御するようになっていることを特徴
とするものである。このような構成からなる本発明によ
れば、スタートアップ回路がスタートアップ動作を安定
に行える上に、その回路構成が簡易となる。
のバンドギャップリファレンス回路において、前記制御
手段は第４の電流源を含み、この第４の電流源は前記制
御信号に基づいて前記第１のトランジスタに対して電流
を供給し、前記第１のトランジスタと前記第１の電流源
の接続点の電位を制御するようになっていることを特徴
とするものである。このような構成からなる本発明によ
れば、スタートアップ回路がスタートアップ動作を安定
に行える上に、その回路構成が簡易となる。
【００２６】
【発明の実施の形態】以下、本発明のバンドギャップリ
ファレンス回路の実施形態について、図面を参照して説
明する。図１は、本発明のバンドギャップリファレンス
回路の第１実施形態の構成を示すブロック図である。こ
の第１実施形態に係るバンドギャップリファレンス回路
は、図１に示すように、基準電圧を発生する基準電圧発
生部１と、この基準電圧発生部１のスタートアップさせ
るためのスタートアップ回路３とを備え、図３のスター
トアップ回路２をスタートアップ回路３に置き換えたも
のである。
ファレンス回路の実施形態について、図面を参照して説
明する。図１は、本発明のバンドギャップリファレンス
回路の第１実施形態の構成を示すブロック図である。こ
の第１実施形態に係るバンドギャップリファレンス回路
は、図１に示すように、基準電圧を発生する基準電圧発
生部１と、この基準電圧発生部１のスタートアップさせ
るためのスタートアップ回路３とを備え、図３のスター
トアップ回路２をスタートアップ回路３に置き換えたも
のである。
【００２７】従って、以下の説明では、基準電圧発生部
１についてはその詳細な説明を省略し、スタートアップ
回路３について主に説明する。基準電圧発生部１は、図
３に示す基準電圧発生部１と同様に構成される。すなわ
ち、基準電圧発生部１は、図１に示すように、ＰＮＰ型
のトランジスタＱ１、Ｑ２をダーリントン接続したダー
リントン回路１１と、ＰＮＰ型のトランジスタＱ３、Ｑ
４をダーリントン接続したダーリントン回路１２と、電
流制御手段として機能するオペアンプ（演算増幅器）１
３と、電流源として機能するＰチャネル型のＭＯＳトラ
ンジスタＭ１〜Ｍ４と、抵抗Ｒ１〜Ｒ３とを、少なくと
も備えている。
１についてはその詳細な説明を省略し、スタートアップ
回路３について主に説明する。基準電圧発生部１は、図
３に示す基準電圧発生部１と同様に構成される。すなわ
ち、基準電圧発生部１は、図１に示すように、ＰＮＰ型
のトランジスタＱ１、Ｑ２をダーリントン接続したダー
リントン回路１１と、ＰＮＰ型のトランジスタＱ３、Ｑ
４をダーリントン接続したダーリントン回路１２と、電
流制御手段として機能するオペアンプ（演算増幅器）１
３と、電流源として機能するＰチャネル型のＭＯＳトラ
ンジスタＭ１〜Ｍ４と、抵抗Ｒ１〜Ｒ３とを、少なくと
も備えている。
【００２８】ここで、トランジスタＱ１とトランジスタ
Ｑ２のサイズは同一であり、トランジスタＱ３とトラン
ジスタＱ４のサイズは同一である。また、トラジスタＱ
３、Ｑ４のエミッタ面積は、トランジスタＱ１、Ｑ２の
エミッタ面積のＮ（Ｎは正の整数）倍である。さらに、
ＭＯＳトランジスタＭ１〜Ｍ４の各サイズは同一であ
る。スタートアップ回路３は、図１に示すように、基準
電圧発生部１の内部電流に比例する電流を生成するため
の電流源３１と、比較手段としての電流コンパレータ
（電流比較器）３２と、スイッチ３３と、電流源３４と
を備えている。
Ｑ２のサイズは同一であり、トランジスタＱ３とトラン
ジスタＱ４のサイズは同一である。また、トラジスタＱ
３、Ｑ４のエミッタ面積は、トランジスタＱ１、Ｑ２の
エミッタ面積のＮ（Ｎは正の整数）倍である。さらに、
ＭＯＳトランジスタＭ１〜Ｍ４の各サイズは同一であ
る。スタートアップ回路３は、図１に示すように、基準
電圧発生部１の内部電流に比例する電流を生成するため
の電流源３１と、比較手段としての電流コンパレータ
（電流比較器）３２と、スイッチ３３と、電流源３４と
を備えている。
【００２９】電流源３１は、ＭＯＳトランジスタＭ５か
らなり、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流に
比例した電流を生成するものであり、この生成電流をコ
ンパレータ３２に供給するようになっている。このため
に、ＭＯＳトランジスタＭ５のソースは、電源電圧ＶＤ
Ｄが供給されるようになっている。また、ＭＯＳトラン
ジスタＭ５のゲートは、ＭＯＳトランジスタＭ１〜Ｍ４
のゲートに共通接続され、オペアンプ１３の出力電圧が
供給されるようになっている。さらに、ＭＯＳトランジ
スタＭ５のドレインは、電流コンパレータ３２のＭＯＳ
トランジスタＭ７のドレインに接続されている。
らなり、ＭＯＳトランジスタＭ１〜Ｍ４に流れる電流に
比例した電流を生成するものであり、この生成電流をコ
ンパレータ３２に供給するようになっている。このため
に、ＭＯＳトランジスタＭ５のソースは、電源電圧ＶＤ
Ｄが供給されるようになっている。また、ＭＯＳトラン
ジスタＭ５のゲートは、ＭＯＳトランジスタＭ１〜Ｍ４
のゲートに共通接続され、オペアンプ１３の出力電圧が
供給されるようになっている。さらに、ＭＯＳトランジ
スタＭ５のドレインは、電流コンパレータ３２のＭＯＳ
トランジスタＭ７のドレインに接続されている。
【００３０】電流コンパレータ３２は、ＭＯＳトランジ
スタＭ５に流れる電流をＩ５を、基準電流ＩＲＥＦと比
較し、その比較の結果に応じてスイッチ３３をオンオフ
制御するものである。このために、電流コンパレータ３
２は、ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ
７とからなり、この両ＭＯＳトランジスタＭ６、Ｍ７が
カレントミラーを構成している。すなわち、ＭＯＳトラ
ンジスタＭ６は、ソースが接地されるとともに、ゲート
がＭＯＳトランジスタＭ７のゲートに接続されている。
また、ＭＯＳトランジスタＭ６のドレインには、基準電
流ＩＲＥＦが供給されるようになっている。さらに、Ｍ
ＯＳトランジスタＭ７は、ソースが接地されるととも
に、ゲートがＭＯＳトランジスタＭ６のゲートに接続さ
れている。また、ＭＯＳトランジスタＭ７のドレインに
は、ＭＯＳトランジスタＭ５に流れる電流Ｉ５が供給さ
れるようになっている。
スタＭ５に流れる電流をＩ５を、基準電流ＩＲＥＦと比
較し、その比較の結果に応じてスイッチ３３をオンオフ
制御するものである。このために、電流コンパレータ３
２は、ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ
７とからなり、この両ＭＯＳトランジスタＭ６、Ｍ７が
カレントミラーを構成している。すなわち、ＭＯＳトラ
ンジスタＭ６は、ソースが接地されるとともに、ゲート
がＭＯＳトランジスタＭ７のゲートに接続されている。
また、ＭＯＳトランジスタＭ６のドレインには、基準電
流ＩＲＥＦが供給されるようになっている。さらに、Ｍ
ＯＳトランジスタＭ７は、ソースが接地されるととも
に、ゲートがＭＯＳトランジスタＭ６のゲートに接続さ
れている。また、ＭＯＳトランジスタＭ７のドレインに
は、ＭＯＳトランジスタＭ５に流れる電流Ｉ５が供給さ
れるようになっている。
【００３１】スイッチ３３は、電流コンパレータ３２の
出力によりオンオフ制御されるＭＯＳトランジスタなど
の電子スイッチからなる。このスイッチ３３は、その一
端がトランジスタＱ１のエミッタと抵抗Ｒ１との共通接
続点に接続され、その他端が電流源３４に接続されてい
る。電流源３４には、電源電圧ＶＤＤが供給されるよう
になっている。このため、スイッチ３３がオンすると、
電流源３４から所定の電流がトランジスタＱ１に供給さ
れるようになっている。
出力によりオンオフ制御されるＭＯＳトランジスタなど
の電子スイッチからなる。このスイッチ３３は、その一
端がトランジスタＱ１のエミッタと抵抗Ｒ１との共通接
続点に接続され、その他端が電流源３４に接続されてい
る。電流源３４には、電源電圧ＶＤＤが供給されるよう
になっている。このため、スイッチ３３がオンすると、
電流源３４から所定の電流がトランジスタＱ１に供給さ
れるようになっている。
【００３２】次に、このような構成からなる第１実施形
態のスタートアップ回路３の動作について説明する。基
準電圧発生部１をスタートアップさせるスタートアップ
時において、電流源３１であるＭＯＳトランジスタＭ５
は、基準電圧発生部１の内部に流れる電流として、ＭＯ
ＳトランジスタＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４に比
例する電流を検出する。この時には、ＭＯＳトランジス
タＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４はゼロであるの
で、ＭＯＳトランジスタＭ５に流れる電流Ｉ５もゼロと
なる。
態のスタートアップ回路３の動作について説明する。基
準電圧発生部１をスタートアップさせるスタートアップ
時において、電流源３１であるＭＯＳトランジスタＭ５
は、基準電圧発生部１の内部に流れる電流として、ＭＯ
ＳトランジスタＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４に比
例する電流を検出する。この時には、ＭＯＳトランジス
タＭ１〜Ｍ４に流れる電流Ｉ１〜Ｉ４はゼロであるの
で、ＭＯＳトランジスタＭ５に流れる電流Ｉ５もゼロと
なる。
【００３３】電流コンパレータ３２では、ＭＯＳトラン
ジスタＭ６、Ｍ７はカレントミラーの関係にあるので、
ＭＯＳトランジスタＭ７にＭＯＳトランジスタＭ６に流
れると同様の電流ＩＲＥＦを流そうとする。しかし、電
流Ｉ５がゼロであり、ＩＲＥＦ＞Ｉ５の関係にある。こ
のため、ＭＯＳトランジスタＭ７には電流が供給され
ず、電流コンパレータ３２の出力電圧ＶＣは、「Ｈ」レ
ベルとなる。これにより、スイッチ３３がオンするの
で、電流源３４はトランジスタＱ１に電流を供給する。
ジスタＭ６、Ｍ７はカレントミラーの関係にあるので、
ＭＯＳトランジスタＭ７にＭＯＳトランジスタＭ６に流
れると同様の電流ＩＲＥＦを流そうとする。しかし、電
流Ｉ５がゼロであり、ＩＲＥＦ＞Ｉ５の関係にある。こ
のため、ＭＯＳトランジスタＭ７には電流が供給され
ず、電流コンパレータ３２の出力電圧ＶＣは、「Ｈ」レ
ベルとなる。これにより、スイッチ３３がオンするの
で、電流源３４はトランジスタＱ１に電流を供給する。
【００３４】この結果、ノード電圧ＶＮ１が上がってノ
ード電圧ＶＮ３を上回るようになるので、オペアンプ１
３の出力電位ＰＢが下がる。このため、ＭＯＳトランジ
スタＭ１〜Ｍ４がオンとなり、ＭＯＳトランジスタＭ１
〜Ｍ４に電流Ｉ１〜Ｉ４が流れ始める。このとき、ＭＯ
ＳトランジスタＭ５もオンとなる。ＭＯＳトランジスタ
Ｍ１〜Ｍ４の電流Ｉ１〜Ｉ４は増加していくが、これに
伴ってＭＯＳトランジスタＭ５の電流Ｉ５も増加してい
く。そして、電流Ｉ５が、ＩＲＥＦ＜Ｉ５となって、基
準電流ＩＲＥＦを上回ると、電流コンパレータ３２の出
力電圧ＶＣは、「Ｌ」レベルとなる。これにより、スイ
ッチ３３がオフするので、電流源３４からトランジスタ
Ｑ１への電流の供給が停止される。
ード電圧ＶＮ３を上回るようになるので、オペアンプ１
３の出力電位ＰＢが下がる。このため、ＭＯＳトランジ
スタＭ１〜Ｍ４がオンとなり、ＭＯＳトランジスタＭ１
〜Ｍ４に電流Ｉ１〜Ｉ４が流れ始める。このとき、ＭＯ
ＳトランジスタＭ５もオンとなる。ＭＯＳトランジスタ
Ｍ１〜Ｍ４の電流Ｉ１〜Ｉ４は増加していくが、これに
伴ってＭＯＳトランジスタＭ５の電流Ｉ５も増加してい
く。そして、電流Ｉ５が、ＩＲＥＦ＜Ｉ５となって、基
準電流ＩＲＥＦを上回ると、電流コンパレータ３２の出
力電圧ＶＣは、「Ｌ」レベルとなる。これにより、スイ
ッチ３３がオフするので、電流源３４からトランジスタ
Ｑ１への電流の供給が停止される。
【００３５】このようなスタートアップ回路３の動作に
より、基準電圧発生部１に電流が流れ始めると、オペア
ンプ１３の動作により、基準電圧発生部１は電流が流れ
た状態の安定点で動作が安定するようになる。以上説明
したように、この第１実施形態によれば、スタートアッ
プ回路３が、基準電圧発生部１の内部電流を検出し、そ
の検出電流を基準電流と比較し、その比較結果に基づい
て基準電圧発生部１のスタートアップを行うようにし
た。このため、多少のリーク電流があっても基準電圧発
生部１のスタートアップ動作を安定化できる。
より、基準電圧発生部１に電流が流れ始めると、オペア
ンプ１３の動作により、基準電圧発生部１は電流が流れ
た状態の安定点で動作が安定するようになる。以上説明
したように、この第１実施形態によれば、スタートアッ
プ回路３が、基準電圧発生部１の内部電流を検出し、そ
の検出電流を基準電流と比較し、その比較結果に基づい
て基準電圧発生部１のスタートアップを行うようにし
た。このため、多少のリーク電流があっても基準電圧発
生部１のスタートアップ動作を安定化できる。
【００３６】また、リーク電流と正常動作時の電流には
大差があるので、基準電流の精度が低くても問題がな
く、スタートアップ回路３の電流コンパレータ３２の誤
差を大きくすることができる。このため、スタートアッ
プ回路３を簡易な回路構成で実現できる。さらに、この
第１実施形態のスタートアップ回路３では、従来のスタ
ートアップの方法と併用するようにしたので、さらに安
定したスタートアップを実現することができる。
大差があるので、基準電流の精度が低くても問題がな
く、スタートアップ回路３の電流コンパレータ３２の誤
差を大きくすることができる。このため、スタートアッ
プ回路３を簡易な回路構成で実現できる。さらに、この
第１実施形態のスタートアップ回路３では、従来のスタ
ートアップの方法と併用するようにしたので、さらに安
定したスタートアップを実現することができる。
【００３７】次に、本発明のバンドギャップリファレン
ス回路の第２実施形態について、図２を参照して説明す
る。この第２実施形態に係るバンドギャップリファレン
ス回路は、図２に示すように、基準電圧を発生させる基
準電圧発生部１Ａと、この基準電圧発生部１Ａをスター
トアップさせるためのスタートアップ回路３とからな
り、図１の基準電圧発生部１を基準電圧発生部１Ａに置
き換えたものである。
ス回路の第２実施形態について、図２を参照して説明す
る。この第２実施形態に係るバンドギャップリファレン
ス回路は、図２に示すように、基準電圧を発生させる基
準電圧発生部１Ａと、この基準電圧発生部１Ａをスター
トアップさせるためのスタートアップ回路３とからな
り、図１の基準電圧発生部１を基準電圧発生部１Ａに置
き換えたものである。
【００３８】従って、以下の説明では、スタートアップ
回路３についてはその詳細な説明を省略し、基準電圧発
生部１Ａについて主に説明する。基準電圧発生部１Ａ
は、図１に示す基準電圧発生部１のダーリントン回路１
１、１２を、図２に示すように単一のＰＮＰ型のトラン
ジスタＱ５、Ｑ６に置き換え、これに伴ってＭＯＳトラ
ンジスタＭ２、Ｍ３を省略するようにしたものである。
回路３についてはその詳細な説明を省略し、基準電圧発
生部１Ａについて主に説明する。基準電圧発生部１Ａ
は、図１に示す基準電圧発生部１のダーリントン回路１
１、１２を、図２に示すように単一のＰＮＰ型のトラン
ジスタＱ５、Ｑ６に置き換え、これに伴ってＭＯＳトラ
ンジスタＭ２、Ｍ３を省略するようにしたものである。
【００３９】すなわち、基準電圧発生部１Ａは、図２に
示すように、トランジスタＱ５、Ｑ６と、電流制御手段
として機能するオペアンプ１３と、トランジスタＱ５、
Ｑ６の電流源として機能するＰチャネル型のＭＯＳトラ
ンジスタＭ１、Ｍ４と、抵抗Ｒ１〜Ｒ３とを備えてい
る。ここで、トラジスタＱ６のエミッタ面積は、トラン
ジスタＱ５のエミッタ面積のＮ（Ｎは正の整数）倍であ
る。
示すように、トランジスタＱ５、Ｑ６と、電流制御手段
として機能するオペアンプ１３と、トランジスタＱ５、
Ｑ６の電流源として機能するＰチャネル型のＭＯＳトラ
ンジスタＭ１、Ｍ４と、抵抗Ｒ１〜Ｒ３とを備えてい
る。ここで、トラジスタＱ６のエミッタ面積は、トラン
ジスタＱ５のエミッタ面積のＮ（Ｎは正の整数）倍であ
る。
【００４０】スタートアップ回路３は、電流源３１と、
比較手段としての電流コンパレータ３２と、スイッチ３
３と、電流源３４とを備えている。従って、このスター
トアップ回路は、その構成が図１のスタートアップ回路
３と同様である。ただし、このスタートアップ回路３
は、スタートアップ時に、トランジスタＱ５に流れる電
流を制御するようになっている点が異なる。このような
構成からなる第２実施形態によれば、第１実施形態と同
様の効果を得ることができる。
比較手段としての電流コンパレータ３２と、スイッチ３
３と、電流源３４とを備えている。従って、このスター
トアップ回路は、その構成が図１のスタートアップ回路
３と同様である。ただし、このスタートアップ回路３
は、スタートアップ時に、トランジスタＱ５に流れる電
流を制御するようになっている点が異なる。このような
構成からなる第２実施形態によれば、第１実施形態と同
様の効果を得ることができる。
【００４１】なお、上記の実施形態では、基準電圧発生
部１、１Ａに抵抗Ｒ１を含むようにしたが、抵抗Ｒ１は
省略するようにしても良い。また、上記の実施形態で
は、スタートアップ回路３に電流源３４を含むようにし
た。しかし、その電流源３４に代えて電圧源にするよう
にしても良く、または電流源３４を省略してスイッチ３
３の一端に電源電圧ＶＤＤを供給するようにしても良
い。
部１、１Ａに抵抗Ｒ１を含むようにしたが、抵抗Ｒ１は
省略するようにしても良い。また、上記の実施形態で
は、スタートアップ回路３に電流源３４を含むようにし
た。しかし、その電流源３４に代えて電圧源にするよう
にしても良く、または電流源３４を省略してスイッチ３
３の一端に電源電圧ＶＤＤを供給するようにしても良
い。
【００４２】
【発明の効果】以上説明したように、本発明では、スタ
ートアップ回路が、基準電圧発生部の内部電流を検出
し、その検出電流を基準電流と比較し、その比較結果に
基づいて基準電圧発生部のスタートアップを行うように
した。このため、本発明によれば、スタートアップ回路
がスタートアップ動作を安定に行える上に、その回路構
成が簡易となる。
ートアップ回路が、基準電圧発生部の内部電流を検出
し、その検出電流を基準電流と比較し、その比較結果に
基づいて基準電圧発生部のスタートアップを行うように
した。このため、本発明によれば、スタートアップ回路
がスタートアップ動作を安定に行える上に、その回路構
成が簡易となる。
【図１】本発明のバンドギャップリファレンス回路の第
１実施形態の構成を示す回路図である。
１実施形態の構成を示す回路図である。
【図２】本発明のバンドギャップリファレンス回路の第
２実施形態の構成を示す回路図である。
２実施形態の構成を示す回路図である。
【図３】従来のバンドギャップリファレンス回路の構成
を示す回路図である。
を示す回路図である。
Ｑ１〜Ｑ６ トランジスタ
Ｍ１〜Ｍ４ ＭＯＳトランジスタ（電流源）
Ｒ１〜Ｒ３ 抵抗
１、１Ａ 基準電圧発生部
３ スタートアップ回路
１１、１２ ダーリントン回路
１３ オペアンプ（電流制御手段）
１８ 出力端子
３１ 電流源
３２ 電流コンパレータ
３３ スイッチ
３４ 電流源
Claims (3)
- 【請求項１】 第１のトランジスタと、 この第１のトランジスタに直列に接続されて第１のトラ
ンジスタに電流を供給する第１の電流源と、 ベースが前記第１のトランジスタのベースと接続され、
エミッタ面積が前記第１のトランジスタのエミッタ面積
のＮ（Ｎは２以上の整数）倍からなる第２のトランジス
タと、 この第２のトランジスタに直列に接続される第１の抵抗
及び第２の抵抗と、 前記第２のトランジスタと前記第１及び第２の抵抗を介
して直列に接続され、その第２のトランジスタに電流を
供給する第２の電流源と、 前記第１のトランジスタと前記第１の電流源の接続点の
電位と、前記第１の抵抗と前記第２の抵抗の接続点の電
位が同じになるように、前記第１の電流源と前記第２の
電流源の各電流を制御する電流制御手段と、を有するバ
ンドギャップリファレンス回路において、 前記第１または第２の電流源の電流に比例する電流を生
成し、この生成した電流に基づいて前記第１のトランジ
スタと前記第１の電流源の接続点の電位を制御するスタ
ートアップ回路を備えたことを特徴とするバンドギャッ
プリファレンス回路。 - 【請求項２】 前記スタートアップ回路は、 前記第１または第２の電流源の電流に比例した電流を生
成する第３の電流源と、 この第３の電流源の生成電流を基準電流と比較しこの比
較結果に応じた制御信号を生成する比較手段と、 前記制御信号に基づいて前記第１のトランジスタと前記
第１の電流源の接続点の電位を制御する制御手段と、を
備えていることを特徴とする請求項１に記載のバンドギ
ャップリファレンス回路。 - 【請求項３】 前記制御手段は第４の電流源を含み、こ
の第４の電流源は前記制御信号に基づいて前記第１のト
ランジスタに対して電流を供給し、前記第１のトランジ
スタと前記第１の電流源の接続点の電位を制御するよう
になっていることを特徴とする請求項２に記載のバンド
ギャップリファレンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002066766A JP4397562B2 (ja) | 2002-03-12 | 2002-03-12 | バンドギャップリファレンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002066766A JP4397562B2 (ja) | 2002-03-12 | 2002-03-12 | バンドギャップリファレンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003263232A true JP2003263232A (ja) | 2003-09-19 |
| JP4397562B2 JP4397562B2 (ja) | 2010-01-13 |
Family
ID=29198404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002066766A Expired - Fee Related JP4397562B2 (ja) | 2002-03-12 | 2002-03-12 | バンドギャップリファレンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4397562B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316530A (ja) * | 2004-04-27 | 2005-11-10 | Fuji Electric Holdings Co Ltd | 定電流源回路 |
| JP2006109349A (ja) * | 2004-10-08 | 2006-04-20 | Ricoh Co Ltd | 定電流回路及びその定電流回路を使用したシステム電源装置 |
| GB2430766A (en) * | 2005-09-30 | 2007-04-04 | Texas Instruments Inc | Band-gap voltage reference start up circuit |
| JP2008071245A (ja) * | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | 基準電流生成装置 |
| GB2442494A (en) * | 2006-10-06 | 2008-04-09 | Wolfson Microelectronics Plc | Voltage reference start-up circuit |
| DE102006061512A1 (de) * | 2006-12-18 | 2008-06-19 | Atmel Germany Gmbh | Schaltungsanordnung zum Erzeugen eines temperaturkompensierten Spannungs- oder Stromreferenzwerts |
| KR100870159B1 (ko) * | 2007-03-13 | 2008-11-24 | 삼성전자주식회사 | 기준 전압 생성기, 이를 포함하는 집적 회로 및 기준전압을 생성하는 방법 |
| CN101211193B (zh) * | 2006-12-29 | 2010-06-02 | 联发科技股份有限公司 | 带隙基准电路与其启动方法 |
| EP2239645A1 (en) * | 2009-04-09 | 2010-10-13 | austriamicrosystems AG | Band gap reference circuit and method for operating a band gap reference circuit |
| JP2013212010A (ja) * | 2012-03-30 | 2013-10-10 | Lapis Semiconductor Co Ltd | 電圧発生回路、半導体メモリ、及び電圧制御方法 |
| US9035694B2 (en) | 2013-02-20 | 2015-05-19 | Samsung Electronics Co., Ltd. | Circuit for generating reference voltage |
| GB2557275A (en) * | 2016-12-02 | 2018-06-20 | Nordic Semiconductor Asa | Reference voltages |
| CN114696589A (zh) * | 2020-12-31 | 2022-07-01 | 晟矽微电子(南京)有限公司 | 驱动装置及电子设备 |
| CN119536446A (zh) * | 2024-11-25 | 2025-02-28 | 思瑞浦微电子科技（苏州）股份有限公司 | 用于带隙基准电路的启动电路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110568898B (zh) * | 2019-09-25 | 2021-06-08 | 上海华虹宏力半导体制造有限公司 | 带隙基准源的启动电路 |
-
2002
- 2002-03-12 JP JP2002066766A patent/JP4397562B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316530A (ja) * | 2004-04-27 | 2005-11-10 | Fuji Electric Holdings Co Ltd | 定電流源回路 |
| JP2006109349A (ja) * | 2004-10-08 | 2006-04-20 | Ricoh Co Ltd | 定電流回路及びその定電流回路を使用したシステム電源装置 |
| US7535285B2 (en) | 2005-09-30 | 2009-05-19 | Texas Instruments Incorporated | Band-gap voltage reference circuit |
| GB2430766A (en) * | 2005-09-30 | 2007-04-04 | Texas Instruments Inc | Band-gap voltage reference start up circuit |
| GB2430766B (en) * | 2005-09-30 | 2010-12-29 | Texas Instruments Inc | Band-gap voltage reference circuit |
| JP2008071245A (ja) * | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | 基準電流生成装置 |
| US7737675B2 (en) | 2006-09-15 | 2010-06-15 | Oki Semiconductor Co., Ltd. | Reference current generator adjustable by a variable current source |
| GB2442494A (en) * | 2006-10-06 | 2008-04-09 | Wolfson Microelectronics Plc | Voltage reference start-up circuit |
| US7626374B2 (en) | 2006-10-06 | 2009-12-01 | Wolfson Microelectronics Plc | Voltage reference circuit |
| DE102006061512A1 (de) * | 2006-12-18 | 2008-06-19 | Atmel Germany Gmbh | Schaltungsanordnung zum Erzeugen eines temperaturkompensierten Spannungs- oder Stromreferenzwerts |
| CN101211193B (zh) * | 2006-12-29 | 2010-06-02 | 联发科技股份有限公司 | 带隙基准电路与其启动方法 |
| KR100870159B1 (ko) * | 2007-03-13 | 2008-11-24 | 삼성전자주식회사 | 기준 전압 생성기, 이를 포함하는 집적 회로 및 기준전압을 생성하는 방법 |
| EP2239645A1 (en) * | 2009-04-09 | 2010-10-13 | austriamicrosystems AG | Band gap reference circuit and method for operating a band gap reference circuit |
| JP2013212010A (ja) * | 2012-03-30 | 2013-10-10 | Lapis Semiconductor Co Ltd | 電圧発生回路、半導体メモリ、及び電圧制御方法 |
| US9035694B2 (en) | 2013-02-20 | 2015-05-19 | Samsung Electronics Co., Ltd. | Circuit for generating reference voltage |
| GB2557275A (en) * | 2016-12-02 | 2018-06-20 | Nordic Semiconductor Asa | Reference voltages |
| CN114696589A (zh) * | 2020-12-31 | 2022-07-01 | 晟矽微电子(南京)有限公司 | 驱动装置及电子设备 |
| CN119536446A (zh) * | 2024-11-25 | 2025-02-28 | 思瑞浦微电子科技（苏州）股份有限公司 | 用于带隙基准电路的启动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4397562B2 (ja) | 2010-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5955873A (en) | Band-gap reference voltage generator | |
| US20080157746A1 (en) | Bandgap Reference Circuits | |
| CN111610812B (zh) | 一种带隙基准电源产生电路及集成电路 | |
| US7259543B2 (en) | Sub-1V bandgap reference circuit | |
| JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
| JPH02157917A (ja) | 定電流源回路 | |
| CN110989760B (zh) | 基于带隙基准电压的检测电路及带隙基准电压电路 | |
| KR20100077271A (ko) | 기준전압 발생회로 | |
| KR20100077272A (ko) | 기준전압 발생회로 | |
| KR20160089849A (ko) | 밴드갭 레퍼런스 전압 회로 | |
| TWI773137B (zh) | 供應電壓偵測電路與使用其的電路系統 | |
| JPH10171545A (ja) | 定電圧回路 | |
| CN100403208C (zh) | 设定带隙参考电路工作点的电路和方法 | |
| JP2007034506A (ja) | 電源回路 | |
| US11762410B2 (en) | Voltage reference with temperature-selective second-order temperature compensation | |
| US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
| JP2001117654A (ja) | 基準電圧発生回路 | |
| JP2005190111A (ja) | 定電圧回路 | |
| JP2008015779A (ja) | 定電流源回路および電源回路 | |
| US6407621B1 (en) | Mechanism for generating precision user-programmable parameters in analog integrated circuit | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| KR100760145B1 (ko) | 기준 전압 발생 회로, 및 기준 전류 발생 회로 | |
| JP2004227584A (ja) | 温度補償されたバンドギャップ電圧基準回路 | |
| JP2003330556A (ja) | バンドギャップリファレンス回路 | |
| JP3313475B2 (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4397562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |