CN101211193B - 带隙基准电路与其启动方法 - Google Patents
带隙基准电路与其启动方法 Download PDFInfo
- Publication number
- CN101211193B CN101211193B CN2007101666522A CN200710166652A CN101211193B CN 101211193 B CN101211193 B CN 101211193B CN 2007101666522 A CN2007101666522 A CN 2007101666522A CN 200710166652 A CN200710166652 A CN 200710166652A CN 101211193 B CN101211193 B CN 101211193B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- voltage
- current mirror
- circuit
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明是关于一种带隙基准电路及其启动方法,所述的带隙基准电路包括电压产生电路,用来产生与温度无关的定电压,且电压产生电路包括电流镜、运算放大器以及第一、第二双极型晶体管;以及启动电路,用来在电源启动时,使能电流镜直到第一、第二双极型晶体管中的至少一个操作于前向活动区。本发明可以防止电路启动时工作在不恰当的工作点而造成的启动失败。
Description
技术领域
本发明有关于参考电路,特别有关于一种能够避免启动失败的带隙基准电路及其启动方法。
背景技术
一般而言,电压参考电路与电流参考电路广泛地应用于模拟电路中,此种参考电路是以直流电压或电流为主,受电源与工艺参数的影响不大,而且对温度变化会符合预定的相关性。举例来说,带隙基准电路是最常用的高效率电压参考电路,使用具有正温度系数与负温度系数特性的组件,再将这些组件产生的电压或电流依照既定比例予以累加,以便产生与温度无关的输出作为参考电流或电压。传统的带隙基准电路使用双极型晶体管来产生一个约1.25V(几乎与硅能带隙的电子伏特相等)的稳定低电压。
发明内容
本发明的目的在于提供一种能够避免启动失败的带隙基准电路。
本发明提供一种带隙基准电路,包括电压产生电路以及启动电路,电压产生电路包括电流镜,其包括至少一个输出端;运算放大器,耦接到电流镜;以及第一、第二双极型晶体管,分别耦接到运算放大器的两个输入端;其中第一、第二双极型晶体管中的至少一个是通过导电路径耦接到电流镜的输出端。以及启动电路,用来使能上述电流镜,当电源启动时,启动电路便会使能电流镜,直到第一、第二双极型晶体管中的至少一个操作于前向活动区。
本发明另提供一种带隙基准电路,包括电压产生电路,用来产生定电压,以及启动电路。电压产生电路具有电流镜,包括至少一个输出端;运算放大器,耦接到电流镜;以及第一、第二双极型晶体管,分别耦接到运算放大器的两个输入端,其中第一、第二双极型晶体管中的至少一个是通过导电路径耦接到电流镜的输出端。启动电路是耦接在电流镜与导电路径上的节点之间,用来在电源启动时,使能上述电流镜直到上述第一、第二双极型晶体管中的至少一个操作于前向活动区。
本发明另提供一种带隙基准电路,包括电压产生电路,用来产生与温度无关的定电压,且电压产生电路包括电流镜,包括至少一个输出端;运算放大器,耦接到上述电流镜;第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中的至少一个是通过导电路径耦接到上述电流镜的输出端;以及启动电路,用来在电源启动时,使能电流镜直到第一、第二双极型晶体管中的至少一个操作于前向活动区。
本发明另提供一种带隙基准电路的启动方法,上述带隙基准电路包含电压产生电路,且上述电压产生电路包括:电流镜,所述的电流镜包括至少一个输出端;运算放大器,耦接到上述电流镜;第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中至少一个是通过导电路径耦接到上述电流镜的输出端;以及启动电路,上述方法包括电源启动带隙基准电路;以及使能带隙基准电路中的电流镜,使得带隙基准电路中至少一个二极管方式连接的双极型晶体管操作于前向活动区。
本发明另提供一种带隙基准电路的启动方法,上述带隙基准电路包含电压产生电路,且上述电压产生电路包括:电流镜,所述的电流镜包括至少一个输出端;运算放大器,耦接到上述电流镜;第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中至少一个是通过导电路径耦接到上述电流镜的输出端;以及启动电路,上述方法包括电源启动带隙基准电路;使能带隙基准电路中的电流镜,使得带隙基准电路中至少一个二极管方式连接的双极型晶体管进入前向活动区;以及停止使能电流镜。
本发明另提供一种带隙基准电路的启动方法,上述带隙基准电路包含电压产生电路,且上述电压产生电路包括:电流镜,所述的电流镜包括至少一个输出端;运算放大器,耦接到上述电流镜;第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中至少一个是通过导电路径耦接到上述电流镜的输出端;以及启动电路,上述方法包括电源启动带隙基准电路;以及使能带隙基准电路中的电流镜,使得带隙基准电路中至少一个二极管方式连接的双极型晶体管进入前向活动区;其中电流镜是由启动电路所使能,并且启动电路是未设置于带隙基准电路的反馈路径中。
本发明提供的带隙基准电路及方法,可以使带隙基准电路在启动时避免启动失败,提高了电路工作可靠性。
附图说明
图1是本发明中带隙基准电路的一实施方式的示意图。
图2显示图1中带隙基准电路的工作点的示意图。
图3是启动电路的另一实施方式的示意图。
图4是带隙基准电路的另一实施方式的示意图。
图5是带隙基准电路的另一实施方式的示意图。
图6是图5中带隙基准电路的V-I曲线示意图。
图7是带隙基准电路的另一实施方式的示意图。
图8是图7中带隙基准电路的一仿真结果的示意图。
图9是带隙基准电路的另一实施方式的示意图。
图10是带隙基准电路的另一实施方式的示意图。
具体实施方式
图1显示本发明中带隙基准电路的实施方式的示意图。如图所示,带隙基准电路100用来产生一个与温度无关的输出电压Vref,即,定电压。然而,当电压V1与V2同时为0V时,运算放大器OP会关闭(不导通),所以它的输出电压Vbp就会不正确,反馈控制就会因此产生错误。图2显示带隙基准电路100的两个工作点的示意图。如图所示,电压V1与V2具有两个交点,一个在原点(错误的工作点),另一个为正确的工作点。因此,带隙基准电路100需要一个启动电路,以避免操作于错误的工作点(即原点)上。
图3为适用于带隙基准电路的启动电路的实施方式的示意图。当电源启动(power on)时,带隙基准电路100中的电压V1与V2为0V,并且|Vdd-Vbp|会小于|Vtp|,其中Vtp是PMOS晶体管的临界电压(threshold voltage),所以晶体管MN2会利用电压VDD慢慢地(weakly)拉低电压Vs,使得电压Vs到达0V,由于反相器电压Vsb会被拉到高逻辑电平,因此电压Vbp会被晶体管MN1拉到低电位(例如GND)。所以PMOS晶体管MP0~MP2会导通,使得带隙基准电路100能够脱离错误的工作点(原点)。再者,因为在带隙基准电路100脱离错误的工作点之后,电压Vs会被拉到高电位,所以NMOS晶体管MN1会截止,所以PMOS晶体管MP0~MP2导通之后,启动电路就不会再影响带隙基准电路100的正常动作。因此,启动电路可以避免带隙基准电路100操作在错误的工作点(原点)。然而,带隙基准电路100所提供的输出电压Vref超过1.2V,所以不适合操作在低电压电路中。
图4与图5为适用于低电压电路的带隙基准电路。带隙基准电路200与300具有数个错误的工作点。举例来说,在带隙基准电路200中,电压V1与V2为0V时,双极型晶体管(BJT)Q1与Q2操作在截止区,由于运算放大器OP的输出电压Vbp,电流I1会等于电流I2。然而,电流I1与I2几乎都流往与双极型晶体管Q1与Q2并联的电阻R2,使得双极型晶体管Q1与Q2仍然操作于截止区。相似的,在带隙基准电路300中,由电压Vbp控制的PMOS晶体管MP1产生的电流,几乎都流往与双极型晶体管Q1与Q2并联的电阻R3,因此,双极型晶体管Q1及Q2仍然操作于截止区。图6为适用于低电压电路的带隙基准电路的V-I曲线。错误的工作点不只存在于原点,也会存在于双极型晶体管(BJT)被截止时的整个区域中(entire region)。带隙基准电路只有在共基极的双极型晶体管Q1与Q2操作于前向偏压区(forward bias region orforward active region)时,才算是操作于正确的工作点上。
再者,在电源启动(power on)时,启动电路有可能会因为电压Vdd的上升时间(rise time)与电压Vs从低到高的转换时间(conversion time),而在带隙基准电路到达正确的工作点之前就先行关闭(不导通)。因此,图3所示的启动电路并不适用于低电压的带隙基准电路。
为了避免带隙基准电路发生启动失败(start-failure),因此需要一个启动电路在电源启动时使能(或触发,trigger)电流镜直到至少一个双极型晶体管被操作于前向活动区。
图7为带隙基准电路400A的实施方式的示意图。带隙基准电路400A包括电压产生电路300”以及启动电路420A。电压产生电路300”用来产生两个相同的输出电流I4a与I4b,并且由于电流I4a与电流I4b相等,因此电流I4b可由电流I1~I3组合而求得,而输出电压Vref可根据电流I4b而产生。
电压产生电路300”包括电流镜CM、运算放大器OP、电阻R1、R2a、R2b与R3以及两个双极型晶体管(BJT)Q1与Q2,其中电流镜CM包括两个PMOS晶体管MP1与MP2,并且电阻R2a与R2b具有相同的电阻值。PMOS晶体管MP1与MP2可具有相同的尺寸,而双极型晶体管Q1的射极端面积可为双极型晶体管Q2的射极端面积的N倍,并且N>1。在此实施方式中,电阻R4作为电流-电压转换器,但不限定于此,也可为电阻性组件、被动组件或其组合物。
PMOS晶体管MP1包括耦接到电源电压Vdd的第一端、耦接到节点N1的第二端,以及耦接到晶体管MP2的控制端。PMOS晶体管MP2包括耦接到电源电压Vdd的第一端、耦接到晶体管MP1的控制端的控制端,以及耦接到电阻R4的第二端。电阻R3耦接于节点N1与接地电压GND之间,电阻R2a耦接于节点N1与N2之间,电阻R2b耦接于节点N1与N3之间,并且电阻R1耦接于节点N2与双极型晶体管Q1之间。
运算放大器OP包括第一端耦接到节点N2、第二端耦接到节点N3以及输出端耦接到电流镜CM中晶体管MP1与MP2的控制端。运算放大器OP用来根据节点N2与N3上的电压,输出控制信号以便控制电流镜CM。
双极型晶体管Q1包括耦接到电阻R1的射极端、耦接到接地电压GND的集极端以及耦接到双极型晶体管Q2的基极端。双极型晶体管Q2包括耦接到节点N3的射极端、耦接到接地电压GND的集极端以及耦接到双极型晶体管Q1的基极端的基极端。在此实施方式中,双极型晶体管Q1与Q2的基极端都耦接到接地电压GND,即双极型晶体管Q1与Q2为二极管方式连接的晶体管。
若忽略基极电流,顺向导通的二极管的射-基极电压VEB可表示成:
其中k为波兹曼常数(1.38×10-23J/K),q为电荷电量(1.6×10-19C),T为温度,IC为集极电流,而IS为饱和电流。
当运算放大器OP的输入电压V1与V2相互匹配且晶体管Q1的尺寸是晶体管Q2的N倍,晶体管Q1与Q2的射-基极电压差ΔVEB可表示成:
其中VEB1为晶体管Q1的射-基极电压,而VEB2为晶体管Q2的射-基极电压。
由于输入电压V1与V2是通过运算放大器OP而相互匹配(虚短路),因此输入电压V1与V2可表示成:
V1=V2=VEB2=VEB1+I1×R1
因此,通过电阻R2a与R1的电流I1可表示成:
由于电阻R2a与R2b具有相同的阻值而且输入电压V1与V2是通过为运算放大器OP而相互匹配(虚短路),因此电流I2会与电流I1相等。
因此,节点N1上的电压V3也可表示成:
V3=I3×R3=I1×(R1+R2a)+VEB1=I2×R2b+VEB2
所以电流I3可表示成:
由于晶体管的射-基极电压VEB具有-2mV/℃的负温度系数,因此电流I3也会具有负温度系数。
当电流镜CM中PMOS晶体管MP1与MP2尺寸相同时,电流I4b也会与电流I4a相等,并且可表示成:
因此,若适当地选择电阻R1、R2a、R2b与R3的电阻值的比例,电流I4a将可以具有近乎零的温度系数,所以较不受温度变化的影响。换言之,电流镜CM的每个电流镜输出(电流I4a与I4b)也将会具有近乎零的温度系数,所以较不受温度变化的影响。
于是,带隙基准电路400A的输出电压可表示成:
若没有电阻R3,为了得到近乎零的温度系数,带隙基准电路400A的输出电压将会被限制于1.25V,而无法适用于低电压电路中。因此电阻R3是用于产生具有负温度系数的电流I3,以便克服此项限制,且若能适当地选择电阻R1、R2a、R2b与R3的电阻值的比例,输出电压Vref将可以较不受温度变化的影响,为定电压,并操作于低电压电路中。
如图7中所示,启动电路420A包括比较器CP以及NMOS晶体管MN0。NMOS晶体管MN0包括耦接到PMOS晶体管MP1与MP2的控制端的第一端、耦接到接地电压GND的第二端,以及耦接到比较器CP的输出端的控制端。比较器CP包括两个输入端,分别耦接到参考电压Vr以及检测电压VA,以及耦接到NMOS晶体管MN0的控制端的输出端。参考电压Vr等于或小于双极型晶体管Q1与Q2的临界电压,即参考电压Vr不大于双极型晶体管Q1与Q2的临界电压。检测电压VA可为双极型晶体管(Q1或Q2)与电流镜CM的输出端之间的导电路径上的节点电压。举例而言,检测电压VA可为双极型晶体管Q1的射极端上的电压V0、运算放大器OP的非反相输入端上的电压V1、运算放大器OP的反相输入端上的电压V2、节点N1上的电压V3或电阻R1、R2a与R2b的接点上的电压。
当带隙基准电路400A电源启动(power on)时,启动电路420A中的比较器CP会比较参考电压Vr与检测电压VA,并且检测电压VA未超过参考电压Vr时,输出具有高逻辑电平的使能信号EN到NMOS晶体管MN0。换言之,电源启动后,当检测电压VA未超过参考电压Vr时,启动电路420A会通过NMOS晶体管MN0将电压Vbp拉低,以便使能电流镜CM。当检测电压VA超过参考电压Vr时,比较器CP会停止输出使能信号EN,使得NMOS晶体管MN0截止,而且电流镜CM是由运算放大器OP的输出所控制。
当检测电压VA超过参考电压Vr时,双极型晶体管Q1与Q2中的至少一个会操作于前向活动区(forward active region),其中参考电压Vr不大于双极型晶体管的临界电压。换言之,启动电路420A会使能电流镜CM直到至少一个双极型晶体管操作于前向活动区,使得带隙基准电路400A成功地被启动。
图8是带隙基准电路400A的仿真结果的示意图。如图所示,当电压V1或V2小于参考电压Vr时,比较器CP会输出信号使能电流镜CM,直到双极型晶体管Q1与Q2被操作于前向活动区。因此,带隙基准电路400A将可以被成功地启动。
图9为带隙基准电路的另一实施方式的示意图。如图所示,带隙基准电路400B包括电压产生电路200”以及启动电路420B。在此实施方式中,电压产生电路200”为图4中所示的带隙基准电路200,用来产生与温度无关的输出电压Vref,即定电压。比较器CP是根据参考电压Vr与运算放大器OP的反相输入端上的电压V2,产生使能信号EN。此外,参考电压Vr可由固定电流源Ir与双极型晶体管Q0所产生。启动电路420B的操作与图7中带隙基准电路400A所示的420A相似,在此不再累述。
参考电压Vr最好等于双极型晶体管Q0的射极端上的电压VEB0,并且固定电流源Ir所提供的电流最好少于通过双极型晶体管Q1与Q2的电流,使得参考电压Vr与电压V2具有相同的温度系数。因此,当电源电压Vdd超过双极型晶体管Q0~Q2的临界电压时,无论电源电压Vdd的上升时间(rising time)为何,带隙基准电路400B都可以成功地启动(start-up)。
图10是带隙基准电路的另一实施方式的示意图。如图所示,除了启动电路420C之外,带隙基准电路400C与图9中所示的带隙基准电路400B相似。参考电压Vr是由电压分压所产生。举例而言,电阻R4是耦接于电源电压Vdd与比较器CP的输入端之间,而电阻R5是耦接于比较器CP的输入端与接地电压GND之间。启动电路420C的操作与图7中带隙基准电路400A所示的420A相似,在此不再累述。
本发明的带隙基准电路100~300与400A~400C可作为混合模块的操作与模拟集成电路的必要功能性组件,例如数据转换器、锁相环(Phase-LockedLoop,PLL)、振荡器、电源管理电路、动态随机存取内存(DRAM)与闪存等。举例而言,带隙基准电路100~300与400A~400C是用来提供固定电流或输出电压Vref(定电压)到核心电路,使得核心电路可以执行其功能。
本发明也提供一种带隙基准电路的启动方法。在此方法中,当带隙基准电路100~300与400A~400C电源启动(power on)时,带隙基准电路100~300与400A~400C中的电流镜CM会被使能,使得带隙基准电路100~300与400A~400C中的至少一个双极型晶体管操作于前向活动区。
举例而言,在电源启动之后,比较器CP会比较参考电压Vr与电流镜CM的输出端和双极型晶体管Q1与Q2间的导通路径上的检测电压VA,并在检测电压VA未超过参考电压Vr时,输出使能信号EN至NMOS晶体管MN0以便使能电流镜CM。换言之,在电源启动之后,启动电路420A~420C会在检测电压VA未超过参考电压Vr时,利用NMOS晶体管MN0将电压Vbp拉低,以便使能电流镜CM。参考电压Vr是小于或等于双极型晶体管Q1与Q2的临界电压,即参考电压Vr不大于双极型晶体管Q1与Q2的临界电压。
再者,检测电压VA可为双极型晶体管(Q1或Q2)与电流镜CM的输出端之间的导通路径上的节点电压。举例而言,检测电压VA可为双极型晶体管Q1的射极端上的电压V0、运算放大器OP的非反相输入端上的电压V1、运算放大器OP的反相输入端上的电压V2、节点N1上的电压V3或电阻R1、R2a与R2b的接点上的电压。参考电压Vr可由分压器所提供或如图9中所示由固定电流源与二极管连接式的双极型晶体管的组合所提供。
当检测电压VA超过参考电压Vr时,比较器CP会停止输出使能信号EN,使得NMOS晶体管MN0截止,因此电流镜CM是由运算放大器OP的输出所控制。换言之,启动电路420A、420B或420C来使能电流镜CM直到至少一个双极型晶体管操作于前向活动区,使得带隙基准电路400A~400C可以成功地被启动。
虽然本发明已用较佳实施方式揭露如上,然而这并非用来限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,所作的任何更动与改变,都在本发明的保护范围内,具体以权利要求的界定为准。
Claims (29)
1.一种带隙基准电路,所述的带隙基准电路包括:
电压产生器,所述的电压产生器包括:
电流镜,所述的电流镜包括至少一个输出端;
运算放大器,耦接到上述电流镜;以及
第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中的至少一个是经过导电路径耦接到上述电流镜的输出端;以及
启动电路,用来使能上述电流镜;
其中,当电源启动时,上述启动电路会使能上述电流镜,直到上述第一、第二双极型晶体管中的至少一个操作于前向活动区。
2.如权利要求1所述的带隙基准电路,其特征在于,上述启动电路是根据参考电压和上述导电路径上的节点电压来使能上述电流镜,其中上述参考电压小于或等于上述第一双极型晶体管与上述第二双极型晶体管的临界电压。
3.如权利要求2所述的带隙基准电路,其特征在于,上述启动电路包括:
开关晶体管,所述的开关晶体管包括耦接到上述电流镜的控制端的第一端,以及耦接到第一电源电压的第二端;以及
比较器,用来在上述导电路径上的上述节点电压未超过上述参考电压时,导通上述开关晶体管以便使能上述电流镜。
4.如权利要求3所述的带隙基准电路,其特征在于,上述启动电路更包括分压电路,耦接于上述第一电源电压和第二电源电压之间,用来产生上述参考电压。
5.如权利要求3所述的带隙基准电路,其特征在于,上述启动电路更包括:
固定电流源,耦接于第二电源电压与上述比较器的一个输入端之间的连接节点上;以及
第三双极型晶体管,包括耦接于上述连接节点的射极端以及耦接于上述第一电源电压的集极端,并且以上述第三双极型晶体管的射极电压作为上述参考电压。
6.如权利要求5所述的带隙基准电路,其特征在于,上述第一、第二、第三双极型晶体管是以二极管方式连接的晶体管。
7.如权利要求2所述的带隙基准电路,其特征在于,上述启动电路是根据参考电压与上述第一、第二双极型晶体管中的一个的射极电压使能上述电流镜。
8.如权利要求2所述的带隙基准电路,其特征在于,上述启动电路是根据参考电压与上述运算放大器的两个输入端的一个上的电压使能上述电流镜。
9.如权利要求2所述的带隙基准电路,其特征在于,上述启动电路是在上述导电路径上的上述节点电压未超过上述参考电压时使能上述电流镜。
10.一种带隙基准电路,包括:
电压产生电路,用来产生定电压,且上述电压产生电路包括:
电流镜,所述的电流镜包括至少一个输出端;
运算放大器,耦接到上述电流镜;以及
第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中的至少一个是通过导电路径耦接到上述电流镜的输出端;以及
启动电路,耦接于上述电流镜与上述导电路径上的节点之间,用来在电源启动时,使能上述电流镜直到上述第一、第二双极型晶体管中的至少一个操作于前向活动区。
11.如权利要求10所述的带隙基准电路,其特征在于,上述启动电路包括:
比较器,所述的比较器包括两个分别耦接到上述导电路径上的上述节点与参考电压的输入端;以及
开关晶体管,所述的开关晶体管耦接于第一电源电压与上述电流镜的控制端之间,并且上述开关晶体管包括耦接到上述比较器的输出端的控制端,其中上述参考电压小于或等于上述第一双极型晶体管与上述第二双极型晶体管的临界电压。
12.如权利要求11所述的带隙基准电路,其特征在于,上述比较器的上述输入端分别耦接到上述第一、第二双极型晶体管其中一个的射极端与上述参考电压。
13.如权利要求11所述的带隙基准电路,其特征在于,上述比较器的上述输入端分别耦接到上述运算放大器的两个输入端的其中一个上的电压与上述参考电压。
14.一种带隙基准电路,其特征在于,所述的带隙基准电路包括:
电压产生电路,用来产生与温度无关的定电压,且电压产生电路包括:
电流镜,所述的电流镜包括至少一个输出端;
运算放大器,耦接到上述电流镜;
第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中至少一个是通过导电路径耦接到上述电流镜的输出端;以及
启动电路,用来在电源启动时,使能上述电流镜直到上述第一、第二双极型晶体管中的至少一个操作于前向活动区。
15.如权利要求14所述的带隙基准电路,其特征在于,上述启动电路是根据参考电压与上述第一、第二双极型晶体管中至少一个与上述电流镜的输出端之间的上述导电路径上的节点电压来使能上述电流镜,其中上述参考电压小于或等于上述第一双极型晶体管与上述第二双极型晶体管的临界电压。
16.如权利要求14所述的带隙基准电路,其特征在于,上述启动电路是根据参考电压与上述第一、第二双极型晶体管的其中一个的射极电压来使能上述电流镜,其中上述参考电压小于或等于上述第一双极型晶体管与上述第二双极型晶体管的临界电压。
17.如权利要求14所述的带隙基准电路,其特征在于,上述启动电路是根据参考电压与上述运算放大器的反向输入端或非反向输入端上的电压来使能上述电流镜,其中上述参考电压小于或等于上述第一双极型晶体管与上述第二双极型晶体管的临界电压。
18.如权利要求15所述的带隙基准电路,其特征在于,上述启动电路是在上述导电路径上的上述节点电压未超过上述参考电压时使能上述电流镜。
19.如权利要求15所述的带隙基准电路,其特征在于,上述参考电压是由耦接于第一电源电压与第二电源电压间的分压电路所产生。
20.如权利要求15所述的带隙基准电路,其特征在于,上述参考电压是由固定电流源与第三双极型晶体管所产生。
21.如权利要求15所述的带隙基准电路,其特征在于,上述启动电路包括比较器,用来在上述导电路径上的上述节点电压未超过上述参考电压时产生使能信号,以便使能上述电流镜直到上述第一双极型晶体管或上述第二双极型晶体管操作于前向活动区。
22.如权利要求21所述的带隙基准电路,其特征在于,上述启动电路更包括开关晶体管,具有耦接到上述电流镜的控制端的第一端,耦接到第一电源电压的第二端,以及耦接到上述使能信号的控制端。
23.一种带隙基准电路的启动方法,其特征在于,上述带隙基准电路包含电压产生电路,且上述电压产生电路包括:电流镜,所述的电流镜包括至少一个输出端;运算放大器,耦接到上述电流镜;第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中至少一个是通过导电路径耦接到上述电流镜的输出端;以及启动电路,所述的启动方法包括:
启动上述带隙基准电路;以及
使能上述带隙基准电路中的上述电流镜,使得上述带隙基准电路中至少一个以二极管方式连接的双极型晶体管操作于前向活动区。
24.如权利要求23所述的带隙基准电路的启动方法,其特征在于,使能上述带隙基准电路的上述电流镜的步骤,包括:
比较参考电压与上述导电路径上的节点电压,上述导电路径是上述电流镜的输出端和上述以二极管方式连接的双极型晶体管中至少一个之间形成的;以及
当上述导电路径上的上述节点电压未超过上述参考电压时,使能上述电流镜。
25.如权利要求23所述的带隙基准电路的启动方法,其特征在于,上述参考电压不大于上述以二极管方式连接的双极型晶体管的临界电压。
26.如权利要求23所述的带隙基准电路的启动方法,其特征在于,上述节点电压是上述以二极管方式连接的双极型晶体管的射极电压。
27.如权利要求23所述的带隙基准电路的启动方法,其特征在于,上述节点电压是与上述以二极管方式连接的上述双极型晶体管耦接的上述运算放大器的反向输入端或非反向输入端上的电压。
28.一种带隙基准电路的启动方法,其特征在于,上述带隙基准电路包含电压产生电路,且上述电压产生电路包括:电流镜,所述的电流镜包括至少一个输出端;运算放大器,耦接到上述电流镜;第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中至少一个是通过导电路径耦接到上述电流镜的输出端;以及启动电路,所述的启动方法包括:
启动上述带隙基准电路;
使能上述带隙基准电路中的上述电流镜,使得上述带隙基准电路中至少一个以二极管方式连接的双极型晶体管进入前向活动区;以及
停止使能上述电流镜。
29.一种带隙基准电路的启动方法,其特征在于,上述带隙基准电路包含电压产生电路,且上述电压产生电路包括:电流镜,所述的电流镜包括至少一个输出端;运算放大器,耦接到上述电流镜;第一、第二双极型晶体管,分别耦接到上述运算放大器的两个输入端,其中上述第一、第二双极型晶体管中至少一个是通过导电路径耦接到上述电流镜的输出端;以及启动电路,所述的启动方法包括下列步骤:
启动上述带隙基准电路;以及
使能上述带隙基准电路中的上述电流镜,使得上述带隙基准电路中至少一个以二极管方式连接的双极型晶体管进入前向活动区;其中上述电流镜是由启动电路所使能,并且上述启动电路未设置在上述带隙基准电路的反馈路径中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/617,991 | 2006-12-29 | ||
US11/617,991 US20080157746A1 (en) | 2006-12-29 | 2006-12-29 | Bandgap Reference Circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101211193A CN101211193A (zh) | 2008-07-02 |
CN101211193B true CN101211193B (zh) | 2010-06-02 |
Family
ID=39582950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101666522A Expired - Fee Related CN101211193B (zh) | 2006-12-29 | 2007-11-01 | 带隙基准电路与其启动方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080157746A1 (zh) |
CN (1) | CN101211193B (zh) |
TW (1) | TWI356984B (zh) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4932612B2 (ja) * | 2007-06-15 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | バイアス回路 |
US9659268B2 (en) * | 2008-02-12 | 2017-05-23 | CertusVies Technologies, LLC | Ticket approval system for and method of performing quality control in field service applications |
EP2239645A1 (en) * | 2009-04-09 | 2010-10-13 | austriamicrosystems AG | Band gap reference circuit and method for operating a band gap reference circuit |
TWI382292B (zh) * | 2009-05-07 | 2013-01-11 | Aicestar Technology Suzhou Corp | 帶隙電路 |
CN101907901B (zh) * | 2009-06-05 | 2012-05-09 | 秉亮科技(苏州)有限公司 | 带隙电路 |
TWI381265B (zh) * | 2009-07-21 | 2013-01-01 | Univ Nat Taipei Technology | 具有啟動電路並可同時提供與溫度無關的參考電流及參考電壓之帶差參考電路 |
CN101963821B (zh) * | 2009-07-23 | 2012-11-21 | 三星半导体(中国)研究开发有限公司 | 启动电路及具有启动电路的带隙电压基准电路 |
CN101630173B (zh) * | 2009-08-20 | 2012-06-20 | 四川和芯微电子股份有限公司 | 一种具有低闪烁噪声的cmos带隙基准源电路 |
CN101763136A (zh) * | 2009-11-09 | 2010-06-30 | 天津南大强芯半导体芯片设计有限公司 | 一种非对称带隙基准电路 |
CN101853042B (zh) * | 2010-05-28 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | 带隙基准电路 |
TWI501067B (zh) | 2010-08-18 | 2015-09-21 | Novatek Microelectronics Corp | 能帶隙參考電路及能帶隙參考電流源 |
TWI418968B (zh) * | 2010-09-21 | 2013-12-11 | Novatek Microelectronics Corp | 參考電壓與參考電流產生電路及方法 |
US9092044B2 (en) * | 2011-11-01 | 2015-07-28 | Silicon Storage Technology, Inc. | Low voltage, low power bandgap circuit |
CN103135652B (zh) * | 2011-11-25 | 2014-12-10 | 深圳市博驰信电子有限责任公司 | 一种带隙基准电路、电源保护电路及电源 |
CN103425171A (zh) * | 2012-05-18 | 2013-12-04 | 联咏科技股份有限公司 | 启动电路及带隙电压产生装置 |
CN103869873A (zh) * | 2012-12-12 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
CN103677031B (zh) * | 2013-05-31 | 2015-01-28 | 国家电网公司 | 一种提供零温度系数电压和电流的方法及电路 |
CN103440012A (zh) * | 2013-08-30 | 2013-12-11 | 昆山奥德鲁自动化技术有限公司 | 一种电压源电路 |
CN103744464B (zh) * | 2013-12-20 | 2015-07-29 | 中国科学院微电子研究所 | 一种具有电流补偿的带隙基准电路 |
CN103722274B (zh) * | 2013-12-27 | 2015-05-13 | 深圳华意隆电气股份有限公司 | 一种镜像电流电压采样反馈双环控制熔化极气体保护焊机 |
CN103762838B (zh) * | 2014-01-13 | 2017-01-11 | 帝奥微电子有限公司 | 一种用于高压dc-dc电路中的使能启动电路 |
US9489004B2 (en) | 2014-05-30 | 2016-11-08 | Globalfoundries Singapore Pte. Ltd. | Bandgap reference voltage generator circuits |
CN104281190B (zh) * | 2014-09-04 | 2016-08-31 | 成都锐成芯微科技有限责任公司 | 一种可同时产生零温度系数电流和零温度电压的基准源 |
US10386879B2 (en) * | 2015-01-20 | 2019-08-20 | Taiwan Semiconductor Manufacturing Company Limited | Bandgap reference voltage circuit with a startup current generator |
CN106155173B (zh) * | 2015-04-28 | 2018-01-09 | 晶豪科技股份有限公司 | 能隙参考电路 |
WO2016172936A1 (en) * | 2015-04-30 | 2016-11-03 | Micron Technology, Inc. | Methods and apparatuses including process, voltage, and temperature independent current generator circuit |
KR101733157B1 (ko) * | 2015-05-15 | 2017-05-08 | 포항공과대학교 산학협력단 | 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 |
CN105955388A (zh) * | 2016-05-26 | 2016-09-21 | 京东方科技集团股份有限公司 | 一种基准电路 |
TWI605325B (zh) * | 2016-11-21 | 2017-11-11 | 新唐科技股份有限公司 | 電流源電路 |
CN107404312B (zh) * | 2017-01-13 | 2020-11-27 | 上海韦玏微电子有限公司 | 电流源的启动电路及电压源的启动电路 |
TWI632644B (zh) * | 2017-08-30 | 2018-08-11 | 絡達科技股份有限公司 | 積體電路結構 |
TWI720305B (zh) * | 2018-04-10 | 2021-03-01 | 智原科技股份有限公司 | 電壓產生電路 |
KR102499482B1 (ko) * | 2018-07-16 | 2023-02-13 | 삼성전자주식회사 | 반도체 회로 및 반도체 시스템 |
US11127437B2 (en) * | 2019-10-01 | 2021-09-21 | Macronix International Co., Ltd. | Managing startups of bandgap reference circuits in memory systems |
TWI719809B (zh) * | 2020-01-20 | 2021-02-21 | 瑞昱半導體股份有限公司 | 溫度感測電路 |
US10983547B1 (en) * | 2020-01-29 | 2021-04-20 | Panasonic Intellectual Property Management Co., Ltd. | Bandgap reference circuit with reduced flicker noise |
WO2021226495A1 (en) * | 2020-05-07 | 2021-11-11 | Texas Instruments Incorporated | Bandgap reference with input amplifier for noise reduction |
US12001235B2 (en) | 2022-03-30 | 2024-06-04 | Texas Instruments Incorporated | Startup circuit for high voltage low power voltage regulator |
US11829171B1 (en) * | 2022-06-20 | 2023-11-28 | Key Asic Inc. | Bandgap module and linear regulator |
US20240118723A1 (en) * | 2022-09-29 | 2024-04-11 | Vidatronic, Inc. | Reconfigurable small area bandgap with a novel technique for switching between ultra low power mode and high accuracy mode |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306163A (ja) * | 2000-04-27 | 2001-11-02 | Matsushita Electric Ind Co Ltd | アナログmosによる過電流保護機能付きレギュレータ回路 |
JP2003263232A (ja) * | 2002-03-12 | 2003-09-19 | Asahi Kasei Microsystems Kk | バンドギャップリファレンス回路 |
CN1637678A (zh) * | 2003-12-29 | 2005-07-13 | 硅存储技术公司 | 低电压cmos带隙基准发生器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW574782B (en) * | 2002-04-30 | 2004-02-01 | Realtek Semiconductor Corp | Fast start-up low-voltage bandgap voltage reference circuit |
US7286002B1 (en) * | 2003-12-05 | 2007-10-23 | Cypress Semiconductor Corporation | Circuit and method for startup of a band-gap reference circuit |
-
2006
- 2006-12-29 US US11/617,991 patent/US20080157746A1/en not_active Abandoned
-
2007
- 2007-10-18 TW TW096138992A patent/TWI356984B/zh not_active IP Right Cessation
- 2007-11-01 CN CN2007101666522A patent/CN101211193B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306163A (ja) * | 2000-04-27 | 2001-11-02 | Matsushita Electric Ind Co Ltd | アナログmosによる過電流保護機能付きレギュレータ回路 |
JP2003263232A (ja) * | 2002-03-12 | 2003-09-19 | Asahi Kasei Microsystems Kk | バンドギャップリファレンス回路 |
CN1637678A (zh) * | 2003-12-29 | 2005-07-13 | 硅存储技术公司 | 低电压cmos带隙基准发生器 |
Also Published As
Publication number | Publication date |
---|---|
TWI356984B (en) | 2012-01-21 |
CN101211193A (zh) | 2008-07-02 |
TW200827978A (en) | 2008-07-01 |
US20080157746A1 (en) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101211193B (zh) | 带隙基准电路与其启动方法 | |
US7626374B2 (en) | Voltage reference circuit | |
TWI324714B (en) | Bandgap reference circuit | |
CN100356283C (zh) | 用于与绝对温度成比例的偏压电路的起始加速电路 | |
JP3759513B2 (ja) | バンドギャップ基準回路 | |
CN102761322B (zh) | 上电复位电路及其复位方法 | |
JP3729278B2 (ja) | 内部電源電圧発生回路 | |
US7960960B2 (en) | Irregular voltage detection and cutoff circuit using bandgap reference voltage generation circuit | |
US20070146047A1 (en) | Circuit and method for temperature detection | |
US20050237045A1 (en) | Bandgap reference circuits | |
US6879194B1 (en) | Apparatus and method for an active power-on reset current comparator circuit | |
US20150042386A1 (en) | Highly accurate power-on reset circuit with least delay | |
KR101531881B1 (ko) | 기준 전압 발생 회로 | |
JP2007060544A (ja) | 温度係数が小さいパワー・オン・リセットを生成する方法及び装置 | |
CN102385405A (zh) | 一种通用的带隙基准启动电路 | |
KR20180062452A (ko) | 밴드갭 레퍼런스 전압 회로 | |
EP2897021A1 (en) | An apparatus and method for a low voltage reference and oscillator | |
JP2011039887A (ja) | バンドギャップレファレンス回路 | |
TWI651609B (zh) | 低電壓鎖定電路及其整合參考電壓產生電路之裝置 | |
EP1063578B1 (en) | Reference voltage generator with monitoring and start up means | |
US20060104001A1 (en) | Thermal shut-down circuit | |
US8638127B2 (en) | Temperature-independent undervoltage detector and related method | |
CN110989760A (zh) | 基于带隙基准电压的检测电路及带隙基准电压电路 | |
JP4397562B2 (ja) | バンドギャップリファレンス回路 | |
US7821331B2 (en) | Reduction of temperature dependence of a reference voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20161101 |