CN112039507A - 一种高精度上电复位和低功耗掉电复位电路 - Google Patents

一种高精度上电复位和低功耗掉电复位电路 Download PDF

Info

Publication number
CN112039507A
CN112039507A CN202010843820.2A CN202010843820A CN112039507A CN 112039507 A CN112039507 A CN 112039507A CN 202010843820 A CN202010843820 A CN 202010843820A CN 112039507 A CN112039507 A CN 112039507A
Authority
CN
China
Prior art keywords
circuit
power
reset
gate
reset circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010843820.2A
Other languages
English (en)
Other versions
CN112039507B (zh
Inventor
张斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Wujian Technology Co ltd
Original Assignee
Nanjing Wujian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Wujian Technology Co ltd filed Critical Nanjing Wujian Technology Co ltd
Priority to CN202010843820.2A priority Critical patent/CN112039507B/zh
Publication of CN112039507A publication Critical patent/CN112039507A/zh
Application granted granted Critical
Publication of CN112039507B publication Critical patent/CN112039507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种高精度上电复位和低功耗掉电复位电路，包括基于带隙基准的带迟滞的第一复位电路、基于反相器阈值的第二复位电路、以第一复位电路和第二复位电路输出信号作为输入信号的或非门，依次连接在或非门输出端的第一非门、延迟电路和第二非门，使能信号产生电路；使能信号产生电路包括第一使能信号产生电路和第二使能信号产生电路，第一使能信号产生电路包括一或门，或门的一输入端与延迟电路输出端相连且另一输入端与使能信号端相连；第二使能信号包括一与门，与门的一输入端与或非门输出端相连且另一输入端与使能信号端相连。其上电复位阈值精度高，受工艺和温度影响小，且电源电压在正常工作范围时，高精度上电复位电路可以自动关闭，电路功耗低。

Description

一种高精度上电复位和低功耗掉电复位电路
技术领域
本发明涉及集成电路领域，更具体的说是涉及一种高精度上电复位和低功耗掉电复位电路。
背景技术
上电复位电路，在整个芯片开始供电的初始阶段给系统提供一个全局复位信号，确保整个系统从一个确定的状态启动；此外，在电路正常工作阶段，如果电源电压变至过低也会引起系统复位，即掉电复位，以防止系统工作在不稳定状态。上电复位电路不管是在电源上电、掉电还是稳定阶段都应连接电源。因此，低功耗的上电复位电路的设计对整个芯片至关重要。
目前常见的低功耗方法是采用零静态功耗的自开关型上电复位电路，但是这种电路检测到的上电复位翻转阈值电压随着工艺和温度的变化，变得非常不准确，不适用于对翻转阈值精度要求较高的上电复位电路设计。为了实现较高精度的上电复位翻转阈值，传统的方法是采用较为复杂的基准源－比较器结构，由比较器电路来控制复位电平的产生，但结构更加复杂，还会带来额外的功耗，不利于实现低功耗设计。
发明内容
本发明为了解决上述技术问题提供一种高精度上电复位和低功耗掉电复位电路。
本发明通过下述技术方案实现：
一种高精度上电复位和低功耗掉电复位电路，包括：
基于带隙基准的带迟滞的第一复位电路，
基于反相器阈值的第二复位电路，
以第一复位电路和第二复位电路输出信号作为输入信号的或非门，
依次连接在或非门输出端的第一非门、延迟电路和第二非门，
用于产生第一复位电路使能信号的使能信号产生电路；
所述使能信号产生电路包括第一使能信号产生电路和第二使能信号产生电路，所述第一使能信号产生电路包括一或门，所述或门的一输入端与延迟电路输出端相连且另一输入端与使能信号端相连；所述第二使能信号包括一与门，所述与门的一输入端与或非门输出端相连且另一输入端与使能信号端相连；
所述第一复位电路的上电复位阈值大于第二复位电路的上电复位阈值。
第一复位电路基于带隙基准的带迟滞复位电路，实现高精度上电复位和掉电复位；第二复位电路基于反相器阈值实现低功耗上电复位和掉电复位。第一复位电路输出的复位信号和第二复位电路输出的复位信号经一二输入或非门，产生一个N1信号，该信号和使能信号经一二输入与门产生一迟滞使能信号，作为第一复位电路的输入迟滞使能信号；N1信号经第一非门、延迟电路产生N2信号，N2信号和使能信号经一或门产生一使能信号，该信号作为第一复位电路的输入使能信号；N2信号经第二非门产生整个电路输出信号。
本发明与现有技术相比，具有如下的优点和有益效果：
1、本发明第一复位电路基于带隙基准的带迟滞复位电路，实现高精度上电复位和掉电复位；第二复位电路反相器阈值实现低功耗上电复位和掉电复位；采用上述电路结构，其上电复位阈值精度高，受工艺和温度影响小，且电源电压在正常工作范围时，高精度上电复位电路可以自动关闭，电路功耗低。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。
图1为本发明的电路原理图。
图2为第一复位电路的电路原理图。
图3为第二复位电路的电路原理图。
图4为图1中各点电压波形图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
如图1所示的一种高精度上电复位和低功耗掉电复位电路，包括：
基于带隙基准的带迟滞的第一复位电路，
基于反相器阈值的第二复位电路，
以第一复位电路和第二复位电路输出信号作为输入信号的或非门，
依次连接在或非门输出端的第一非门、延迟电路和第二非门，
用于产生第一复位电路使能信号的使能信号产生电路；
所述使能信号产生电路包括第一使能信号产生电路和第二使能信号产生电路，所述第一使能信号产生电路包括一或门，所述或门的一输入端与延迟电路输出端相连且另一输入端与使能信号端相连；所述第二使能信号包括一与门，所述与门的一输入端与或非门输出端相连且另一输入端与使能信号端相连；
所述第一复位电路的上电复位阈值大于第二复位电路的上电复位阈值。
使能信号端为高电平时，第一复位电路被强制使能；使能信号端为低电平时，第一复位电路由N2信号和一或门控制自动使能或不使能。第二复位电路始终使能。第一复位电路的上电复位阈值和掉电复位阈值均比第二复位电路的高。上电过程中，第一复位电路被自动使能，电源电压逐渐增大，第一复位电路先输出低电平信号，电源电压达到第一复位电路的第一阈值点后，第一复位电路输出高电平复位信号，第二复位电路输出先跟随电源电压变化输出高电平复位信号，由于第二复位电路的上电复位阈值小于第一复位电路的上电复位阈值，第二复位电路先产生低电平信号，此时，N1信号为低电平信号，N2信号为高电平信号，第二非门输出低电平复位信号。电源电压逐渐增大到第一复位电路的上电复位阈值点，第一复位电路输出一低电平信号，N1信号跳变为高电平信号，N2信号为低电平信号，第二非门输出高信号，复位信号被释放。如果此时使能信号端为高电平，那么第一复位电路被强制继续使能；如果此时使能信号端为低电平，那么第一复位电路被自动不使能。电源电压掉电过程中，如果使能信号端为高电平，第一复位电路被强制使能，电源电压降到第一复位电路的掉电阈值点后，第一复位电路输出高电平复位信号，N1信号变为低电平信号，N2信号变为高电平信号，第二非门输出低电平复位信号；电源电压掉电过程中，如果使能信号端为低电平，第一复位电路被自动不使能，电源电压降到第二复位电路的掉电阈值点后，第二复位电路输出高电平复位信号，N1信号变为低电平信号，N2变为高电平信号，第二非门输出低电平复位信号，第一复位电路随即被自动使能。
实施例2
基于上述实施例的原理，本实施例公开一第一复位电路的具体实施方式，当然，第一复位电路也可采用其他基于带隙基准的带迟滞的电路实现，本实施例为了便于本领域的技术人员理解本方案，公开一优选实施方式。
第一复位电路包括上电检测电路、比较电路、施密特触发器、调节电阻和第一开关器件。上电检测电路用于产生两差异化电压的上电检测电路，比较电路用于将两差异化电压输出整形输出给施密特触发器，施密特触发器具有迟滞功能，调节电阻和第一开关器件相并联后连接在上电检测电路与电源端上，第一开关器件的通断受施密特触发器信号控制。
具体的，参照图2，第一电阻R1、第三电阻R3、采用二极管连接方式的第一场效应管MN1、第一三极管Q1、第二电阻R2、采用二极管连接方式的第二场效应管MN2、第一三极管Q1构成上电检测电路，第一电阻R1、第三电阻R3、第一场效应管MN1、第一三极管Q1依次串联；第一三极管Q1采用双极型PNP晶体管，基极和集电极接GND；第一电阻R1、第三电阻R3的公共端产生第一电压V1。
第二电阻R2、第二场效应管MN2、第二三极管Q2依次串联；第第二三极管Q2采用双极型PNP晶体管，基极和集电极接GND；第二电阻和第二场效应管的漏极的公共端产生第二电压V2。第一电压V1、第二电压V2分别作为比较器COMP的输入电压。调节电阻R0与第一开关器件SW1并联后连接在上电检测电路于电源VDD之间。
第一三极管的发射级面积是第二发射级面积的N倍，所述N为大于1的自然数。
第一场效应管、第二场效应管采用二极管连接方式，提供Vgs的电压降。电阻R1和电阻R2的阻值相等。
比较器COMP比较节点N1、节点N2的第一电压V1和第二电压V2，节点N1、节点N2这两个和电源电压相关的节点电压的交叉点就是上电复位的阈值点VT，通过设置第一电阻R1和第三R3的阻值来设定上电复位的阈值点。
比较器输出连接带迟滞的施密特触发器，消除电源干扰对上电复位过程的影响，加强上电复位电路的抗干扰能力。
第三场效应管MN3、第四电阻R4、镜像电源电路构成偏置电流电路，第四电阻R4连接在第三场效应管MN3源极与地端，第三场效应管MN3栅极与第一场效应管MN1的源极相连，第三场效应管MN3 漏极与镜像电流电路一侧相连，第三场效应管MN3为低阈值电压的场效应管，譬如，其可选用阈值电压为220mV的场效应管；镜像电流电路的另一侧为比较电路提供偏置电流。
为了便于对电路工作状态进行控制，避免上电复位完成后继续工作消耗电能，在上述电路结构的基础上，在第三场效应管MN3与镜像电流电路之间、比较器输出端与电源VDD之间连接一使能开关，并在调节电阻R0上串联一使能开关，在上电复位完成后关闭电路。具体的，使能开关可采用MOS晶体管等器件。
上电过程中，ENHYST为低电平，第一开关器件SW1断开，电源电压VDD从0开始上升，未达到场效应管、三极管的导通电压前，场效应管、三极管处于截止状态。如图3所示，电压上升至高于上电复位的阈值点VTPORH，比较器输出信号翻转，施密特触发器产生一个脉冲，ENHYST变为高电平，第一开关器件SW1导通，调节电阻R0被短接，电源电压再下降时，降至阈值点VTPORL，从而实现了上电复位和掉电复位的迟滞。
其中， 上电过程中的上电复位阈值为：
Figure DEST_PATH_IMAGE001
，
电阻R0被短路后的掉电复位阈值为：
Figure 668743DEST_PATH_IMAGE002
，
Vgs2为第二场效应管栅极和源极的电压差，Vbe2为第二三极管基极和发射极的电压差，ΔVgs为第一场效应管与第二场效应管的栅极和源极电压差，ΔVbe为第一三极管与第二三极管的基极和发射极电压差。
本实施例的第一复位电路通过上电检测电路产生量差异化电压输出给比较电路，通过施密特触发器输出复位信号，调节电阻作为掉电和上电复位阈值的调节电阻。上电时，施密特触发器输出信号为低电平，第一开关器件断开，调节电阻接入电路；上电复位后，施密特触发器输出一高电平，第一开关器件导通，调节电阻被短路，从而使掉电复位阈值点和上电复位阈值点之间存在一压差，提高电源波动时的稳定性。
实施例3
基于上述实施例的原理，本实施例公开一第二复位电路的具体实施方式，当然，第二复位电路也可采用其他基于电阻电容充放电和电阻分压形式的电路实现，本实施例为了便于本领域的技术人员理解本方案，公开一优选实施方式。
参照图3，第二复位电路包括依次连接的电压采集电路、反相器电路、RC延迟电路和施密特触发器；
电压采集电路包括一采用二极管连接形式的第一晶体管和为第一晶体管提供静态偏置电流的静态偏置电路；所述静态偏置电路包括负阈值电压的原生NMOS晶体管电路和偏置电阻；
RC延迟电路输出端与电源之间连接一采用反偏二极管连接方式的第二晶体管MP4。
具体的，反相器电路可有多种电路结构实现，本实施例公开一优选实施方式，反相器电路采用两个反相器串联的方式，包括依次连接的第一反相器和第二反相器。同样的，第一反相器和第二反相器均可采用多种方式实现。
具体的，第一反相器、第二反相器均采用多个晶体管串联后一端与电源相连且另一端接地的方式。参见图1，第三PMOS晶体管MP6、NMOS晶体管MN6、NMOS晶体管MN7、NMOS晶体管MN8构成第一反相器，第三PMOS晶体管MP6、NMOS晶体管MN6、NMOS晶体管MN7、NMOS晶体管MN8栅极均与第一晶体管的栅极相连，NMOS晶体管MN6、NMOS晶体管MN7、NMOS晶体管MN8串联，NMOS晶体管MN6的源极与NMOS晶体管MN7漏极相连，NMOS晶体管MN7的源极与NMOS晶体管MN8漏极相连，NMOS晶体管MN8的源极接地，NMOS晶体管MN6的漏极与第三PMOS晶体管MP6的漏极相连，第三PMOS晶体管MP6的源极与电源VDD相连。
第四PMOS晶体管MP7和第五NMOS晶体管MN9构成第二反相器，第四PMOS晶体管MP7的漏极与第五NMOS晶体管MN9的漏极相连，第四PMOS晶体管MP7的源极与电源相连，第五NMOS晶体管MN9的源极接地。
负阈值电压的原生NMOS晶体管电路包括多个相串联NMOS晶体管。具体的可采用两个NMOS晶体管，其均为负阈值电压的原生NMOS晶体管。NMOS晶体管MN10、NMOS晶体管MN5构成本实施例的负阈值电压的原生NMOS晶体管电路，NMOS晶体管MN10的栅极、NMOS晶体管MN5的栅极均接地，NMOS晶体管MN10的源极与NMOS晶体管MN5的漏极相连，NMOS晶体管MN10的漏极与第一晶体管MP5的漏极相连，NMOS晶体管MN5的源极通过偏置电阻R5接地。
本实施例的第二复位电路采用电压采集电路提供一电压VDD-Vgs，在上电或掉电过程中，在上电阈值或掉电阈值处触发反相器电路反相，经RC延迟电路和施密特触发器输出复位信号，整个电路的复位脉冲的带宽调节直接由反相器电路的阈值电压决定，不需要电阻电容充放电决定，要实现较宽的上电复位脉冲，不会给版图面积带来较大负担。
静态偏置电路采用负阈值电压的原生NMOS晶体管电路和偏置电阻，静态时偏置电阻电压较低，大大降低复位电路的静态功耗。
电阻R6和电容C1构成RC延迟电路。
基于实施例2和第二复位电路和实施例3的第二复位电路，其上电复位阈值大于掉电复位阈值。在上电过程时，高精度上电复位电路自动使能，产生复位信号，一旦电源电压达到第一复位电路的上电复位阈值点后，复位信号被释放，高精度上电复位电路自动关闭以节省功耗。第二复位电路始终保持常开，当电源电压低于第二复位电路的掉电复位阈值点时，又产生复位信号，同时高精度上电复位电路再次自动使能。在上电和掉电过程中，图1中各点的电压详见图4。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高精度上电复位和低功耗掉电复位电路，其特征在于，包括：
基于带隙基准的带迟滞的第一复位电路，
基于反相器阈值的第二复位电路，
以第一复位电路和第二复位电路输出信号作为输入信号的或非门，
依次连接在或非门输出端的第一非门、延迟电路和第二非门，
用于产生第一复位电路使能信号的使能信号产生电路；
所述使能信号产生电路包括第一使能信号产生电路和第二使能信号产生电路，所述第一使能信号产生电路包括一或门，所述或门的一输入端与延迟电路输出端相连且另一输入端与使能信号端相连；所述第二使能信号包括一与门，所述与门的一输入端与或非门输出端相连且另一输入端与使能信号端相连；
所述第一复位电路的上电复位阈值大于第二复位电路的上电复位阈值。
2.根据权利要求1所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，所述第一复位电路包括：
用于产生两差异化电压的上电检测电路，
将两电压输出整形输出的比较电路，
具有迟滞且连接在比较电路输出端的施密特触发器，
连接在上电检测电路与电源端上的调节电阻和并联在调节电阻上并受施密特触发器信号控制的第一开关器件。
3.根据权利要求2所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，所述所述上电检测电路包括用于产生第一电压的第一支路、用于产生第二电压的第二支路，
所述第一支路包括相串联的第一电阻、第三电阻、采用二极管连接方式的第一场效应管、第一三极管，所述第一三极管的集电极与基极相连且同时接地，所述第一电阻和第三电阻的公共端产生第一电压；
所述第二支路包括相串联的第二电阻、采用二极管连接方式的第二场效应管、第二三极管，所述第二三极管的集电极与基极相连且同时接地，所述第二电阻和第二场效应管的漏极的公共端产生第二电压；
所述第一三极管的发射级面积是第二发射级面积的N倍，所述N为大于1的自然数。
4.根据权利要求2所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，还包括为比较电路提供偏置电流的偏置电流电路，所述偏置电流电路包括第三场效应管、连接在第三场效应管源极与地端的第四电阻、连接在第三场效应管漏极上为比较电路提供偏置电流的镜像电源电路。
5.根据权利要求2所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，所述所述第三场效应管是低阈值电压场效应管，所述第三场效应管漏极与镜像电源电路之间连接有第三开关器件。
6.根据权利要求2所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，所述所述比较电路的输出端与电源之间连接有第四开关器件。
7.根据权利要求1所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，所述第二复位电路包括依次连接的电压采集电路、反相器电路、RC延迟电路和施密特触发器；
所述电压采集电路包括一采用二极管连接形式的第一晶体管和为第一晶体管提供静态偏置电流的静态偏置电路；所述静态偏置电路包括负阈值电压的原生NMOS晶体管电路和偏置电阻；
所述RC延迟电路输出端与电源之间连接一采用反偏二极管连接方式的第二晶体管。
8.根据权利要求7所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，所述反相器电路包括依次连接的第一反相器和第二反相器。
9.根据权利要求8所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，所述第一反相器包括多个相串联的晶体管，多个晶体管串联后一端与电源相连且另一端接地。
10.根据权利要求9所述的一种高精度上电复位和低功耗掉电复位电路，其特征在于，所述第一反相器包括第三PMOS晶体管和多个串联的NMOS晶体管，所述第三PMOS晶体管、多个NMOS晶体管的栅极均与第一晶体管的栅极相连，多个NMOS晶体管串联后一端漏极与第三PMOS晶体管漏极相连，多个NMOS晶体管串联后另一端源极接地，所述第三PMOS晶体管的源极与电源相连。
CN202010843820.2A 2020-08-20 2020-08-20 一种高精度上电复位和低功耗掉电复位电路 Active CN112039507B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010843820.2A CN112039507B (zh) 2020-08-20 2020-08-20 一种高精度上电复位和低功耗掉电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010843820.2A CN112039507B (zh) 2020-08-20 2020-08-20 一种高精度上电复位和低功耗掉电复位电路

Publications (2)

Publication Number Publication Date
CN112039507A true CN112039507A (zh) 2020-12-04
CN112039507B CN112039507B (zh) 2024-01-30

Family

ID=73580988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010843820.2A Active CN112039507B (zh) 2020-08-20 2020-08-20 一种高精度上电复位和低功耗掉电复位电路

Country Status (1)

Country Link
CN (1) CN112039507B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113054966A (zh) * 2021-03-15 2021-06-29 上海物骐微电子有限公司 低功耗状态控制电路
CN113315498A (zh) * 2021-05-27 2021-08-27 北京中电华大电子设计有限责任公司 一种高精度por电路
CN113364441A (zh) * 2021-06-30 2021-09-07 芯天下技术股份有限公司 一种高掉电por电压的por电路
CN115118262A (zh) * 2022-07-11 2022-09-27 北京泽声科技有限公司 上电复位电路
CN115589217A (zh) * 2022-12-07 2023-01-10 深圳飞骧科技股份有限公司 Rc振荡电路
CN116633333A (zh) * 2023-05-30 2023-08-22 灵动微电子(苏州)有限公司 一种上电复位电路及集成电路
CN117713782A (zh) * 2024-02-04 2024-03-15 成都电科星拓科技有限公司 上电复位电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066971A (zh) * 2012-12-31 2013-04-24 成都锐成芯微科技有限责任公司 超低功耗高精度上电复位电路
KR20140085237A (ko) * 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 파워-온-리셋 회로
CN104682931A (zh) * 2015-02-12 2015-06-03 北海市蕴芯电子科技有限公司 一种电压可调的上电掉电复位电路
CN106411300A (zh) * 2016-09-26 2017-02-15 上海华力微电子有限公司 一种上电复位电路
US20190245535A1 (en) * 2018-02-08 2019-08-08 Winbond Electronics Corp. Power-on reset circuit with hysteresis

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140085237A (ko) * 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 파워-온-리셋 회로
CN103066971A (zh) * 2012-12-31 2013-04-24 成都锐成芯微科技有限责任公司 超低功耗高精度上电复位电路
CN104682931A (zh) * 2015-02-12 2015-06-03 北海市蕴芯电子科技有限公司 一种电压可调的上电掉电复位电路
CN106411300A (zh) * 2016-09-26 2017-02-15 上海华力微电子有限公司 一种上电复位电路
US20190245535A1 (en) * 2018-02-08 2019-08-08 Winbond Electronics Corp. Power-on reset circuit with hysteresis

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113054966A (zh) * 2021-03-15 2021-06-29 上海物骐微电子有限公司 低功耗状态控制电路
CN113054966B (zh) * 2021-03-15 2021-09-24 上海物骐微电子有限公司 低功耗状态控制电路
CN113315498A (zh) * 2021-05-27 2021-08-27 北京中电华大电子设计有限责任公司 一种高精度por电路
CN113364441A (zh) * 2021-06-30 2021-09-07 芯天下技术股份有限公司 一种高掉电por电压的por电路
CN115118262A (zh) * 2022-07-11 2022-09-27 北京泽声科技有限公司 上电复位电路
CN115118262B (zh) * 2022-07-11 2024-05-03 北京泽声科技有限公司 上电复位电路
CN115589217A (zh) * 2022-12-07 2023-01-10 深圳飞骧科技股份有限公司 Rc振荡电路
CN115589217B (zh) * 2022-12-07 2023-03-24 深圳飞骧科技股份有限公司 Rc振荡电路
CN116633333A (zh) * 2023-05-30 2023-08-22 灵动微电子(苏州)有限公司 一种上电复位电路及集成电路
CN117713782A (zh) * 2024-02-04 2024-03-15 成都电科星拓科技有限公司 上电复位电路
CN117713782B (zh) * 2024-02-04 2024-04-26 成都电科星拓科技有限公司 上电复位电路

Also Published As

Publication number Publication date
CN112039507B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
CN112039507B (zh) 一种高精度上电复位和低功耗掉电复位电路
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
US5440254A (en) Accurate low voltage detect circuit
KR0151232B1 (ko) 파워 온 리세트 회로
US9576679B2 (en) Multi-stage sample and hold circuit
US20220294426A1 (en) Ultra-low energy per cycle oscillator topology
CN111610812B (zh) 一种带隙基准电源产生电路及集成电路
KR20100077272A (ko) 기준전압 발생회로
KR20100077271A (ko) 기준전압 발생회로
CN110837267B (zh) 一种高可靠性上电复位电路
US6411554B1 (en) High voltage switch circuit having transistors and semiconductor memory device provided with the same
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
CN111900964B (zh) 一种有精准阈值点的上电复位和掉电复位电路
CN112838850A (zh) 上电复位电路、集成电路以及电子设备
Prakash Zero quiescent current, delay adjustable, power-on-reset circuit
US20160191041A1 (en) Circuit and Method for Power-On Reset of an Integrated Circuit
CN116505925B (zh) 带温度补偿的低功耗上下电复位电路及复位装置
CN109660236B (zh) 迟滞电路及其构成上电复位结构
JP2000194431A (ja) 安定化電源回路
CN111446949B (zh) 上电复位电路和集成电路
JP2022106004A (ja) 半導体装置
CN114868338A (zh) 阈值跟踪上电复位电路
CN111796626A (zh) 一种多功能低压低功耗基准电路及其设计方法
US11705902B2 (en) Supply voltage detecting circuit and circuit system using the same
CN110703840A (zh) 低噪声带隙基准输出电压建立电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant