CN113364441A - 一种高掉电por电压的por电路 - Google Patents

Abstract

本发明公开了一种高掉电POR电压的POR电路，用于芯片上电复位及掉电复位，包括：第一复位电路；基于反相器阈值的第二复位电路，与第一复位电路电连接；第一反相器电路，与第二复位电路电连接；第二反相器电路，与第一反相器电路输出端及POR电路输出端电连接；增强电路，与第二复位电路及第第一反相器电路输出端电连接，用于增大POR电路掉电复位电压；增强电路包括一个可在上电复位完成后串入第二复位电路中的第四NMOS管。该POR电路在完成上电复位过程后，将第四NMOS管串入第二复位电路中，使得第二复位电路具有更高输入低电平门限电压的反相器，进而增大了POR电路开始掉电时具有更高的掉电电压，保证在掉电不充分的时候也具备足够大的复位信号对芯片复位。

Description

一种高掉电POR电压的POR电路

技术领域

本申请涉及芯片技术领域，具体而言，涉及一种高掉电POR电压的POR电路。

背景技术

在IC电路里面上电的时候芯片内部节点处于一种未知状态，如果不复位，芯片会无法正常工作，所以就需要上电复位电路；同样掉电不充分，再上电，芯片内部节点也处于一种未知状态，如果不复位，芯片也无法正常工作，同样也需要掉电复位，所以就催生上电掉电复位电路。

现有技术复位电路，即POR电路掉电的POR电压比较低，只有几百毫伏，当用户掉电，电源电压降到1V左右，即掉电不充分时，又对芯片重新上电时，没有POR信号，会导致芯片内部的状态未知从而出错。因此，若能提供一种可以具有更高掉电POR电压点POR电路，即可保证上述情况掉电时能让芯片内部复位，从而使得芯片再次上电时也不会因为未知状态而出错。

针对上述问题，目前尚未有有效的技术解决方案。

发明内容

本申请实施例的目的在于提供一种高掉电POR电压的POR电路，保证在掉电不充分的时候也具备足够大的复位信号对芯片复位，以解决掉电不充分再上电不能复位的问题。

本申请实施例提供了一种高掉电POR电压的POR电路，用于芯片上电复位及掉电复位，包括：

第一复位电路，用于接收供电电压信号，并发出第一复位电压信号；

基于反相器阈值的第二复位电路，与第一复位电路电连接，用于接收第一复位电路产生的第一复位电压信号并基于反相器阈值发出第二复位电压信号；

第一反相器电路，与第二复位电路电连接，用于接收第二复位电路产生的第二复位电压信号并基于反相功能输出反相电压信号；

第二反相器电路，与第一反相器电路输出端及POR电路输出端电连接，用于接收第一反相器电路产生的反相电压信号并基于反相功能输出POR电压信号；

增强电路，与第二复位电路及第第一反相器电路输出端电连接，用于获取反相电压信号反馈调节第二复位电压信号，用于增大POR电路掉电复位电压；

所述增强电路包括一个可在上电复位完成后串入所述第二复位电路中的第四NMOS管。

所述的一种高掉电POR电压的POR电路，其中，所述增强电路包括用于判断当前POR电路运行状态的判断电路、由判断电路控制串入第二复位电路中分路的分路电路，所述第四NMOS管设于分路电路中一分路上。

所述的一种高掉电POR电压的POR电路，其中，所述判断电路包括用于接入上电使能的接入端、与接入端连接的第三非门、与第三非门输出端和第一反相器电路输出端连接的二输入非门、以及由二输入非门控制接入所述第二复位电路的第一分路电路、第二分路电路，所述第四NMOS管设于第二分路电路上。

所述的一种高掉电POR电压的POR电路，其中，在POR电路上电复位过程中，所述第一分路电路串入所述第二复位电路中，在POR电路掉电复位完成后，所述第二分路电路串入所述第二复位电路中。

所述的一种高掉电POR电压的POR电路，其中，在POR上电复位过程中，上电使能打开，在POR上电复位完成后，上电使能关闭。

所述的一种高掉电POR电压的POR电路，其中，所述上电使能在供电电压拉升至最高位后延时关闭。

所述的一种高掉电POR电压的POR电路，其中，在所述上电使能关闭后，增强电路接入端接入电压保持为0V。

所述的一种高掉电POR电压的POR电路，其中，所述第一分路包括栅极与二输入非门输出端连接的第五NMOS管。

所述的一种高掉电POR电压的POR电路，其中，所述第一反相器电路包括第一非门和与第一非门输出端电连接的第三电容，所述二输入非门的一输入端与第一非门输出端电连接。

所述的一种高掉电POR电压的POR电路，其中，所述第二反相器电路包括第二非门以及与第二非门输出端连接的第四电容，所述第二非门输出端连接POR电路输出端。

由上可知，本申请实施例的一种高掉电POR电压的POR电路，在完成上电复位过程后，利用增强电路中的第四NMOS管串入第二复位电路中，第二复位电路中增加了一个二极管，使得第二复位电路的电压下拉能力变弱，并使得第二复位电路串入第四NMOS管构成了具有更高输入低电平门限电压的反相器，进而增大了POR电路开始掉电时具有更高的掉电电压，保证在掉电不充分的时候也具备足够大的复位信号对芯片复位，以解决掉电不充分再上电不能复位的问题。

附图说明

图1为本申请实施例提供的一种高掉电POR电压的POR电路的流程图。

图2为本申请实施例提供的一种高掉电POR电压的POR电路的运行时各接电电压变化图。

附图标记：1、第一复位电路；2、第二复位电路；3、增强电路。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

第一方面，请参照图1，图1是本申请一些实施例中的一种高掉电POR电压的POR电路，用于芯片上电复位及掉电复位，包括：

第一复位电路1，用于接收供电电压信号，并发出第一复位电压信号；

基于反相器阈值的第二复位电路2，与第一复位电路1电连接，用于接收第一复位电路1产生的第一复位电压信号并基于反相器阈值发出第二复位电压信号；

第一反相器电路，与第二复位电路2电连接，用于接收第二复位电路2产生的第二复位电压信号并基于反相功能输出反相电压信号；

第二反相器电路，与第一反相器电路输出端及POR电路输出端电连接，用于接收第一反相器电路产生的反相电压信号并基于反相功能输出POR电压信号；

增强电路3，与第二复位电路2及第第一反相器电路输出端电连接，用于获取反相电压信号反馈调节第二复位电压信号，用于增大POR电路掉电复位电压；

增强电路3包括一个可在上电复位完成后串入第二复位电路2中的第四NMOS管。

具体地，结合图1和2可知，a点处电压变化可直接反映出第一复位电压信号的变化情况，c点处电压变化可直接反映出第二复位电压信号的变化情况，d点处电压变化可直接反映出反相电压信号的变化情况，POR处电压变化可直接反映出POR电压信号的变化。

更具体地，增强电路3获取d点处电压情况即反相电压信号，以在上电复位完成后反馈控制第四NMOS管传入第二复位电路2中，从而改变第二复位电路2输出的第二复位电压信号的变化趋势，以增大POR电路掉电复位电压。

本申请实施例的一种高掉电POR电压的POR电路，在完成上电复位过程后，利用增强电路3中的第四NMOS管串入第二复位电路2中，第二复位电路2中增加了一个二极管，使得第二复位电路2的电压下拉能力变弱，并使得第二复位电路2串入第四NMOS管构成了具有更高输入低电平门限电压的反相器，进而增大了POR电路开始掉电时具有更高的掉电电压，保证在掉电不充分的时候也具备足够大的复位信号对芯片复位，以解决掉电不充分再上电不能复位的问题。

在一些优选的实施方式中，增强电路3包括用于判断当前POR电路运行状态的判断电路、由判断电路控制串入第二复位电路2中分路的分路电路，第四NMOS管设于分路电路中一分路上。

具体地，判断电路基于反相电压信号变化情况即d点处电压以判断当前POR电路运行状态。

具体地，判断电路判断当前POR电路处于上电复位状态还是已完成上电复位，而控制第二复位电路2哪部分路的分路电路串入第二复位电路2中，即控制第四NMOS管是否接入第二复位电路2中；如当判断电路识别到POR电路已完成上电复位过程时控制分路电路将第四NMOS管串入第二复位电路2中的反相器阈值中的低电平门限电压更高，从而使得POR电路在掉电复位过程开始具有更高的掉电电压，确保POR电路能在掉电复位过程中能产生具备足够大的复位信号对芯片复位，以解决掉电不充分再上电不能复位的问题。

在一些优选的实施方式中，判断电路包括用于接入上电使能的接入端、与接入端连接的第三非门、与第三非门输出端和第一反相器电路输出端连接的二输入非门、以及由二输入非门控制接入第二复位电路2的第一分路电路、第二分路电路，第四NMOS管设于第二分路电路上。

具体地，本申请实施例中，通过设置上电使能接入接入端配合第三非门和二输入非门以输出对应1或0的信号以控制分路电路将第一分路或第二分路在适当状态下串入第二复位电路2中，具有结构简单且切换迅速、可靠的特点。

具体地，二输入非门仅在两输入端信号为1时才输出信号0。

在一些优选的实施方式中，在POR电路上电复位过程中，第一分路电路串入第二复位电路2中，在POR电路掉电复位完成后，第二分路电路串入第二复位电路2中。

具体地，在上电复位过程中，上电使能打开并从接入端输入，即第三非门的输入信号为1，使第三非门输出信号为0，即二输入非门一输入端信号为0，因此不论二输入非门另一输入端为何种信号，其输出信号也为1，此时，因此而将分路电路中对应于1信号的第一分路电路接入第二复位电路2中；而当上电复位完成并关闭上电使能信号后，POR电路的输出端信号为0，因此第三非门输出1信号，而上电复位完成时POR电路输出端信号为0，即第二反相器电路输出信号为0，因此，第一反相器电路输出信号为1，此时，二输入非门两输入端信号为1，故输出端信号为0，从而管端第一分路，从而使得第二分路串入第二复位电路2中。

在一些优选的实施方式中，在POR上电复位过程中，上电使能打开，在POR上电复位完成后，上电使能关闭。

具体地，在上电复位过程中，第一反相器电路输出端在曾进行翻转，因此需要在整个上电复位过程中接入上电使能配合第三非门，从而使得上电过程中二输入非门的输出信号保持为1，从而使得上电过程中，第一分路一直串入第二复位电路2中，即避免了第四NMOS管在上电复位过程中串入第二复位电路2中而影响上电复位效果。

更具体地，在上电复位完成后，第一反相器电路输出稳定在高电平上，因此，此时可关闭上电使能即撤去第三非门的接入信号，使第三非门输出1信号，配合第一反相器电路输出的高电平代表的1信号而使二输入非门输出0信号，而将第二分路替代第一分路串入第二复位电路2中。

更具体地，一般情况下，上电使能在供电电压了拉升至最高压即上电复位过程结束上电电压拉升过程时便可关闭撤去，但由于供电电压升至最高点时未必能第一时间稳定，因此在一些优选的实施方式中，上电使能在供电电压拉升至最高位后延时关闭，即有效确保上电复位过程完成且稳定才将第四NMOS管串入第二复位电路2中，此时，上电使能关闭才代表整个上电复位过程的完成。

在一些优选的实施方式中，在上电使能关闭后，增强电路3接入端接入电压保持为0V。

具体地，增强电路3接入端接入电压保持为0V即使得对应的第三非门输出1信号。

在一些优选的实施方式中，第一分路包括栅极与二输入非门输出端连接的第五NMOS管。

具体地，第五NMOS管的源漏端串入第二复位电路2中，在上电复位过程中，二输入非门输出为1，因此第五NMOS管串入第二复位电路2中的源漏端导通，使得第二分路中第四NMOS管不串入第二复位电路2。

更具体地，由于第五NMOS管源漏端导通串入第二复位电路2中，因此不会影响上电复位过程中电压拉升过程，使得上电复位流程能顺利进行。

在一些优选的实施方式中，第一反相器电路包括第一非门和与第一非门输出端电连接的第三电容，二输入非门的一输入端与第一非门输出端电连接。

在一些优选的实施方式中，第二反相器电路包括第二非门以及与第二非门输出端连接的第四电容，第二非门输出端连接POR电路输出端。

实施例1

如图1所示，一种高掉电POR电压的POR电路，第二复位电路2与供电电压VCC电连接，且包括依次串联的第三PMOS管P3、第三NMOS管N3，而整个POR电路在整个上电复位和掉电复位过程中电压变化如图2所示。

参照图2可知，上电复位过程如下：

在t0之前，POR电路中各个节点的起始状态都为0。

在t0 -> t1 期间，供电电压VCC由0上升到与第三PMOS管P3的门限电压Vth相等，其中，POR电路中a、c、d、POR节点电压全为0V；此时，接入端打开上电使能，接入端接入电压PULL_UP_EN与供电电压VCC相等，因此，此时第三非门I3输出0信号，使得二输入非门I4输出1信号，使得第五NMOS管N5导通串入第二复位电路中，即作为普通线路连接第三NMOS管P3与第三电容C3。

在t1 –> t2 期间，供电电压VCC大于第三PMOS管P3的门限电压Vth，使得第二PMOS管P2和第三PMOS管P3导通，但是第二PMOS管P2上拉电流小于电阻R1下拉电流，a点还是0；而c点会有上拉的电流，c点慢慢上升；同时第一非门I1导通，而使得d点电压上升；同理第二非门I2的P管也会导通，POR也会上升；

在t2 –> t3期间，供电电压VCC继续上升，上升的速度快于POR点的电压上升的速度，a点会慢慢上升；同样供电电压VCC上升的速度也快于a点上升的速度，c点电压继续上升；同理供电电压VCC 上升的速度也快于c点的上升的速度，d点的电压也继续上升；同理供电电压VCC 上升的速度也快于供电电压d点的上升的速度，POR的电压也继续上升；

在t3 –> t4期间，供电电压VCC继续上升，上升的速度快于POR点的电压上升的速度，a点会慢慢上升；因保证有足够高的POR电压，会调高第三PMOS管P3和第三NMOS管N3组成的反相器的反相器输入为高电平的门限电压Vih，所以a点的电压在此期间不会让第三PMOS管P3和第三NMOS管N3组成的反相器状态翻转，同样因为供电电压VCC上升的速度也快于a点上升的速度，c点电压继续上升；由于第一非门I1为正常的反相器，没有调高反相器输入为高电平的门限电压Vih，此期间c点电压高于I1的反相器输入为高电平的门限电压Vih，d点电压会翻转到0；d电压为0，会加速POR点的电压上升；

在t4 –> t5期间，供电电压VCC继续上升，将a的电压拉高到大于第三PMOS管P3和第三NMOS管N3组成的反相器的反相器输入为高电平的门限电压Vih，c点的电压会翻转到0；d点的电压拉高跟随供电电压VCC；d点电压高于I2的反相器输入为高电平的门限电压Vih，POR点电压翻转为0；a电压就会跟随电源，完成上电过程。

增强电路的切换过程：

在t0 –> t5期间，接入端接入电压PULL_UP_EN与供电电压VCC相等而随供电电压VCC同步提升，进入t5时接入端接入电压PULL_UP_EN与供电电压VCC一致平稳输出，延时一端时间待上电复位过程完全稳定后，关闭上电使能，使得接入端撤去接入电压PULL_UP_EN，使得第三非门I3输出1信号，此时第一非门I1输出1信号，进而使得二输入非门I4输出0信号令第五NMOS管不导通，进而将第四NMOS管导通串入第三NMOS管上，N4相当于一个二极管，使得第三PMOS管P3、第三NMOS管N3、第四NMOS管N4组成第二复位电路中新的反相器，其中第三NMOS管N3和第四NMOS管N4的电压下拉能力会变弱，从而使得第二复位电路中第三PMOS管P3、第三NMOS管N3、第四NMOS管N4组成的反相器的反相器输入为低电平的门限电压Vil比原来第三PMOS管P3和第三NMOS管N3组成的反相器的反相器输入为低电平的门限电压Vil要高，从而使得掉电的POR电压更高，保证在掉电掉地不充分的时候也会有能复位的POR信号对芯片复位，以解决这种掉电不充分再上电不能复位的问题。

掉电复位过程如下：

在t6 –> t7期间，供电电压VCC开始往下掉，由于POR=0，第一PMOS管P1、第二PMOS管P2导通，a点电压跟随VCC往下掉；由于a点的电压还是高于第三PMOS管P3、第三NMOS管N3管和第四NMOS管N4组成的反相器的反相器输入为低电平的门限电压Vil，所以C点的电压还是为0；第一非门I1导通，所以d点的电压也跟随供电电压VCC往下掉；d点等于供电电压VCC电压，则POR电压为0；

在t7 –>t8期间，a点电压（此刻值等于供电电压VCC）等于第三PMOS管P3、第三NMOS管N3管和第四NMOS管N4组成的反相器的反相器输入为低电平的门限电压Vil，c点翻转到等于供电电压VCC，并随供电电压VCC继续往下掉；当c点的电压跟供电电压VCC下掉，必然使得d点电压会快速翻转到0；同样d点电压也小于第二非门I2的反相器输入为低电平的门限电压Vil，POR点电压也会翻转到等于供电电压VCC；

在t8 –> t9期间，POR点电压跟随供电电压VCC往下掉，则第一PMOS管P1、第二PMOS管P2截止，电阻R1导通会将a点拉低到0；b点继续跟随供电电压VCC往下掉；同样d点电压会拉低到0；POR点电压继续跟随供电电压VCC往下掉直到完全为0。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种高掉电POR电压的POR电路，用于芯片上电复位及掉电复位，其特征在于，包括：

第一复位电路（1），用于接收供电电压信号，并发出第一复位电压信号；

基于反相器阈值的第二复位电路（2），与第一复位电路（1）电连接，用于接收第一复位电路（1）产生的第一复位电压信号并基于反相器阈值发出第二复位电压信号；

第一反相器电路，与第二复位电路（2）电连接，用于接收第二复位电路（2）产生的第二复位电压信号并基于反相功能输出反相电压信号；

第二反相器电路，与第一反相器电路输出端及POR电路输出端电连接，用于接收第一反相器电路产生的反相电压信号并基于反相功能输出POR电压信号；

增强电路（3），与第二复位电路（2）及第第一反相器电路输出端电连接，用于获取反相电压信号反馈调节第二复位电压信号，用于增大POR电路掉电复位电压；

所述增强电路（3）包括一个可在上电复位完成后串入所述第二复位电路（2）中的第四NMOS管。

2.根据权利要求1所述的一种高掉电POR电压的POR电路，其特征在于，所述增强电路（3）包括用于判断当前POR电路运行状态的判断电路、由判断电路控制串入第二复位电路（2）中分路的分路电路，所述第四NMOS管设于分路电路中一分路上。

3.根据权利要求2所述的一种高掉电POR电压的POR电路，其特征在于，所述判断电路包括用于接入上电使能的接入端、与接入端连接的第三非门、与第三非门输出端和第一反相器电路输出端连接的二输入非门、以及由二输入非门控制接入所述第二复位电路（2）的第一分路电路、第二分路电路，所述第四NMOS管设于第二分路电路上。

4.根据权利要求3所述的一种高掉电POR电压的POR电路，其特征在于，在POR电路上电复位过程中，所述第一分路电路串入所述第二复位电路（2）中，在POR电路掉电复位完成后，所述第二分路电路串入所述第二复位电路（2）中。

5.根据权利要求3所述的一种高掉电POR电压的POR电路，其特征在于，在POR上电复位过程中，上电使能打开，在POR上电复位完成后，上电使能关闭。

6.根据权利要求5所述的一种高掉电POR电压的POR电路，其特征在于，所述上电使能在供电电压拉升至最高位后延时关闭。

7.根据权利要求5所述的一种高掉电POR电压的POR电路，其特征在于，在所述上电使能关闭后，增强电路（3）接入端接入电压保持为0V。

8.根据权利要求3所述的一种高掉电POR电压的POR电路，其特征在于，所述第一分路包括栅极与二输入非门输出端连接的第五NMOS管。

9.根据权利要求3所述的一种高掉电POR电压的POR电路，其特征在于，所述第一反相器电路包括第一非门和与第一非门输出端电连接的第三电容，所述二输入非门的一输入端与第一非门输出端电连接。

10.根据权利要求1所述的一种高掉电POR电压的POR电路，其特征在于，所述第二反相器电路包括第二非门以及与第二非门输出端连接的第四电容，所述第二非门输出端连接POR电路输出端。

Images