CN102386898A - 复位电路 - Google Patents

Abstract

一种复位电路，包括电压分压单元、电压检测单元和输出单元，电压分压单元包括第一PMOS管和第一NMOS管，第一NMOS管的阈值电压小于第一PMOS管阈值电压的绝对值，第一PMOS管的栅极接地，源极接电源，漏极连接第一NMOS管的漏极，第一NMOS管的栅极和漏极相连，源极接地，第一NMOS管的漏极输出第一控制信号；电压检测单元包括第一CMOS反相器，第一CMOS反相器接收所述第一控制信号，并输出第二控制信号；输出单元包括第一反相器，第一反相器接收所述第二控制信号，并输出第一复位信号。该复位电路有效地减小了工艺和温度对复位电压阈值的影响，保证了对集成电路芯片的有效复位。

Description

复位电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种新型的复位电路。

背景技术

如今，集成电路发展十分迅速，而对于集成电路特别是数字集成电路来说，复位是其中必不可少的功能之一。复位电路的作用在于使集成电路初始化，以此消除由于集成电路上电或电源波动等原因而造成的电路混乱状态。

现有的复位电路通常由分压单元和电压检测单元组成，如图1所示，分压单元由电阻R1和R2组成，分得的电压

电压检测单元由电阻R3和NMOS管MN1组成。该复位电路的工作原理为：开始上电时，电源电压Vdd比较低，分压点电压v1也比较低，并且低于NMOS管MN1的阈值电压，那么NMOS管MN1关闭，此时v2点电压为高，经过反相器INV1，输出的复位信号Rst_b为低电平；随着电源电压Vdd的升高，分压点电压v1也逐步升高，当v1大于NMOS管MN1的阈值电压后，NMOS管MN1导通，这时NMOS管MN1的下拉电流能力大于R3的上拉电流的能力，v2点电压变低，经过反相器INV1后，输出的复位信号Rst_b为高电平。但是，图1所示的复位电路会占用非常大的芯片面积，已不能适应集成电路的发展趋势，为此，出现了图2所示的复位电路。图2作为图1的技术改进，分压单元中的电阻由NMOS管代替以节省芯片面积。图2所示的复位电路的工作原理与图1的工作原理相类似，在此不再赘述。

但是，图1和图2所示的复位电路都易受到工艺和温度的影响。可知的，MOS管器件的阈值电压会受到工艺和温度的影响，从而产生一定偏差。以图1所示的复位电路为例，假定NMOS管MN1的阈值电压受工艺和温度的影响而偏离正常值Δv，那么复位电路只有在复位电压阈值偏移至

时，才会输出复位信号Rst_b。由此可知，在图1所示的复位电路中，复位电压阈值受工艺和温度的影响很大。同理，图2中的复位电路也存在以上问题。

综上，现有技术的复位电路中，工艺和温度对复位电压阈值的影响很大，使复位信号产生时的电源电压偏低或者偏高，不能对集成电路芯片有效复位。

发明内容

本发明解决的问题是提供一种复位电路，以有效地减小工艺和温度对复位电压阈值的影响。

为解决上述问题，本发明提供一种复位电路，包括电压分压单元、电压检测单元和输出单元，

所述电压分压单元包括第一PMOS管和第一NMOS管，所述第一NMOS管的阈值电压小于所述第一PMOS管阈值电压的绝对值，所述第一PMOS管的栅极接地，源极接电源，漏极连接第一NMOS管的漏极，所述第一NMOS管的栅极和漏极相连，源极接地，所述第一NMOS管的漏极输出第一控制信号；

所述电压检测单元包括第一CMOS反相器，所述第一CMOS反相器接收所述第一控制信号，并输出第二控制信号；

所述输出单元包括第一反相器，所述第一反相器接收所述第二控制信号，并输出第一复位信号。

可选的，所述的复位电路还包括缓冲单元，所述缓冲单元适于接收所述第一复位信号，并输出第二复位信号。

可选的，所述复位电路还包括反馈单元，所述反馈单元，适于检测所述输出单元输出的第一复位信号，并根据所述第一复位信号调节所述第一CMOS反相器的阈值电压。

可选的，所述反馈单元包括第一电子开关和第二NMOS管，所述第一电子开关，包括连接所述电压检测单元输出端的第一端和连接所述第二NMOS管漏极的第二端，以及控制端，所述控制端接收所述第一复位信号，并在第一复位信号为高电平时，导通所述第一端和所述第二端；所述第二NMOS管的源极接地，栅极连接所述电压检测单元的输入端。

可选的，所述第一电子开关为第三NMOS管，所述第三NMOS管的栅极连接所述输出单元的输出端，漏极连接所述电压检测单元的输出端，源极连接所述第二NMOS管的漏极。

可选的，所述反馈单元包括第二电子开关和第二PMOS管，所述第二电子开关，包括连接所述电压检测单元输出端的第一端和连接所述第二PMOS管漏极的第二端，以及控制端，所述控制端接收所述输出单元的输出信号，并在所述输出信号为低电平时，导通所述第一端和所述第二端；所述第二PMOS管的源极接电源，栅极连接所述电压检测单元的输入端。

可选的，所述第二电子开关为第三PMOS管，所述第三PMOS管的栅极连接所述输出单元的输出端，漏极接所述电压检测单元的输出端，源极接所述第二PMOS管的漏极。

与现有技术相比，本技术方案公开的复位电路具有以下优点：

1)当工艺和温度发生变化时，同类型MOS管的阈值电压发生同向偏移，即同类型MOS管的阈值电压会随着工艺和温度的影响而同时升高或降低。那么，电压分压单元分压后的电压和第一CMOS反相器的阈值电压也会发生同向偏移，这样起到了相互的补偿作用，使得复位信号产生时的电源电压不至过高或过低，从而有效地减小了工艺和温度对复位电压阈值的影响，进而保证了对集成电路芯片的有效复位。

2)可选方案中，本发明复位电路还包括缓冲单元，所述缓冲单元对输出单元输出的第一复位信号进行整形，并且增强了复位电路的输出驱动能力。

3)可选方案中，本发明复位电路还包括反馈单元，所述反馈单元在检测到第一复位信号为高电平时，将反馈单元中的第二NMOS管并联到第一CMOS反相器，或者将反馈单元中的第二PMOS管从第一CMOS反相器断开，从而使得该复位电路在产生下电复位信号时所需的复位电压阈值较低，或者在产生上电复位信号时所需的复位电压阈值较高，有效地避免了由于电源电压不稳定造成的复位电路的误操作，提高了复位电路的抗干扰性能。

附图说明

图1是现有技术的一种复位电路示意图；

图2是现有技术的另一种复位电路示意图；

图3是本发明第一实施例的复位电路示意图；

图4是本发明第一实施例的复位电路的工作原理示意图；

图5是本发明第一实施例的复位电路的补偿原理示意图；

图6是本发明第二实施例的复位电路示意图；

图7是本发明第三实施例的复位电路示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图3为本发明第一实施例的复位电路示意图，如图3所示，所述复位电路包括电压分压单元201、电压检测单元202和输出单元203，

所述电压分压单元201，包括第一PMOS管MP1和第一NMOS管MNA1，所述第一NMOS管MNA1的阈值电压低于所述第一PMOS管MP1的阈值电压的绝对值，所述第一PMOS管MP1的栅极接地，源极接电源Vdd，漏极接所述第一NMOS管MNA1的漏极；所述第一NMOS管MNA1的栅极与其漏极相连，源极接地，所述第一NMOS管的漏极输出第一控制信号v1；

所述电压检测单元202，包括第一CMOS反相器，所述第一CMOS反相器包括PMOS管MP2和NMOS管MN8，所述PMOS管MP2的栅极和所述NMOS管MN8的栅极相连，并连接所述第一NMOS管MNA1的漏极，所述PMOS管MP2的漏极与所述NMOS管MN8的漏极相连，并输出第二控制信号v2；

所述输出单元203，包括第一反相器INV3，所述第一反相器INV3的输入端接收所述第二控制信号v2，并输出第一复位信号Rst_b′。

其中，由PMOS管MP2和NMOS管MN8组成的第一CMOS反相器的工作原理为：当所述第一控制信号v1的电压低于所述第一CMOS反相器的阈值电压时，所述第一CMOS反相器中的PMOS管MP2导通，NMOS管MN8截止，所述第一CMOS反相器输出的第二控制信号v2的电压为高；反之，当所述第一控制信号v1的电压高于所述第一CMOS反相器的阈值电压时，所述第一CMOS反相器中的PMOS管MP2截止，NMOS管MN8导通，所述第一CMOS反相器输出的第二控制信号v2的电压为低。具体地，所述第一CMOS反相器的阈值电压与PMOS管MP2和NMOS管MN8的阈值电压相关，即当PMOS管MP2的阈值电压降低后，该第一CMOS反相器的阈值电压会相应的升高；同样的，当NMOS管MN8的阈值电压升高后，该第一CMOS反相器的阈值电压也会相应的升高。

在本发明实施例中，所述第一NMOS管MNA1优选为原生NMOS管(Native MOS)，根据工艺的不同，原生NMOS管(Native MOS)的阈值电压范围为0V～0.3V。所述第一NMOS管MNA1还可以是其他阈值电压较低的MOS管。本技术方案中复位电路的其他MOS管为在工艺上经过阈值调整的MOS管，根据工艺的不同，PMOS管的阈值电压范围为-0.4V～-0.8V，NMOS管的阈值电压范围为0.4V～0.8V。

下面结合图3和图4具体介绍本发明第一实施例的复位电路的工作原理：

上电过程中，初始上电的电源电压Vdd较低，并且低于所述第一PMOS管MP1的阈值电压的绝对值，但是由于所述第一NMOS管MNA1的阈值电压较低，所以所述第一NMOS管MNA1导通。此时，所述第一NMOS管MNA1的下拉电流能力比所述第一PMOS管MP1的上拉电流能力强，所以所述电压分压单元201输出的第一控制信号v1的电压较低，低于所述第一CMOS反相器的阈值电压，因此，所述第一CMOS反相器输出的第二控制信号v2的电压为高，再经过所述输出单元203的第一反相器INV3后，输出的第一复位信号Rst_b′为低。随着电源电压Vdd继续升高，高于所述第一PMOS管MP1的阈值电压的绝对值后，所述第一PMOS管MP1导通，此时所述第一PMOS管MP1的上拉电流能力增强，所述电压分压单元201输出的第一控制信号v1的电压随之逐渐升高。当所述第一控制信号v1的电压高于所述第一CMOS反相器的阈值电压时，所述第一CMOS反相器输出的第二控制信号v2的电压变低，再经过所述输出单元203的第一反相器INV3后，输出的第一复位信号Rst_b′为高。如图4所示，v1曲线与反相器阈值曲线的交汇处对应的电源电压就是该复位电路的上电复位电压阈值。综上，复位电路随着电源电压Vdd的不断升高，输出的第一复位信号Rst_b′由低变高，从而产生了有效地上电复位信号，集成电路芯片根据该上电复位信号进行复位。

反之，在下电过程中，初始的电源电压Vdd较高，并且高于所述第一PMOS管MP1的阈值电压，所述第一PMOS管MP1和所述第一NMOS管MNA1均处于导通状态。此时所述第一PMOS管MP1的上拉电流能力大于所述第一NMOS管MNA1的下拉电流能力，所以，所述电压分压单元201输出的第一控制信号v1的电压为高，并且高于所述第一CMOS反相器的阈值电压，所述第一CMOS反相器输出的第二控制信号v2的电压为低，再经过所述输出单元203的第一反相器INV3后，输出的第一复位信号Rst_b′为高。随着电源电压Vdd不断降低，所述第一控制信号v1的电压也随着下降，当所述第一控制信号v1的电压低于所述第一CMOS反相器的阈值电压后，所述第一CMOS反相器输出的第二控制信号v2的电压变高，再经过输出单元203的第一反相器INV3后，输出的第一复位信号Rst_b′为低。如图4所示，v1曲线与反相器阈值曲线的交汇处对应的电源电压就是该复位电路的下电复位电压阈值。综上，下电过程中，复位电路随着电源电压Vdd的不断降低，输出的第一复位信号Rst_b′由高变低，从而产生了有效地下电复位信号，集成电路芯片根据该下电复位信号进行复位。

下面再结合图3和图5对本发明第一实施例的复位电路在上电复位时的补偿原理做详细说明：

为了方便分析，首先假定由于受工艺和温度的影响，复位电路中NMOS管MNA1和MN8的阈值电压有所升高，其他MOS管的阈值电压没有变化。需要说明的是，NMOS管MNA1升高后的阈值电压仍然小于PMOS管的阈值电压的绝对值。

由于受工艺和温度的影响，第一NMOS管MNA1的阈值电压有所升高，也即意味着NMOS管MNA1的内阻增大，所以电压分压单元201经过分压后，输出的第一控制信号v1的电压比正常情况下第一控制信号v1的电压高。如图5所示，曲线1代表的是正常情况下第一控制信号v1的电压，曲线3代表的是第一NMOS管MNA1的阈值电压升高后，第一控制信号v1的电压。同样的，由于电压检测单元202中NMOS管MN8的阈值电压升高后，所述第一CMOS反相器的阈值电压的斜率也随之升高。如图5所示，曲线2代表的正常情况下第一CMOS反相器的阈值电压斜率，曲线4代表的是NMOS管MN8的阈值电压升高后，第一CMOS反相器的阈值电压斜率。这样，在正常情况下，复位电路在S1点发生复位，此时曲线1和曲线2交汇处对应的电源电压为所述复位电路的复位电压阈值；而受工艺和温度的影响导致第一NMOS管MNA1和MN8的阈值电压升高后，所述复位电路在S2点发生复位，曲线3和曲线4交汇处对应的电源电压为补偿后的复位电压阈值。由图5得知，第一控制信号v1的电压的升高和第一CMOS反相器的阈值电压斜率的升高相互起到了补偿的作用，减小了复位电压阈值的偏差，从而解决了由于工艺和温度的影响造成的复位阈值电压偏移过大问题，保证了复位电路对集成电路芯片的有效复位。

在另一种情况下，若受工艺和温度的影响，复位电路中NMOS管MNA1和MN8的阈值电压有所降低，其他MOS管的阈值电压没有变化时，复位电路仍然对复位电压阈值起到补偿作用。因为NMOS管MNA1的阈值电压降低后，第一控制信号v1的电压比正常情况下第一控制信号v1的电压有所下降，同时，由于NMOS管MN8的阈值电压的降低导致第一CMOS反相器的阈值电压斜率也有所下降。这样，第一控制信号v1的电压的降低和第一CMOS反相器的阈值电压斜率的降低也相互起到了补偿的作用。

那么，同样的，如果复位电路中NMOS管MNA1和MN8，以及PMOS管MP1和MP2的阈值电压都发生偏移时，其补偿原理与以上两种情况相类似，在此不再赘述。

以上分析了本发明第一实施例的复位电路在上电复位时的补偿原理，反之，在下电过程中所述复位电路仍能起到补偿作用，具体的分析与上述上电过程中的补偿原理相类似，在此不再赘述。

为了使本领域的技术人员能更清楚、直观地理解上述补偿原理，分别对如图2所示的现有技术的复位电路和如图3所示的复位电路进行仿真。上述仿真过程处于相同的条件(例如温度、上电过程等)下，且两种电路所需的理想复位电压阈值均为1.6V。

当两种电路受工艺和温度影响而导致其中MOS管的阈值电压偏差0.1V时，进行第一次仿真，其结果是：

如图2所示的现有技术的复位电路，实现复位的电压Vdd为1.85V，即复位电压阈值偏差0.25V；

如图3所示的本发明第一实施例的复位电路，实现复位的电压Vdd为1.48V，即复位电压阈值偏差-0.12V。

当两种电路受工艺和温度的影响而导致其中MOS管的阈值电压偏差-0.1V时，进行第二次仿真，其结果是：

如图2所示的现有技术的复位电路，实现复位的电压Vdd为1.35V，即复位电压阈值偏差-0.25V；

如图3所示的本发明第一实施例的复位电路，实现复位的电压Vdd为1.72V，即复位电压阈值偏差0.12V。

由以上两次仿真结果可以看出，本发明第一实施例的复位电路确实减小了复位电压阈值的偏差，有利于集成电路芯片的有效复位。

图6示出了本发明第二实施例的复位电路示意图，如图6所示，相对于前述第一实施例的复位电路，电压分压单元201中NMOS管MNA2和MNA3等效于图3中所示的NMOS管MNA1，所述NMOS管MNA2和MNA3的阈值电压小于所述第一PMOS管MP1阈值电压的绝对值。本领域技术人员公知，为了在工艺上易于实现，可以将多个宽长比较大的NMOS管相互串联，以获得宽长比较小的等效NMOS管。图6即是利用这一特点，将NMOS管MNA2和MNA3串联并等效成图3所示的NMOS管MNA1。

此外，本发明第二实施例的复位电路还包括缓冲单元204和反馈单元205。所述缓冲单元204包括顺序连接的反相器INV4和反相器INV5，所述反相器INV4的输入端连接所述输出单元203的输出端，以接收第一复位信号Rst_b′，所述第一复位信号Rst_b′经过反相器INV4和反相器INV5后被整形为第二复位信号Rst_b。本实施例中的缓冲单元204还增强了该复位电路的输出驱动能力。

所述反馈单元205包括第二NMOS管MN11和第三NMOS管MN10，所述第三NMOS管MN10的栅极连接所述输出单元203的输出端，漏极连接所述电压检测单元202的输出端，源极连接所述第二NMOS管MN11的漏极；所述第二NMOS管MN11的栅极连接所述电压检测单元202的输入端，源极接地。

所述反馈单元205主要是在下电过程中，降低了所述电压检测单元202中第一CMOS反相器的阈值电压，进而降低了下电过程中的复位电压阈值，使电源电压较低时才能产生有效地下电复位信号，这样避免了电源电压不稳定时产生的误操作，提高了复位电路的抗干扰性能。下面结合图6对反馈单元的工作原理进行分析：

由前述第一实施例的复位电路的工作原理得知，在下电过程中，所述输出单元203输出的第一复位信号Rst_b′由高变低。当所述第一复位信号Rst_b′为高时，所述第三NMOS管MN10导通，这样就将所述第二NMOS管MN11与所述第一CMOS反相器的NMOS管MN8并联起来。本领域技术人员公知的，第一CMOS反相器的阈值电压与组成反相器的NMOS管的宽长比成反比，并且将多个NMOS管并联后等效的NMOS管的宽长比增加。因此，可以得出，NMOS管MN11与MN8并联后，所述第一CMOS反相器中等效的NMOS管的宽长比增大，从而使得所述第一CMOS反相器的阈值电压降低。

反之，在上电过程中，所述输出单元203输出的第一复位信号Rst_b′由低变高，从而产生了有效地上电复位信号。当所述第一复位信号Rst_b′为低时，所述第三NMOS管MN10断开，所述反馈单元205未处于工作状态，所述第一CMOS反相器的阈值电压不发生变化。

由上述分析可以看出，所述第三NMOS管MN10等效于电子开关，本领域技术人员也可用其他电子开关器件予以替代，例如可以是NPN晶体管等等。

在本发明第三实施例中，如图7所示，所述反馈单元205还可以包括第二PMOS管MP5和第三PMOS管MP4，所述第三PMOS管MP4的栅极连接所述输出单元203的输出端，漏极连接所述电压检测单元202的输出端，源极连接所述第二PMOS管MP5的漏极；所述第二PMOS管MP5的源极接电源Vdd，栅极连接所述电压检测单元202的输入端。

与第二实施例中反馈单元不同的是，在上电过程中，本实施例的第三PMOS管MP4导通，将所述第二PMOS管MP5与所述第一CMOS反相器的PMOS管MP2并联。而在下电过程中，本实施例的第三PMOS管MP4关闭，将所述第二PMOS管MP5从所述第一CMOS反相器中断开。

本领域技术人员公知的，CMOS反相器的阈值电压与组成反相器的PMOS管的宽长比成正比，并且将多个PMOS管并联后等效的PMOS管的宽长比增加。这样，在上电过程中，Rst_b′开始为低，PMOS管MP5与PMOS管MP2并联后，第一CMOS反相器中等效的PMOS管的宽长比增加，使得所述第一CMOS反相器的阈值电压增加，从而使得电源电压在较高时才能产生有效地上电复位信号，这样同样避免了电源电压不稳定时产生的误操作，提高了复位电路的抗干扰性能。

同样的，本领域技术人员可以采用其他电子开关器件例如PNP管，来替代所述第三PMOS管MP4。

综上，上述公开的复位电路，至少具有如下有益效果：

1)MOS管的阈值电压偏移，导致电压分压单元输出的第一控制信号的电压以及电压检测单元的第一CMOS反相器的阈值电压发生同向偏移。而这两种电压的同向偏移起到了补偿作用，减小了复位电压阈值随工艺和温度的偏差情况。

2)缓冲单元的偶数个反相器对第一复位信号进行整形，并且增强了该复位电路的输出驱动能力。

3)在下电过程中，反馈单元将其第二NMOS管并联至第一CMOS反相器，或者将第二PMOS管从第一CMOS反相器中断开，从而使得该复位电路在产生下电复位信号时所需的复位电压阈值较低，或者在产生上电复位信号时所需的复位电压阈值较高，避免了电源电压在不稳定状态时的误操作，提高了复位电路的抗干扰性能。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种复位电路，其特征在于，包括电压分压单元、电压检测单元和输出单元，

所述电压分压单元包括第一PMOS管和第一NMOS管，所述第一NMOS管的阈值电压小于所述第一PMOS管阈值电压的绝对值，所述第一PMOS管的栅极接地，源极接电源，漏极连接第一NMOS管的漏极，所述第一NMOS管的栅极和漏极相连，源极耦接于地，所述第一NMOS管的漏极输出第一控制信号；

所述电压检测单元包括第一CMOS反相器，所述第一CMOS反相器接收所述第一控制信号，并输出第二控制信号；

所述输出单元包括第一反相器，所述第一反相器接收所述第二控制信号，并输出第一复位信号。

2.根据权利要求1所述的复位电路，其特征在于，所述电压分压单元中的第一NMOS管为原生NMOS管。

3.根据权利要求1所述的复位电路，其特征在于，所述输出单元中的第一反相器为CMOS反相器。

4.根据权利要求1所述的复位电路，其特征在于，还包括缓冲单元，所述缓冲单元适于接收所述第一复位信号，并输出第二复位信号。

5.根据权利要求4所述的复位电路，其特征在于，所述缓冲单元包括顺序连接的偶数个反相器，第一个反相器的输入端接收所述输出单元输出的第一复位信号，最后一个反相器输出所述第二复位信号。

6.根据权利要求5所述的复位电路，其特征在于，还包括反馈单元，

所述反馈单元，适于检测所述输出单元输出的第一复位信号，并根据所述第一复位信号调节所述第一CMOS反相器的阈值电压。

7.根据权利要求6所述的复位电路，其特征在于，所述反馈单元包括第一电子开关和第二NMOS管，

所述第一电子开关，包括连接所述电压检测单元输出端的第一端和连接所述第二NMOS管漏极的第二端，以及控制端，所述控制端接收所述第一复位信号，并在第一复位信号为高电平时，导通所述第一端和所述第二端；

所述第二NMOS管的源极接地，栅极连接所述电压检测单元的输入端。

8.根据权利要求7所述的复位电路，其特征在于，所述第一电子开关为第三NMOS管，所述第三NMOS管的栅极连接所述输出单元的输出端，漏极连接所述电压检测单元的输出端，源极连接所述第二NMOS管的漏极。

9.根据权利要求6所述的复位电路，其特征在于，所述反馈单元包括第二电子开关和第二PMOS管，

所述第二电子开关，包括连接所述电压检测单元输出端的第一端和连接所述第二PMOS管漏极的第二端，以及控制端，所述控制端接收所述第一复位信号，并在所述输出信号为低电平时，导通所述第一端和所述第二端；

所述第二PMOS管的源极接电源，栅极连接所述电压检测单元的输入端。

10.根据权利要求9所述的复位电路，其特征在于，所述第二电子开关为第三PMOS管，所述第三PMOS管的栅极连接所述输出单元的输出端，漏极连接所述电压检测单元的输出端，源极连接所述第二PMOS管的漏极。

Images