CN110875732A - 复位电路及电子设备 - Google Patents

复位电路及电子设备 Download PDF

Info

Publication number
CN110875732A
CN110875732A CN201811006698.2A CN201811006698A CN110875732A CN 110875732 A CN110875732 A CN 110875732A CN 201811006698 A CN201811006698 A CN 201811006698A CN 110875732 A CN110875732 A CN 110875732A
Authority
CN
China
Prior art keywords
reset signal
coupled
circuit
reset
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811006698.2A
Other languages
English (en)
Inventor
權彞振
倪昊
刘晓艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811006698.2A priority Critical patent/CN110875732A/zh
Publication of CN110875732A publication Critical patent/CN110875732A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Electronic Switches (AREA)

Abstract

一种复位电路及电子设备，所述复位电路包括：复位信号产生电路以及复位信号输出电路，其中：所述复位信号产生电路，与预设的电源耦接，适于根据输入电压的变化生成复位信号；所述复位信号产生电路包括分压单元和温度补偿单元，其中：所述分压单元，外接所述输入电压，并与所述温度补偿单元耦接，适于产生所述输入电压对应的分压并输出至所述温度补偿单元；所述温度补偿单元，与所述分压单元耦接，用于对所述复位信号产生电路进行温度补偿，以对所述复位信号输出电路产生复位信号的时间进行调整；所述复位信号输出电路，与所述复位信号产生电路耦接，用于输出所述复位信号。采用上述方案，可以减小输入电压和温度变化对复位电路的影响。

Description

复位电路及电子设备
技术领域
本发明涉及电路领域，尤其涉及一种复位电路及电子设备。
背景技术
复位电路是一种通过输出信号来使负载电路恢复到起始状态的电路设备。现有技术中的复位电路，其稳定的复位信号输出依赖稳定的外部条件，例如稳定的温度值和稳定的输入电压的变化速率。在复位电路周围的温度或者输入电压的变化速率发生改变时，会对其复位信号的输出产生很大的影响，复位信号的输出会快于或者慢于预设的时间点，对根据复位电路的复位信号工作的其他电路会产生很大的影响。
发明内容
本发明解决的技术问题是减小外部条件变化对复位电路的复位信号输出产生的影响。
为解决上述技术问题，本发明实施例提供一种复位电路，包括：复位信号产生电路以及复位信号输出电路，其中：所述复位信号产生电路，与预设的电源耦接，适于根据输入电压的变化生成复位信号；所述复位信号产生电路包括分压单元和温度补偿单元，其中：所述分压单元，外接所述输入电压，并与所述温度补偿单元耦接，适于产生所述输入电压对应的分压并输出至所述温度补偿单元；所述温度补偿单元，与所述分压单元耦接，用于对所述复位信号产生电路进行温度补偿，以对所述复位信号输出电路产生复位信号的时间进行调整；所述复位信号输出电路，与所述复位信号产生电路耦接，用于输出所述复位信号。
可选的，所述第一PMOS管，源极与所述电源耦接，栅极与所述第一NMOS管的漏极耦接，漏极与所述第一NMOS管的漏极耦接；所述第一NMOS管，源极与地耦接，栅极与所述电源耦接。
可选的，所述第二PMOS管，源极与所述第一PMOS管的源极耦接，栅极与所述第一PMOS管的栅极耦接，漏极与所述第二NMOS管的漏极耦接；所述第二NMOS管，源极与所述第一NMOS管的源极耦接，栅极与所述第二PMOS管的漏极耦接。
可选的，所述第三PMOS管，源极与所述电源耦接，栅极与地耦接，漏极与所述第三NMOS管的漏极耦接于耦接点；所述第三NMOS管，源极与地耦接，栅极与所述第二NMOS管的栅极耦接；所述耦接点输出所述复位信号。
可选的，所述波形整形部用于将所述复位信号转换为标准高电平后输出。
可选的，所述第一反相器，输入端与所述耦接点耦接，输出端与所述第二反相器的输入端耦接；所述第二反相器的输出端用于输出经波形整形后的复位信号。
本发明还提供一种电子设备，包括根据上述所述的任一种复位电路。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
通过在电路中设置分压单元，在电压变化速率快于或慢于预定的电压变化速率时，通过电路元件将输入的电压进行分压，起到缓冲的作用，减小电压变化速率变化对复位电路输出复位信号的影响，在电路中设置温度补偿单元，在复位电路周围的环境温度变化时，减小温度变化对复位电路产生的影响。
进一步，在电路中使用PMOS管和NMOS管的组合，使得电路的可控性增强，也使得电路结构更加简单。
附图说明
图1是现有技术中的一种复位电路的结构示意图；
图2是本发明实施例中提供的一种复位电路的结构示意图；
图3是现有技术中的一种复位电路输出的复位信号的波形图；
图4是本发明实施例中提供的一种复位电路输出的复位信号的波形图。
具体实施方式
现有技术中的复位电路，其稳定的复位信号输出依赖稳定的外部条件，例如稳定的温度值和稳定的输入电压的变化速率。在复位电路周围的温度或者输入电压的变化速率发生改变时，会对其复位信号的输出产生很大的影响，复位信号的输出会快于或者慢于预设的时间点，对根据复位电路的复位信号工作的其他电路会产生很大的影响。
参阅图1，给出了现有技术中的一种复位电路。图1中，复位电路由PMOS管P1、电感R、PMOS管P2、电容C、NMOS管N2、NMOS管N3以及反相器组成，POR为复位信号输出。
在实际应用中，现有技术中提供的复位电路，很容易受到因周围温度变化和输入电压变化速率改变而带来的影响。
本发明实施例中提供的一种复位电路，通过在电路中设置分压单元以减小输入电压变化对复位电路产生的影响，通过在电路中设置温度补偿单元以减小温度变化对复位电路产生的影响。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参阅图2，其为本发明实施例中提供的一种复位电路，包括：复位信号产生电路以及复位信号输出电路203，其中：
所述复位信号产生电路，与预设的电源耦接，适于根据输入电压的变化生成复位信号；所述复位信号产生电路包括分压单元201和温度补偿单元202，其中：
所述分压单元201，外接所述输入电压，并与所述温度补偿单元202耦接，适于产生所述输入电压对应的分压并输出至所述温度补偿单元202；
所述温度补偿单元202，与所述分压单元201耦接，用于对所述复位信号产生电路进行温度补偿，以对所述复位信号输出电路203产生复位信号的时间进行调整；
所述复位信号输出电路203，与所述复位信号产生电路耦接，用于输出所述复位信号。
在具体实施中，在输入电压的电压变化速率快于预定的电压变化速率时，会导致复位电路输出复位信号的时刻快于预定的时刻，进而影响根据复位信号工作的电路。
在具体实施中，在输入电压的电压变化速率慢于预定的电压变化速率时，会导致复位电路输出复位信号的时刻慢于预定的时刻，进而影响根据复位信号工作的电路。
分压单元201可以在电压变化速率快于或慢于预定的电压变化速率时，通过电路元件将输入的电压进行分压，起到缓冲的作用，减小电压变化速率变化对复位电路输出复位信号的影响，使得输出复位信号的时刻接近预定的时刻。具体实施中，在预定的时刻复位电路输出复位信号，即在复位电路正常工作时，输出复位信号的时刻。
例如，预定的输入电压在第10秒时达到高电平，相对应的复位电路预定在第10秒时输出复位信号，当输入电压在第5秒时即达到高电平时，则复位电路在第5秒时即输出复位信号；当输入电压在第15秒时达到高电平时，则复位电路在第15秒时输出复位信号。
在预设的电源耦接分压单元201后，当输入电压在第5秒时即达到高电平时，输入的电压经分压单元201内的电路元件分压后，则复位电路可以在第6秒至第10秒之间即输出复位信号；当输入电压在第15秒时达到高电平时，输入的电压经分压单元201内的电路元件分压后，则复位电路可以在第10秒至第14秒时输出复位信号。复位电路具体的复位信号输出时刻根据分压单元201内的电路元件构成而定。
在具体实施中，高电平表示的具体电压数值由用户根据实际情况设定。
在具体实施中，在复位电路周围的环境温度高于或低于预定的环境温度时，会导致复位电路里电路元件的导通电压产生变化，进而导致复位电路输出复位信号的时刻变化。所述温度补偿单元202即用于在在复位电路周围的环境温度高于或低于预定的环境温度时，通过温度补偿单位内的电路元件分散温度变化带来的影响，使得复位电路输出复位信号的时刻接近预定的时刻。
本发明实施例中，所述分压单元101包括第一PMOS管MP1和第一NMOS管MN1，其中：所述第一PMOS管MP1，源极与所述电源耦接，栅极与所述第一NMOS管MN1的漏极耦接，漏极与所述第一NMOS管MN1的漏极耦接；所述第一NMOS管MN1，源极与地耦接，栅极与所述电源耦接。
在具体实施中，当电源的输入电压处于从零开始逐渐变化至高电平的过程中时，第一NMOS管MN1逐渐导通，第一PMOS管MP1保持关断状态；当输入电压达到高电平后，第一NMOS管MN1和第一PMOS管MP1均导通。在上述过程中，通过第一PMOS管MP1和第一NMOS管MN1的内阻，分压单元201可以减小输入电压变化速率对复位信号产生电路的影响。
本发明实施例中，所述温度补偿单元202包括第二PMOS管MP2和第二NMOS管MN2，其中：所述第二PMOS管MP2，源极与所述第一PMOS管MP1的源极耦接，栅极与所述第一PMOS管MP1的栅极耦接，漏极与所述第二NMOS管MN2的漏极耦接；所述第二NMOS管MN2，源极与所述第一NMOS管MN1的源极耦接，栅极与所述第二PMOS管MP2的漏极耦接。
在具体实施中，第二PMOS管MP2的源极与第一PMOS管MP1的源极耦接，同时也与电源耦接，当电源的输入电压处于从零开始逐渐变化至高电平的过程中时，第二PMOS管MP2保持关断状态；当输入电压达到高电平后，第二PMOS管MP2导通，第二NMOS管MN2在一定限度内导通，所述复位电路产生复位信号。
本发明实施例中，所述复位信号输出电路203包括：第三PMOS管MP3和第三NMOS管MN3，其中：所述第三PMOS管MP3，源极与所述电源耦接，栅极与地耦接，漏极与所述第三NMOS管MN3的漏极耦接于耦接点node；所述第三NMOS管MN3，源极与地耦接，栅极与所述第二NMOS管MN2的栅极耦接；所述耦接点node输出所述复位信号。
在具体实施中，在复位电路周围的环境温度高于预定的环境温度时，复位信号产生电路内的电路元件的导通电压降低，第一PMOS管MP1、第一NMOS管MN1、第二PMOS管MP2和第三PMOS管MP3导通所需的时间会短于预定的时间，即复位电路在正常工作时，MOS管导通所需的时间，而由于第二NMOS管MN2的源极接地，栅极与第一PMOS管MP1的漏极连接，第二NMOS管MN2在一定程度内限制导通。在第二NMOS管MN2导通后，第三NMOS管MN3导通，第三NMOS管MN3相比于快速导通的第三PMOS管MP3将会向地进行大量放电。因此，所述耦接点node产生复位信号的时间相比复位电路没有温度补偿单元202时增长，温度补偿单元202可以减少温度变化对复位信号产生电路的影响。
在具体实施中，在复位电路周围的环境温度低于预定的环境温度时，复位信号产生电路内的电路元件的导通电压升高，第一PMOS管MP1、第一NMOS管NM1、第二PMOS管MP2和第三PMOS管MP3导通所需的时间会长于预定的时间，而由于第二NMOS管MN2的源极接地，栅极与第一PMOS管MP1的漏极连接，第二NMOS管MN2在一定程度内限制导通。在第二NMOS管MN2导通后，第三NMOS管MN3导通，第三NMOS管MN3相比于缓慢导通的第三PMOS管MP3将会向地进行少量放电。因此，所述耦接点node产生复位信号的时间相比复位电路没有温度补偿单元202时减短，温度补偿单元202可以减少温度变化对复位信号产生电路的影响。
在具体实施中，所述耦接点node产生复位信号即所述耦接点node上的电压达到高电平。
参阅图3及图4，两图中坐标系的纵轴单位为电压，横轴单元为时间，表示的是随时间变化，所述复位电路输出的复位信号的电压变化。
如图3所述，图中坐标系是图1对应的复位电路在不同的温度下，输出的复位信号的波形图。图3中在复位电路周围的环境温度为-40℃至85℃之间时，复位信号的电压到达高电平的时间跨度较大，说明复位电路受温度影响较大。
如图4所示，图中坐标系是本发明实施例中复位电路在不同的温度下，输出的复位信号的波形图。图4中在复位电路周围的环境温度为-40℃至85℃之间时，复位信号的电压达到高电平的时刻集中在很小的一个时间段，说明复位电路受温度影响较小。
本发明实施例中，所述复位信号输出电路203还包括波形整形单元，所述波形整形部用于将所述复位信号转换为标准高电平后输出。
在具体实施中，波形整形部可以将复位信号调整为标准高电平信号输出，可以让根据所述复位信号工作的电路更加稳定。
本发明实施例中，，所述波形整形单元包括第一反相器和第二反相器，其中：所述第一反相器，输入端与所述耦接点node耦接，输出端与所述第二反相器的输入端耦接；所述第二反相器的输出端用于输出经波形整形后的复位信号。
本发明还提供一种电子设备，包括上述任一种的复位电路。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指示相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种复位电路，其特征在于，包括：复位信号产生电路以及复位信号输出电路，其中：
所述复位信号产生电路，与预设的电源耦接，适于根据输入电压的变化生成复位信号；所述复位信号产生电路包括分压单元和温度补偿单元，其中：所述分压单元，外接所述输入电压，并与所述温度补偿单元耦接，适于产生所述输入电压对应的分压并输出至所述温度补偿单元；所述温度补偿单元，与所述分压单元耦接，用于对所述复位信号产生电路进行温度补偿，以对所述复位信号输出电路产生复位信号的时间进行调整；
所述复位信号输出电路，与所述复位信号产生电路耦接，用于输出所述复位信号。
2.根据权利要求1所述的复位电路，其特征在于，所述分压单元包括第一PMOS管和第一NMOS管，其中：
所述第一PMOS管，源极与所述电源耦接，栅极与所述第一NMOS管的漏极耦接，漏极与所述第一NMOS管的漏极耦接；
所述第一NMOS管，源极与地耦接，栅极与所述电源耦接。
3.根据权利要求2所述的复位电路，其特征在于，所述温度补偿单元包括第二PMOS管和第二NMOS管，其中：
所述第二PMOS管，源极与所述第一PMOS管的源极耦接，栅极与所述第一PMOS管的栅极耦接，漏极与所述第二NMOS管的漏极耦接；
所述第二NMOS管，源极与所述第一NMOS管的源极耦接，栅极与所述第二PMOS管的漏极耦接。
4.根据权利要求3所述的复位电路，其特征在于，所述复位信号输出电路包括：第三PMOS管和第三NMOS管，其中：
所述第三PMOS管，源极与所述电源耦接，栅极与地耦接，漏极与所述第三NMOS管的漏极耦接于耦接点；
所述第三NMOS管，源极与地耦接，栅极与所述第二NMOS管的栅极耦接；
所述耦接点输出所述复位信号。
5.根据权利要求1所述的复位电路，其特征在于，所述复位信号输出电路还包括波形整形单元，
所述波形整形部用于将所述复位信号转换为标准高电平后输出。
6.根据权利要求5所述的复位电路，其特征在于，所述波形整形单元包括第一反相器和第二反相器，其中：
所述第一反相器，输入端与所述耦接点耦接，输出端与所述第二反相器的输入端耦接；
所述第二反相器的输出端用于输出经波形整形后的复位信号。
7.一种电子设备，其特征在于，包括根据权利要求1-6任一项所述的复位电路。
CN201811006698.2A 2018-08-30 2018-08-30 复位电路及电子设备 Pending CN110875732A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811006698.2A CN110875732A (zh) 2018-08-30 2018-08-30 复位电路及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811006698.2A CN110875732A (zh) 2018-08-30 2018-08-30 复位电路及电子设备

Publications (1)

Publication Number Publication Date
CN110875732A true CN110875732A (zh) 2020-03-10

Family

ID=69714490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811006698.2A Pending CN110875732A (zh) 2018-08-30 2018-08-30 复位电路及电子设备

Country Status (1)

Country Link
CN (1) CN110875732A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041601A1 (en) * 2002-08-30 2004-03-04 Payne James E. Power-on reset circuit
KR20080061208A (ko) * 2006-12-28 2008-07-02 전자부품연구원 파워-온-리셋 회로
CN102386898A (zh) * 2011-08-26 2012-03-21 上海复旦微电子集团股份有限公司 复位电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041601A1 (en) * 2002-08-30 2004-03-04 Payne James E. Power-on reset circuit
KR20080061208A (ko) * 2006-12-28 2008-07-02 전자부품연구원 파워-온-리셋 회로
CN102386898A (zh) * 2011-08-26 2012-03-21 上海复旦微电子集团股份有限公司 复位电路

Similar Documents

Publication Publication Date Title
KR102253323B1 (ko) 저전압 강하 레귤레이터 및 그 전압 안정화 방법
CN107294506B (zh) 晶体振荡器电路
US20140327486A1 (en) RC Oscillator
JP2013201740A (ja) スルーレート制御を利用した時間差増幅器及び時間差増幅方法
TW201445884A (zh) 移位暫存器電路及其操作方法
US20150188436A1 (en) Semiconductor Device
KR101820970B1 (ko) 볼티지 레귤레이터
US8841947B2 (en) Power-on reset circuit
TWI430565B (zh) 可調適放大電路
KR101675561B1 (ko) 전원 장치
CN108233701B (zh) 一种升降压电压转换电路
US8258815B2 (en) Clock generator circuits for generating clock signals
CN110875732A (zh) 复位电路及电子设备
CN107276565B (zh) 一种占空比调节电路及其实现方法
CN210835774U (zh) 高压的稳压电路
US10693423B2 (en) Dynamic amplification circuit
US20160241233A1 (en) Driver circuit for single wire protocol slave unit
JP2015170996A (ja) パワーオンリセット回路
JP2014085745A (ja) 基準電圧生成回路
TWI692200B (zh) 載帶芯片用開機關機重置電路及其工作方法
TWI547097B (zh) 延時電路
CN111446949A (zh) 上电复位电路和集成电路
US10476443B2 (en) Dynamic amplification circuit
CN110932670B (zh) 振荡器电路以及相关的振荡器装置
KR20140085237A (ko) 파워-온-리셋 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200310

RJ01 Rejection of invention patent application after publication