CN111446949A - 上电复位电路和集成电路 - Google Patents

Abstract

本发明实施例提供一种上电复位电路和集成电路，包括：电压源、检测电压输出单元、参考电压输出单元和比较单元；其中，述电压源连接所述检测电压输出单元和所述参考电压输出单元，用于提供向所述检测电压输出单元和所述参考电压输出单元提供输入电压；所述检测电压输出单元连接所述参考电压输出单元和所述比较单元，用于向所述参考电压输出单元和所述比较单元提供与所述输入电压具有预设电压差的检测电压；所述参考电压输出单元连接所述比较单元，用于向所述比较单元提供根据输入电压和所述检测电压的电压差生成参考电压；所述比较单元用于比较所述检测电压和所述参考电压，输出复位控制信号，本发明上电复位电路降低了功耗。

Description

上电复位电路和集成电路

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种上电复位电路和集成电路。

背景技术

集成电路(integrated circuit，IC)，是指在基板上集合多种电子元器件实现某种特定功能的电路模块。它是电子设备中最重要的部分，承担着运算和存储的功能。通常情况下，当IC被上电时，在电源电压还未达到稳定的预期状态时，许多电子元器件以及电路节点的电压和逻辑状态是不稳定的。为了使IC系统在每次上电后都能从设计者所期望的状态开始操作，需要利用上电复位(Power On Reset，简称为POR)电路在电源上电时产生复位信号，强制IC系统处在设计者所期望的初始状态。可以看出，上电复位电路可以对IC系统进行复位操作，从而消除上电初始时的不稳定态。

现有的上电复位电路，一般需要接入带隙基准(Bandgap)电压作为参考电压，与电源电压进行比较，当电源电压大于该参考电压时，产生复位信号。然而，此种上电复位电路的功耗较高。

发明内容

有鉴于此，本发明实施例提供一种上电复位电路和集成电路，以降低电路的功耗。

为解决上述问题，本发明提供一种参考电压驱动器，包括：电压源、检测电压输出单元、参考电压输出单元和比较单元；其中，所述电压源连接所述检测电压输出单元和所述参考电压输出单元，用于提供向所述检测电压输出单元和所述参考电压输出单元提供输入电压；所述检测电压输出单元连接所述参考电压输出单元和所述比较单元，用于向所述参考电压输出单元和所述比较单元提供与所述输入电压具有预设电压差的检测电压；所述参考电压输出单元连接所述比较单元，用于向所述比较单元提供根据输入电压和所述检测电压的电压差生成参考电压；所述比较单元用于比较所述检测电压和所述参考电压，输出复位控制信号。

优选的，所述检测电压输出单元包括第一负载晶体管，所述第一负载晶体管用于产生所述预设电压差；所述参考电压输出单元包括第二负载晶体管，所述第二负载晶体管用于根据所述输入电压和所述检测电压的电压差生成所述参考电压。

优选的，所述第一负载晶体管的导电类型与所述第二负载晶体管的导电类型不同。

优选的，所述检测电压输出单元还包括：第一晶体管和第一电阻；所述第一晶体管的源极连接所述电压源，栅极和漏极连接至第一节点；所述第一节点为所述检测电压输出单元输出检测电压的输出端；所述第一负载晶体管的漏极连接所述第一节点，栅极连接所述电压源；所述第一电阻的一端连接所述第一负载晶体管的源极，另一端连接零电位；所述第一晶体管与所述第一负载晶体管的导电类型不同。

优选的，所述参考电压输出单元还包括：第二晶体管；所述第二晶体管的源极连接所述电压源，栅极连接所述检测电压输出单元的输出端，漏极连接至第二节点；所述第二节点为所述参考电压输出单元输出参考电压的输出端；所述第二晶体管与所述第一晶体管的导电类型相同。

优选的，所述第二负载晶体管的栅极和漏极连接所述第二节点，源极连接零电位。

优选的，所述第二负载晶体管的源极连接所述第二节点，栅极和漏极连接零电位。

优选的，所述比较单元包括：第一输入端、第二输入端和输出端；所述第一输入端接入所述参考电压，所述第二输入端接入所述检测电压，所述输出端输出所述复位控制信号。

优选的，上电复位电路还包括，与比较单元连接的延迟单元，所述延迟单元用于延迟所述复位控制信号。

优选的，所述延迟单元包括：第二电阻和第一电容；所述第二电阻一端连接所述比较单元的输出端，另一端连接第三节点；所述第三节点为所述延迟单元输出延迟后的复位控制信号的输出端；所述第一电容一端连接所述第三节点，另一端连接零电位。

优选的，所述第一晶体管的宽长比小于所述第二晶体管的宽长比。

相应的，本发明还提供一种集成电路，包括所述上电复位电路。

与现有技术相比，本发明的技术方案具有以下优点：

与传统的接入带隙基准电压作为参考电压相比，本发明通过检测电压输出单元提供与所述输入电压具有预设电压差的检测电压，从而使得参考电压输出单元生成的参考电压不必太大，因而避免了设置过多负载器件以生成较大的参考电压，进而大大降低了参考电压输出单元的功耗。

并且，由于参考电压输出单元的功耗低，因而器件产生的热量低，使得器件温度变化小，进而使得器件受到温度的影响也相应降低，从而能够产生稳定、精确的参考电压，进而产生稳定、精确的复位控制信号。

进一步的，参考电压输出单元用于输入所述输入电压和所述检测电压，并根据所述输入电压与所述检测电压的电压差生成参考电压。在上电初始，输入电压上升至预设电压差的阶段，检测电压由于与所述输入电压具有预设电压差而趋近于零，使得所述上电复位电路首先输出稳定的参考电压，之后，再进行参考电压与检测电压的比较，从而保证了上电复位电路时序的稳定性。因此，本发明实施例提出的上电复位电路，不必为参考电压输出单元持续提供额外的电源以保持持续稳定的电压输入，进一步大大降低了上电复位电路的功耗。

另外，在上电的后续过程中，当输入电压大于预设电压差时，检测电压由于与所述输入电压具有预设电压差，使得参考电压输出单元中得到的电压差保持为所述预设电压差，进而可以稳定的输出参考电压，避免了参考电压的偏移。

附图说明

图1为一种带隙基准电压驱动器的电路图；

图2为本发明一实施例的上电复位电路结构示意图；

图3为本发明一实施例的一具体的电路图；

图4为图3电路中V1和V2的电压变化曲线图；

图5A为图3电路在不同工艺角和温度下的上电检测电压仿真图；

图5B为图3电路在不同工艺角和温度下的下电检测电压仿真图；

图6为本发明一实施例的另一具体的电路图；

图7为本发明另一实施例的电路结构示意图；

图8为本发明另一实施例的具体的电路图；

图9为本发明的另一实施例的集成电路结构示意图。

具体实施方式

由背景技术可知，现有的上电复位电路，一般需要接入带隙基准(Bandgap)电压作为参考电压，与电源电压进行比较，当电源电压大于该参考电压时，产生复位信号。

如图1所示，为一种带隙基准电压驱动器的电路图，用于产生电压值较大的参考电压，其中，为保证参考电压的大小和稳定，需要设置电阻R2和双极晶体管Q2作为负载以产生足够的电压，同时需要平衡与温度成反比的双极晶体管Q2的基极-发射极电压VBE，和与温度成正比的电阻R2的电压VR2，以生成受温度影响较小的Vref。而晶体管M3和M4、比较器CMP、电阻R1和双极晶体管Q1的设置，用于使得电阻R2的电压VR2与温度成正比。

可以看出，带隙基准电压驱动器结构复杂，功耗很高。

并且，由于无法预测器件何时上电，需要持续的为带隙基准电压驱动器提供额外的电源以保持持续稳定的电压输入，以保证无论器件何时上电，均能实现电压的比较，以产生复位信号，因而使得功耗进一步增高。

为了解决所述技术问题，本发明通过检测电压输出单元生成与所述输入电压具有预设电压差的检测电压，从而使得参考电压输出单元生成的参考电压不必太大，因而避免了设置过多负载器件以生成较大的参考电压，进而大大降低了参考电压输出单元的功耗。

并且，由于参考电压输出单元的功耗低，因而器件产生的热量低，使得器件温度变化小，进而使得器件受到温度的影响也相应降低，从而能够产生稳定、精确的参考电压，进而产生稳定、精确的复位控制信号。

进一步的，参考电压输出单元用于输入所述输入电压和所述检测电压，并根据所述输入电压与所述检测电压的电压差生成参考电压。在上电初始，输入电压上升至预设电压差的阶段，检测电压由于与所述输入电压具有预设电压差而趋近于零，使得所述上电复位电路首先输出稳定的参考电压，之后，再进行参考电压与检测电压的比较，从而保证了上电复位电路时序的稳定性。因此，本发明实施例提出的上电复位电路，不必为参考电压输出单元持续提供电压输入，进一步大大降低了上电复位电路的功耗。

另外，在上电的后续过程中，当输入电压大于预设电压差时，检测电压由于与所述输入电压具有预设电压差，使得参考电压输出单元中得到的电压差保持为所述预设电压差，进而可以稳定的输出参考电压，避免了参考电压的偏移。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图2，为本发明的上电复位电路结构示意图，所述上电复位电路100包括：电压源110、检测电压输出单元120、参考电压输出单元130和比较单元140。

所述电压源110连接所述检测电压输出单元120和所述参考电压输出单元130，用于提供向所述检测电压输出单元120和所述参考电压输出单元130提供输入电压；

所述检测电压输出单元120连接所述参考电压输出单元130和所述比较单元140，用于向所述参考电压输出单元130和所述比较单元140提供与所述输入电压具有预设电压差的检测电压；

所述参考电压输出单元130连接所述比较单元140，用于向所述比较单元140提供根据输入电压和所述检测电压的电压差生成的参考电压；

所述比较单元140用于比较所述检测电压和所述参考电压，输出复位控制信号。

其中，所述复位控制信号用于控制电路系统进行复位操作，消除上电初始时的不稳定态。

在本发明实施例中，检测电压输出单元120提供与所述输入电压具有预设电压差的检测电压，使得参考电压输出单元130生成的参考电压不必太大，因而避免了设置过多负载器件以生成较大的参考电压，进而大大降低了参考电压输出单元的功耗。

并且，参考电压输出单元130根据所述输入电压与所述检测电压的电压差生成参考电压。在上电初始阶段，输入电压上升至预设电压差的阶段，检测电压由于与所述输入电压具有预设电压差而趋近于零，使得所述上电复位电路首先输出稳定的参考电压，之后，再进行参考电压与检测电压的比较，从而保证了上电复位电路时序的稳定性。因此，本发明实施例提出的上电复位电路，不必为参考电压输出单元提供额外的电源以保持持续稳定的电压输入，进一步大大降低了上电复位电路的功耗。

在上电的后续阶段，当输入电压大于预设电压差时，检测电压由于与所述输入电压具有预设电压差，使得参考电压输出单元中得到的电压差保持为所述预设电压差，进而可以稳定的输出参考电压，避免了参考电压的偏移，进一步保证了复位控制信号的精确性和稳定性。

在本发明实施例中，当检测电压大于参考电压时输出复位控制信号，而检测电压与输入电压具有预设电压差，因此，本发明实施例中输入电压的翻转电压为预设电压差的值和参考电压值的和。

参考图3，为本实施例具体的电路图。

其中，检测电压输出单元120包括第一负载晶体管NM1，所述第一负载晶体管NM1用于产生所述预设电压差；所述参考电压输出单元130包括第二负载晶体管PM3，所述第二负载晶体管PM3用于根据输入电压和所述检测电压的电压差生成所述参考电压。

由于晶体管在正常的工作过程中，具有稳定的栅源电压，设置第一负载晶体管NM1产生的栅源电压作为预设的电压差，设置第二负载晶体管PM3产生的栅源电压作为参考电压，能够使得本实施例的上电复位电路具有稳定的翻转电压。

在本实施例中，优选所述第一负载晶体管NM1的导电类型与所述第二负载晶体管PM3的导电类型不同，对应的温度系数值类型相反(例如NMOS阈值电压为负温度系数，PMOS阈值电压为正温度系数)，进而可以抵消部分由温度造成的电压漂移，提高所述上电复位电路的精度。

继续参考图3，在本实施例中，所述检测电压输出单元120具体包括：第一晶体管PM1、第一负载晶体管NM1和第一电阻R1；所述参考电压输出单元130包括：第二晶体管PM2和第二负载晶体管PM3。

具体的，所述第一晶体管PM1的源极连接所述电压源VDD，栅极和漏极连接至第一节点N1；所述第一负载晶体管NM1的漏极连接所述第一节点N1，栅极连接所述电压源，源极连接所述第一电阻R1的一端；所述第一电阻R1的另一端连接零电位；所述第一节点N1用于作为所述检测电压输出单元的输出端向参考电压输出单元130和比较单元140输出检测电压V2。

所述第二晶体管PM2的源极连接所述电压源，栅极连接所述检测电压输出单元120的输出端，即第一节点N1，漏极连接至第二节点N2；所述第二负载晶体管PM3的源极连接所述第二节点以输出参考电压V1，栅极和漏极与零电位相连。

具体的，在本实施例中，所述第一晶体管PM1与所述第一负载晶体管NM1的导电类型不同，具体的，第一晶体管为PMOS管，第一负载晶体管为NMOS管。所述第二负载晶体管与所述第三晶体的导电类型相同，均为PMOS管。

在本实施例中，NMOS阈值电压为负温度系数，PMOS阈值电压为正温度系数，第二负载晶体管PM3与所述第一负载晶体管NM1的导电类型不同，使得第一负载晶体管NM1与第二负载晶体管PM3的温度系数可以相互抵消，因而可以至少部分的避免由温度造成的电压漂移，提高上电复位电路的精度。

在本实施例中，所述第一晶体管PM1的宽长比小于所述第二晶体管PM2的宽长比，以降低所述上电复位电路的功耗，其中，第一晶体管PM1的宽长比与功耗电流呈正相关关系，如第一晶体管的宽长比越小，功耗电流越低。具体的，所述第一晶体管PM1的宽长比与所述第二晶体管PM2的宽长比的比例可以在1:2～1:10的范围内任意取值，在一种实现中，该比例可以为1:3，在其他可能的实现中，该比例还可以为1:4、1:6、1:8等，本申请在此不做具体的限定。

通过设置第一电阻R1，可以进一步降低所述上电复位电路的功耗。其中，RI阻值越大，功耗电流越低，进而功耗越小。需要说明的是，第一电阻R1的电阻越大，占用芯片的面积越大，本领域技术人员可以基于不同的实际情况进行对应的调整。

所述比较单元140为运算放大器CMP，其正输入端连接参考电压V1，负输入端连接检测电压V2，输出端输出复位控制信号POR_OUT。需要说明的是，在本发明的其他实施例中，所述比较单元还可以为其他类型的放大器，对应的，所述比较单元包括第一输入端、第二输入端和输出端，第一输入端接入所述参考电压，第二输入端接入所述检测电压，输出端输出复位控制信号，本申请在此不做具体的限定。

对应本实施例的具体运行过程为，在电压源的初始上电阶段，输入电压VDD逐渐增大，第一晶体管PM1和第一负载晶体管NM1开启，第一节点N1输出的检测电压为V2＝VDD-VGS1，其中，VGS1为第一负载晶体管NM1的栅源电压。第二晶体管PM2的栅极和第一晶体管PM1的栅极连接，形成电流镜结构，在第一晶体管PM1开启时，第二晶体管PM2同时开启，而与第二晶体管连接的第二负载晶体管PM3也同时开启，对应第二节点N2输出的参考电压V2＝VGS3，其中，VGS3为第二负载晶体管PM3的栅源电压。

其中，本实施例的上电复位电路，VDD的翻转电压为VGS1+VGS3。具体的，当VDD小于VGS1+VGS3时，V2(即VDD-VGS1)小于V1(即VGS3)，比较单元140输出的复位控制信号为低电位，当VDD大于VGS1+VGS3时，V2(即VDD-VGS1)大于V1(即VGS3)，比较单元140输出的复位控制信号翻转为高电位。

在本实施例中，VGS1和VGS3分别为第一负载晶体管NM1和第二负载晶体管PM3处于稳定工作状态下(饱和区)的栅源电压。

如图4所示，为本实施例中V1和V2的电压变化曲线图，其中，当VDD增大到VGS1+VGS3时，V2大于V1，复位控制信号的电位发生改变，进而实现了电压翻转。

可以看出，在本实施例中的上电复位电路，不需要接入带隙基准电压作为参考电压，且结构简单、电阻设置少，因而能够大幅度的降低功耗。而随着功耗的大幅降低，该电路运行过程中产生的热量也大幅减少，因而该电路的工艺温度电压(PVT)变化很小，从而使得该上电复位电路的精度得到了大幅提高。

针对本实施例中的结构，本发明发明人进行了数据仿真，可选的，图5A为本实施例的上电复位电路在不同工艺角和温度下的上电检测电压，即上电时的翻转电压。其中，工艺角为ss(slow-slow)，温度为125℃，电压为90％VDD时为最差条件，上电检测电压如图中的a点所示；工艺角为ff，温度为-40℃，电压为110％VDD时为最好条件，上电检测电压如图中的b点所示。可以看出，在最差条件下，上电检测电压为1.10V，最好条件下，上电检测电压为1.29V，也就是说，本发明中上电检测电压在1.10V～1.29V范围内，显然，上电检测电压的变化范围很小，因而精度很高。图5B是本实施例的上电复位电路在不同工艺角和温度下的下电检测电压，即，在掉电时的翻转电压。可以看出，下电检测电压在最差条件时如A点所示，为0.92V，下电检测电压在最好条件时如B点所示，为1.28V，也就是说，下电检测电压在0.92～1.28范围内，显然，该电路输出的下电检测电压精度也很高。同时，本发明发明人还进行了静态功耗电流仿真，仿真数据显示，本实施例的静态功耗电流为4.15uA-6.62uA，比现有技术的上电复位电路功耗有了大幅的降低。

另外，现有的采用带隙基准驱动器提供参考电压的上电复位电路，通常结构复杂、面积大。而本发明提供的上电复位电路，结构简单，占用面积小，进而更加小巧灵活，适用于各种集成电路芯片中。

如图6所示，为本发明的另一具体的电路图。其中，与上一电路图所示电路不同的是，所述第二负载晶体管与所述第一负载晶体管的导电类型相同，所述第一负载晶体管为NMOS管NM1，所述第二负载晶体管为NMOS管NM2。

具体的，所述参考电压输出单元的具体连接结构为：第二晶体管PM2的源极连接所述电压源，栅极连接所述检测电压输出单元的输出端，即第一节点N1，漏极连接至第二节点N2；所述第二负载晶体管NM2的栅极和漏极连接所述第二节点N2，源极与连接所述零电位；所述第二节点用于输出参考电压。

对应的，VDD的翻转电压为VGS1+VGS2，其中，VGS2为第二负载晶体管NM2的栅源电压。

在本实施例中，基于NMOS管的工艺成本比PMOS管低，因此，采用NMOS管作为第二负载晶体管，可以实现对工艺成本的降低。其中，需要说明的是，基于NMOS管比PMOS管阈值电压低，使得本实施例中的翻转电压会略小于上一实施例中的翻转电压。

参考图7至图8，为本发明另一个实施例的结构示意图，其中，与上一实施例不同的是，所述上电复位电路中还包括与比较单元连接的延迟单元150，所述延迟单元150用于延迟所述复位控制信号。通过为上电复位电路提供延迟，响应电压源上升阶段的延迟，避免电压源初始上升阶段可能出现的启动问题。

具体的，所述延迟单元150包括第二电阻R2和第一电容C1；所述第二电阻R2一端连接所述比较单元的输出端，另一端连接第三节点N3；所述第一电容C1一端连接所述第三节点N3，另一端连接零电位GND；所述第三节点N3输出延迟后的复位控制信号POR_OUT。

在本发明的另一实施例中，还可以在延迟单元的输出端连接反相器，用于将延迟单元输出的复位控制信号进行反相，本发明在此不做赘述。

并且，在本发明的另一实施例中，还提供了一种集成电路，如图9所示，所述集成电路200包括上述任一实施例中的上电复位电路100。与现有技术相比，本发明的上电复位电路的功耗大幅降低，使得本实施例中的集成电路的功耗也得到了降低。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种上电复位电路，其特征在于，包括：电压源、检测电压输出单元、参考电压输出单元和比较单元；其中，

所述电压源连接所述检测电压输出单元和所述参考电压输出单元，用于提供向所述检测电压输出单元和所述参考电压输出单元提供输入电压；

所述检测电压输出单元连接所述参考电压输出单元和所述比较单元，用于向所述参考电压输出单元和所述比较单元提供与所述输入电压具有预设电压差的检测电压；

所述参考电压输出单元连接所述比较单元，用于向所述比较单元提供根据所述输入电压和所述检测电压的电压差生成的参考电压；

所述比较单元用于比较所述检测电压和所述参考电压，输出复位控制信号。

2.如权利要求1所述的上电复位电路，其特征在于，所述检测电压输出单元包括第一负载晶体管，所述第一负载晶体管用于产生所述预设电压差；所述参考电压输出单元包括第二负载晶体管，所述第二负载晶体管用于根据所述输入电压和所述检测电压的电压差生成所述参考电压。

3.如权利要求2所述的上电复位电路，其特征在于，所述第一负载晶体管的导电类型与所述第二负载晶体管的导电类型不同。

4.如权利要求2所述的上电复位电路，其特征在于，所述检测电压输出单元还包括：

第一晶体管和第一电阻；

所述第一晶体管的源极连接所述电压源，栅极和漏极连接至第一节点；所述第一节点为所述检测电压输出单元输出检测电压的输出端；

所述第一负载晶体管的漏极连接所述第一节点，栅极连接所述电压源；

所述第一电阻的一端连接所述第一负载晶体管的源极，另一端连接零电位；

所述第一晶体管与所述第一负载晶体管的导电类型不同。

5.如权利要求4所述的上电复位电路，其特征在于，所述参考电压输出单元还包括：

第二晶体管；

所述第二晶体管的源极连接所述电压源，栅极连接所述检测电压输出单元的输出端，漏极连接至第二节点；所述第二节点为所述参考电压输出单元输出参考电压的输出端；

所述第二晶体管与所述第一晶体管的导电类型相同。

6.如权利要求5所述的上电复位电路，其特征在于，所述第二负载晶体管的栅极和漏极连接所述第二节点，源极连接零电位。

7.如权利要求5所述的上电复位电路，其特征在于，所述第二负载晶体管的源极连接所述第二节点，栅极和漏极连接零电位。

8.如权利要求1所述的上电复位电路，其特征在于，所述比较单元包括：

第一输入端、第二输入端和输出端；

所述第一输入端接入所述参考电压，所述第二输入端接入所述检测电压，所述输出端输出所述复位控制信号。

9.如权利要求1所述的上电复位电路，其特征在于，还包括，与比较单元连接的延迟单元，所述延迟单元用于延迟所述复位控制信号。

10.如权利要求9所述的上电复位电路，其特征在于，所述延迟单元包括：

第二电阻和第一电容；

所述第二电阻一端连接所述比较单元的输出端，另一端连接第三节点；所述第三节点为所述延迟单元输出延迟后的复位控制信号的输出端；

所述第一电容一端连接所述第三节点，另一端连接零电位。

11.如权利要求5所述的上电复位电路，其特征在于，所述第一晶体管的宽长比小于所述第二晶体管的宽长比。

12.一种集成电路，其特征在于，所述集成电路包括权利要求1至11任一项所述的上电复位电路。

Images