CN105786069B - 一种低压电源产生电路、方法及集成电路 - Google Patents

Abstract

本发明公开了一种低压电源产生电路，包括：高压低压差线性稳压器(LDO)电路、启动电路及低压带隙基准电路；其中，在所述低压电源产生电路的启动阶段，所述启动电路，为所述低压带隙基准电路提供电源；所述低压带隙基准电路利用所述启动电路提供的电源，向所述高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动。本发明同时还公开了一种集成电路及低压电源产生方法。

Description

一种低压电源产生电路、方法及集成电路

技术领域

本发明涉及电源管理领域，尤其涉及一种低压电源产生电路、方法及集成电路(IC，Integrated Circuit)。

背景技术

对于电源管理类IC，系统通常要求芯片的输入电压范围可以在几伏到几十伏的范围内变化，此时要求芯片可以正常工作。针对高压的电源管理芯片，一般的电源解决方案是将内部电路分为高压电路模块和低压电路模块；其中，和输入电源做接口的子电路通常归为高压电路模块，而内部的基准、时钟等子电路则归为低压电路模块，这样可以最大程度的节约芯片的面积，减少芯片的设计难度。

高压电源供电的IC，其内部的高压电路模块的电源直接使用外接电源提供，而低压电路模块的电源需要在芯片内产生，由外接电源产生一个恒定的低压电源给内部低压电路供电。高压电源供电的IC的外接电源变化范围比较大，一般在伏到几十伏的范围。而低压电路的供电电源一般要求比较稳定，因此需要将高压电源进行转换，得到稳定和可靠的低压电源。而目前的技术方案是将高压电源直接进行变换得到低压电源，这类方案虽然可以将高压电源变换为低压电源，但是产生的低压电源不够稳定，会随着负载电流的变化而变化；同时输出还取决于器件的特性例如稳压管的稳压值和N管的阈值等，输出不精确，因此不能应用在要求较高的电源类芯片中。

为解决上述问题，提出了一种如图1所示的电路，即采用低压差线性稳压器(LDO，low dropout regulator)结构得到稳定的低压电源，但是该电路需要使用高压耗尽NMOS，使得电路的成本大大增加；而且，该电路同时还需要LDO电路的基准电路和其它辅助电路，但是该方案没有明确如何解决产生的基准和产生的低压电源相互依存的问题。

发明内容

为解决现有存在的技术问题，本发明实施例提供一种低压电源产生电路、方法及IC。

本发明实施例提供了一种低压电源产生电路，包括：高压LDO电路、启动电路及低压带隙基准电路；其中，

所述启动电路，用于在所述低压电源产生电路的启动阶段，为所述低压带隙基准电路提供电源；

所述低压带隙基准电路，用于利用所述启动电路提供的电源，向所述高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动。

上述方案中，所述启动电路，具体用于：确定所述高压LDO电路输出的电压小于所述启动电路自身输出的电压时，为所述低压带隙基准电路提供电源。

上述方案中，所述启动电路，还用于当所述高压LDO电路正常工作后，停止为所低压带隙基准电路提供电源；

相应地，所述高压LDO电路，用于当所述启动电路停止为所述低压带隙基准电路提供电源时，为所述低压带隙基准电路提供电源。

上述方案中，所述启动电路，具体用于：确定所述高压LDO电路输出的电压大于或等于所述启动电路自身输出的电压时，停止为所述低压带隙基准电路提供电源。

上述方案中，所述高压LDO电路包括：放大器、第一PMOS、第一电阻、第二电阻以及第三电阻；所述启动电路包括：第一NMOS、第二NMOS、第三、第四NMOS、第二PMOS、第三PMOS、第四PMOS、第四电阻以及稳压二极管。

上述方案中，在所述高压LDO电路中，放大器的负输入端连接所述低压带隙基准电路的输出端，正输入端连接第一电阻的一端及第二电阻的一端，放大器的输出端接连接第一PMOS的栅极；第一PMOS的源极连接输入高压电源，漏极连接第一电阻的另一端、所述启动电路中的第四PMOS的漏极以及所述低压带隙基准电路的输入端；第二电阻的另一端连接第三电阻的一端及所述启动电路中的第四NMOS NM4的栅极；第三电阻的另一端接地；

在所述启动电路中，第四电阻的一端连接输入高压电源，另一端连接第一NMOS的栅极和漏极、第二NMOS的栅极以及第三NMOS的栅极，第一NMOS的源极接地；第二NMOS的源极接地，第二NMOS的漏极接第四NMOS的源极；第三NMOS的源极接地，第三NMOS的漏极连接第三PMOS的漏极、稳压二极管的正极、以及第二PMOS的栅极；第四NMOS的漏极连接第三PMOS的栅极、以及第四PMOS的栅极和漏极；第二PMOS的源极连接输入高压电源；稳压二极管的负极连接输入高压电源；第三PMOS的源极连接输入高压电源；第四PMOS的源极连接输入高压电源。

上述方案中，第一PMOS的漏极与地之间还连接有第一电容；第一PMOS的漏极与第三电阻的一端之间还连接有第二电容。

本发明实施例还提供了一种集成电路，包括上述的低压电源产生电路。

本发明实施例又提供了一种低压电源产生方法，包括：

在所述低压电源产生电路的启动阶段，所述低压电源产生电路的启动电路为所述低压电源产生电路的低压带隙基准电路提供电源；

所述低压带隙基准电路利用所述启动电路提供的电源，向所述低压电源产生电路的高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动。

上述方案中，所述在所述低压电源产生电路的启动阶段，所述低压电源产生电路的启动电路为所述低压电源产生电路的低压带隙基准电路提供电源，为：

所述启动电路确定所述高压LDO电路输出的电压小于所述启动电路自身输出的电压时，为所述低压带隙基准电路提供电源。

上述方案中，所述方法还包括：

当所述高压LDO电路正常工作后，所述启动电路停止为所低压带隙基准电路提供电源；

相应地，当所述启动电路停止为所述低压带隙基准电路提供电源时，由所述高压LDO电路为所述低压带隙基准电路提供电源。

上述方案中，所述当所述高压LDO电路正常工作后，所述启动电路停止为所低压带隙基准电路提供电源，为：

确定所述高压LDO电路输出的电压大于或等于所述启动电路自身输出的电压时，所述启动电路停止为所低压带隙基准电路提供电源。

本发明实施例提供的低压电源产生电路、方法及IC，在芯片启动阶段，启动电路为低压带隙基准电路提供电源；此时，所述低压带隙基准电路利用所述启动电路提供的电源，向高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动，如此，能有效地解决产生的基准和产生的低压电源相互依存的问题。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1为相关技术中一种低压电源产生电路结构示意图；

图2为相关技术中第二种低压电源产生电路结构示意图；

图3为相关技术中第三种低压电源产生电路结构示意图；

图4为相关技术中第四种低压电源产生电路结构示意图；

图5为本发明实施例一种低压电源产生电路结构示意图；

图6为本发明实施例一种具体的低压电源产生电路结构示意图；

图7为本发明实施例图6所示电路的工作过程示意图；

图8为本发明实施例图6中各阶段电压的输出曲线示意图；

图9为本发明实施例低压电源产生方法流程示意图。

具体实施方式

下面结合附图及实施例对本发明再作进一步详细地描述。

目前，将高压电源变换成低压电源的实现方法一般为将高压电源直接进行变换得到低压电源，如图2、3、4所示的电路，这类方案虽然可以将高压电源变换为低压电源，但是产生的低压电源不够稳定，会随着负载电流的变化而变化；同时输出还取决于器件的特性例如稳压管的稳压值和N管的阈值等，输出不精确，因此不能应用在要求较高的电源类芯片中。具体地，图2所示的电路，其输出的电压取决于稳压管D2的钳位值和晶体管NM0的V_gs电压，因此，输出的电压会随着器件工艺参数的变化以及负载电流的变化而变化；图3所示的电路，其输出的电压取决于三极管Q1、Q2、Q3的集电极和发射极之间的电压V_ce，输出的电压同样会随着器件工艺参数的变化；图4所示电路的原理和图2电路的原理相似，其输出的电压取决于稳压管D1的钳位值和晶体管NM1、NM2的V_gs电压，因此输出的电压同样会随着器件工艺参数的变化以及负载电流的变化。

为解决上述问题，提出了一种采用LDO结构得到稳定的低压电源的电路，如图1所示，但是该电路需要使用高压耗尽NMOS，而高压耗尽NMOS需要工艺支持，使得电路的成本大大增加；而且，该电路还需要其它电路提供高压耗尽NMOS的栅电位以及低压线性稳压电路的基准和偏置电路，但是该方案没有明确如何解决产生的基准和产生的低压电源相互依存的问题，即高压输入的电源管理类芯片，其低压电源的产生电路需要带隙基准电路来产生相应的基准电压，而带隙基准电路的工作又需要低压电源，这就形成一个环路，需要将环路打破才能使芯片正常。

基于此，在本发明的各种实施例中，在芯片启动阶段，启动电路为低压带隙基准电路提供电源；此时，所述低压带隙基准电路利用所述启动电路提供的电源，向高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动。

本发明实施例提供的低压电源产生电路，如图5所示，包括：高压LDO电路51、启动电路52及低压带隙基准电路53；其中，

所述启动电路52，用于在芯片即低压电源产生电路的启动阶段，为所述低压带隙基准电路53提供电源；

所述低压带隙基准电路53，用于利用所述启动电路52提供的电源，向所述高压LDO电路51输出相应的基准电压，以使所述高压LDO电路51正常启动。

其中，在所述高压LDO电路51的正常启动阶段，所述高压LDO电路51能输出相应的电压，但输出的电压值小于设置的电压值。

所述启动电路52，具体用于：确定所述高压LDO电路51输出的电压小于所述启动电路52自身输出的电压时，为所述低压带隙基准电路53提供电源。

所述启动电路52，还用于当所述高压LDO电路51正常工作后，停止为所低压带隙基准电路53提供电源；

相应地，所述高压LDO电路51，用于当所述启动电路52停止为所述低压带隙基准电路53提供电源时，为所述低压带隙基准电路53提供电源。

其中，所述启动电路52，具体用于：确定所述高压LDO电路51输出的电压大于或等于自身输出的电压时，停止为所低压带隙基准电路53提供电源。

实际应用时，正常启动后，所述高压LDO电路51可以为所述低压带隙基准电路53、以及芯片中的其它子电路提供稳定的低压电源，比如：偏置模块、振荡器等。

本发明实施例提供的低压电源产生电路，在芯片启动阶段，所述启动电路52为所述低压带隙基准电路53提供电源；此时，所述低压带隙基准电路53利用所述启动电路52提供的电源，向所述高压LDO电路51输出相应的基准电压，以使所述高压LDO电路51正常启动，如此，能有效地解决产生的基准和产生的低压电源相互依存的问题。

在一实施例中，如图6所示，所述高压LDO电路51可以包括：放大器EA、第一PMOSPM1、第一电阻R1、第二电阻R2以及第三电阻R3，第一电阻R1、第二电阻R2以及第三电阻R3形成电阻反馈网络；所述启动电路52可以包括：第一NMOS NM1、第二NMOS NM2、第三NMOS NM3、第四NMOS NM4、第二PMOS PM2、第三PMOS PM3、第四PMOS PM4、第四电阻R4以及稳压二极管D1。

图6所示的电路的连接关系为：

在所述高压LDO电路51中，第一电阻R1、第二电阻R2以及第三电阻R3形成电阻反馈网络，放大器EA的负输入端连接所述低压带隙基准电路53的输出端，即负输入端接收接基准电压V_BG，正输入端连接第一电阻R1的一端及第二电阻R2的一端，即正输入端接收电阻反馈网络的反馈信号vfb，放大器EA的输出端接连接第一PMOS PM1的栅极；第一PMOS PM1的源极连接输入高压电源VDD，漏极连接第一电阻R1的另一端、所述启动电路52中的第四PMOSPM3的漏极以及所述低压带隙基准电路53的输入端；第二电阻R2的另一端连接第三电阻R3的一端及所述启动电路52中的第四NMOS NM4的栅极，即：第四NMOS NM4的栅极接收电阻反馈网络的电压判断信号vg；第三电阻的另一端接地。其中，由于第一PMOS PM1的源极连接输入高压电源VDD，因此需要采用耐高压的高压器件，从而避免器件被烧坏；第一PMOSPM1可以是P型高压DEMOS器件，是所述高压LDO电路51的功率管。第一PMOS PM1的漏极输出低压电源VOUT。高压LDO的作用是利用电阻反馈的比例以及放大器EA的调节来稳定低压电源VOUT的输出在设定值。

在所述启动电路52中，第四电阻R4的一端连接输入高压电源VDD，另一端连接第一NMOS NM1的栅极和漏极、第二NMOS NM2的栅极以及第三NMOS NM3的栅极，第一NMOS NM1的源极接地；第二NMOS NM2的源极接地，第二NMOS NM2的漏极接第四NMOS NM4的源极；第三NMOS NM3的源极接地，第三NMOS NM3的漏极连接第三PMOS PM3的漏极、稳压二极管D1的正极、以及第二PMOS PM2的栅极；第四NMOS NM4的漏极连接第三PMOS PM3的栅极、以及第四PMOS PM4的栅极和漏极；第二PMOS PM2的源极连接输入高压电源VDD；稳压二极管D1的负极连接输入高压电源VDD；第三PMOS PM3的源极连接输入高压电源VDD；第四PMOS PM4的源极连接输入高压电源VDD。其中，在图6中，第二PMOS PM2的漏极输出低压电源VOUT。芯片内部的低压模块和低压带隙基准电路53由低压电源VOUT供电，第四电阻R4、第一NMOS NM1、第二NMOS NM2以及第三NMOS NM3组成偏置电路，为各个支路提供电流；第四NMOS NM4是开关管。由于第三PMOS、第四PMOS PM4的源极连接高压电源VDD，因此需要采用耐高压的高压器件，从而避免器件被烧坏；同理，第一NMOS NM1、第二NMOS NM2、第三NMOSNM3以及第四NMOS NM4的漏极连接高压电源VDD，因此，也需要采用耐高压的高压器件；第三PMOS PM3、第四PMOSPM4可以是P型高压DEMOS器件，第一NMOS NM1、第二NMOS NM2、第三NMOS NM3以及第四NMOSNM4可以是N型高压DEMOS器件。

在图6中，在第一PMOS PM1的漏极与地之间还连接有第一电容C0，其作用是滤波电容；在第一PMOS PM1的漏极与第三电阻R3的一端之间还连接有第二电容C1，其作用为补偿电容。

在图6中，所述低压带隙基准电路53为所述LDO电路51及芯片内部的其它子电路提供所需的基准电压；内部模块可以是偏置模块、振荡器等需要低压电源的子电路。

在以下的描述中，将稳压二极管D1的正极、第三PMOS PM3的漏极、第三NMOS MM3的漏极所形成的节点称为A；将第三PMOS PM3的栅极、第四PMOS PM4的栅极和漏极、以及第四NMOS NM4的漏极所形成的节点称为B。

图6所示的电路的工作原理，如图7所示，主要包含以下四个步骤：

步骤701：芯片上电后，所述启动电路52工作；

具体地，在上电阶段，由于所述低压带隙基准电路53没有启动，因此，V_BG＝0，此时，所述高压LDO电路51不能输出正常的稳压值，所以只能依靠所述启动电路52为后级的所述低压带隙基准电路53等先开启子电路供电，从而使所述低压带隙基准电路53正常输出。

所述启动电路52的工作原理是：在启动阶段，输入高压电源VDD的电压开始上升，低压电源VOUT的电压V_OUT初始为0，当V_OUT满足公式(1)的条件时，

第四NMOS NM4不开启，流过第二NMOS NM2、第四NMOS NM4和第四PMOS PM4支路的电流为0，B点的电位为输入高压电源VDD的电压V_DD，因而A点的电位被第三NMOS NM3拉到地电位，一般，高压DEMOS器件的耐压在源漏端，其源栅端的耐压要求小于5V，如果此时V_DD高于5V而A点被第三NMOS NM3拉到0，则会烧坏第二PMOS PM2，因而这里加入稳压二极管D1，稳压二极管D1作为钳位管，使第二PMOS PM2的源栅电压钳位在5V以内。同时，A点的电位为低电位，致使第二PMOS PM2导通，将输出电压V_OUT上拉，该过程对应图8中的T1阶段。

在公式(1)中，R₁表示第一电阻R1的阻值，R₂表示第二电阻R2的阻值，R₃表示第三电阻R3的阻值，V_THNM4表示第四NMOS NM4的阈值电压。

当V_OUT上升且满足公式(2)时，

第四NMOS NM4导通，此时第二NMOS NM2、第四NMOS NM4和第四PMOSPM4有电流流过，第三PMOS PM3镜像第四PMOS PM4的电流将A点上拉，从而调节第二PMOS PM2的开启程度，进而维持V_OUT在设定的启动值上；即输出电压满足公式(3)；该过程对应图8中的T2阶段。

步骤702～703：所述启动电路52为所述低压带隙基准电路53提供电源，使所述低压带隙基准电路53工作；所述低压带隙基准电路53向所述高压LDO电压51输出基准电压，使得所述高压LDO电压51开始工作；

具体地，所述启动电路52启动后，维持V_OUT在设定的启动值上，即输出电压满足公式(3)，该输出电压提供给所述低压带隙基准电路53，使得所述低压带隙基准电路53启动，进而使得V_BG逐渐升高。此时，所述高压LDO所对应的输出电压低于启动电路维持的输出电压，即

因而整个电路的输出电压依然由所述启动电路52来确定，该过程对应图8中的T3阶段。

步骤704、所述高压LDO电路51正常工作，向所述低压带隙基准电路53供电，且所述启动电路52关闭。

具体地，当V_BG继续升高，此时由于所述高压LDO电路51对应的输出电压高于所述启动电路52维持的输出电压，即

此电压会致使第四NMOS NM4完全打开，第三PMOS PM3的漏端即A点的电位被拉到V_DD，从而致使所述启动电路52的第二PMOS PM2关闭，此时，输出电压V_OUT完全由所述高压LDO电路51来确定，该过程对应图8中的T4阶段。

待所述低压带隙基准电路53工作稳定后，即V_BG稳定输出时，此时所述高压LDO电路输出的电压即V_OUT稳定在设定的值，即

至此以后，由于V_BG是稳定的，即固定不变，因而所述高压LDO电路的输出，即V_OUT是一个稳定的值，该输出作为后级电路的电源，使后级的所述低压带隙基准电路53及其它低压电路稳定的工作，该过程对应图8中的T5阶段。

从上面的描述中可以看出，针对高压输入的电源管理类芯片，其低压电源的产生电路需要基准电压而提供基准电压的低压带隙基准电路的工作又需要低压电源，这就形成一个环路，需要将环路打破使芯片正常的问题，本发明实施例提供的低压电源产生电路，利用启动电路在芯片启动阶段为低压带隙基准电路供电，使低压带隙基准电路输出基准电压，从而使高压LDO正常；而后当电路稳定后启动电路自行关闭。

本发明实施例技术方案产生的低压电源稳定，由于采用了高压LDO电路，输出的电压精度很高，所以可以隔离输入高压电源的变化与纹波，在性能要求较高的电源管理类芯片中可以降低其它低压电路的电源抑制比(PSRR，Power Supply Rejection Ratio)的设计指标和难度。

另外，本发明实施例中，启动电路的功耗可以根据第四电阻R4的阻值来调整，即功耗可控，可以通过调整各个支路的电流大小，适应不同的输入电源的启动速度。这里，在调整启动电路的功耗时，可以结合电源的启动速度来确定。

除此以外，本发明实施例提供的电路结构简单，芯片面积小，所用器件均为常规器件，不会增加多余的掩膜(mask)层，从而减小了芯片的整体成本。

本发明实施例还提供了一种IC，包括上述的低压电源产生电路。

所述集成电路可以是任意需要低压电源的模拟设备，如：充电器，直流电源产生模块等。

基于上述实施例的低压电源产生电路，本发明实施例还提供了一种低压电源产生方法，如图9所示，该方法包括以下步骤：

步骤901：在芯片即低压电源产生电路的启动阶段，所述低压电源产生电路的启动电路为所述低压电源产生电路的低压带隙基准电路提供电源；

具体地，所述启动电路确定所述高压LDO电路输出的电压小于所述启动电路自身输出的电压时，为所述低压带隙基准电路提供电源。

步骤902：所述低压带隙基准电路利用所述启动电路提供的电源，向所述低压电源产生电路的高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动。

这里，在所述高压LDO电路的正常启动阶段，所述高压LDO电路能输出相应的电压，但输出的电压值小于设置的电压值。

该方法还可以包括：

当所述高压LDO电路正常工作后，所述启动电路停止为所低压带隙基准电路提供电源；

相应地，当所述启动电路停止为所述低压带隙基准电路提供电源时，由所述高压LDO电路为所述低压带隙基准电路提供电源。

其中，所述当所述高压LDO电路正常工作后，所述启动电路停止为所低压带隙基准电路提供电源，具体为：

确定所述高压LDO电路输出的电压大于或等于所述启动电路自身输出的电压时，所述启动电路停止为所低压带隙基准电路提供电源。

实际应用时，正常启动后，所述高压LDO电路可以为所述低压带隙基准电路、以及芯片中的其它子电路提供稳定的低压电源，比如：偏置模块、振荡器等。

本发明实施例提供的低压电源产生方法，在芯片启动阶段，启动电路为低压带隙基准电路提供电源；此时，所述低压带隙基准电路利用所述启动电路提供的电源，向高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动，如此，能有效地解决产生的基准和产生的低压电源相互依存的问题。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (9)

1.一种低压电源产生电路，其特征在于，所述电路包括：高压LDO电路、启动电路及低压带隙基准电路；其中，

所述启动电路，用于在所述低压电源产生电路的启动阶段，为所述低压带隙基准电路提供电源；

所述低压带隙基准电路，用于利用所述启动电路提供的电源，向所述高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动；

其中，所述启动电路，具体用于：在所述低压带隙基准电路输出稳定的基准电压之前，确定所述高压LDO电路输出的电压小于所述启动电路自身输出的电压时，为所述低压带隙基准电路提供电源；在所述低压带隙基准电路输出稳定的基准电压之后，确定所述高压LDO电路输出的电压大于或等于所述启动电路自身输出的电压时，停止为所述低压带隙基准电路提供电源。

2.根据权利要求1所述的低压电源产生电路，其特征在于，所述启动电路，还用于当所述高压LDO电路正常工作后，停止为所述低压带隙基准电路提供电源；

相应地，所述高压LDO电路，用于当所述启动电路停止为所述低压带隙基准电路提供电源时，为所述低压带隙基准电路提供电源。

3.根据权利要求2所述的低压电源产生电路，其特征在于，所述启动电路，具体用于：确定所述高压LDO电路输出的电压大于或等于所述启动电路自身输出的电压时，停止为所述低压带隙基准电路提供电源。

4.根据权利要求3所述的低压电源产生电路，其特征在于，所述高压LDO电路包括：放大器、第一PMOS、第一电阻、第二电阻以及第三电阻；所述启动电路包括：第一NMOS、第二NMOS、第三、第四NMOS、第二PMOS、第三PMOS、第四PMOS、第四电阻以及稳压二极管；

在所述高压LDO电路中，放大器的负输入端连接所述低压带隙基准电路的输出端，正输入端连接第一电阻的一端及第二电阻的一端，放大器的输出端接连接第一PMOS的栅极；第一PMOS的源极连接输入高压电源，漏极连接第一电阻的另一端、所述启动电路中的第二PMOS的漏极以及所述低压带隙基准电路的输入端；第二电阻的另一端连接第三电阻的一端及所述启动电路中的第四NMOS的栅极；第三电阻的另一端接地；

在所述启动电路中，第四电阻的一端连接输入高压电源，另一端连接第一NMOS的栅极和漏极、第二NMOS的栅极以及第三NMOS的栅极，第一NMOS的源极接地；第二NMOS的源极接地，第二NMOS的漏极接第四NMOS的源极；第三NMOS的源极接地，第三NMOS的漏极连接第三PMOS的漏极、稳压二极管的正极、以及第二PMOS的栅极；第四NMOS的漏极连接第三PMOS的栅极、以及第四PMOS的栅极和漏极；第二PMOS的源极连接输入高压电源；稳压二极管的负极连接输入高压电源；第三PMOS的源极连接输入高压电源；第四PMOS的源极连接输入高压电源。

5.根据权利要求4所述的低压电源产生电路，其特征在于，第一PMOS的漏极与地之间还连接有第一电容；第一PMOS的漏极与第三电阻的一端之间还连接有第二电容。

6.一种集成电路，其特征在于，所述集成电路包括如权利要求1至5任一项所述的低压电源产生电路。

7.一种低压电源产生方法，其特征在于，所述方法包括：

在低压电源产生电路的启动阶段，所述低压电源产生电路的启动电路为所述低压电源产生电路的低压带隙基准电路提供电源；

所述低压带隙基准电路利用所述启动电路提供的电源，向所述低压电源产生电路的高压LDO电路输出相应的基准电压，以使所述高压LDO电路正常启动；其中，在所述低压电源产生电路的启动阶段，所述低压电源产生电路的启动电路为所述低压电源产生电路的低压带隙基准电路提供电源，为：

所述启动电路在所述低压带隙基准电路输出稳定的基准电压之前，确定所述高压LDO电路输出的电压小于所述启动电路自身输出的电压时，为所述低压带隙基准电路提供电源；在所述低压带隙基准电路输出稳定的基准电压之后，确定所述高压LDO电路输出的电压大于或等于所述启动电路自身输出的电压时，停止为所述低压带隙基准电路提供电源。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

当所述高压LDO电路正常工作后，所述启动电路停止为所低压带隙基准电路提供电源；

相应地，当所述启动电路停止为所述低压带隙基准电路提供电源时，由所述高压LDO电路为所述低压带隙基准电路提供电源。

9.根据权利要求8所述的方法，其特征在于，所述当所述高压LDO电路正常工作后，所述启动电路停止为所低压带隙基准电路提供电源，为：

确定所述高压LDO电路输出的电压大于或等于所述启动电路自身输出的电压时，所述启动电路停止为所低压带隙基准电路提供电源。