CN111208859B - 带有启动电路的带隙基准源电路 - Google Patents

带有启动电路的带隙基准源电路 Download PDF

Info

Publication number
CN111208859B
CN111208859B CN202010118811.7A CN202010118811A CN111208859B CN 111208859 B CN111208859 B CN 111208859B CN 202010118811 A CN202010118811 A CN 202010118811A CN 111208859 B CN111208859 B CN 111208859B
Authority
CN
China
Prior art keywords
circuit
electrode
reference source
tube
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010118811.7A
Other languages
English (en)
Other versions
CN111208859A (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010118811.7A priority Critical patent/CN111208859B/zh
Publication of CN111208859A publication Critical patent/CN111208859A/zh
Application granted granted Critical
Publication of CN111208859B publication Critical patent/CN111208859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本申请公开了一种带有启动电路的带隙基准源电路，涉及半导体集成电路技术领域。该电路包括启动电路和带隙基准源主体电路；启动电路与带隙基准源主体电路分别连接电源电压端；启动电路包括NMOS管，带隙基准源主体电路至少包括运算放大器、PMOS管、三极管；NMOS管的源极与运算放大器的反相输入端、第一PMOS管的漏极、第一三极管的发射极和第一电阻连接；运算放大器的输出端与第一PMOS管、第二PMOS管、第三PMOS管分别连接，第三PMOS管的漏极与第二电阻的公共端为该电路的输出端，NMOS管的栅极连接输出端；避免了整体电路零电流的简并点问题，达到期望的稳定工作点。

Description

带有启动电路的带隙基准源电路
技术领域
本申请涉及半导体集成电路技术领域，具体涉及一种带有启动电路的带隙基准源电路。
背景技术
带隙基准源电路在集成电路中广泛应用，带隙基准源电路用于提供不随温度和电压电源变化的基准电压，或，由基准电压转变得到的基准电流。一般的低电压带隙基准源电路存在启动问题，即存在多个简并点，其中，整体电路零电流是不希望出现的，期望的稳定工作点是需要的。
发明内容
本申请提供了一种带有启动电路的带隙基准源电路，可以解决相关技术中整体电路零电流的简并点的问题。
第一方面，本申请实施例提供了一种带有启动电路的带隙基准源电路，包括启动电路和带隙基准源主体电路，启动电路用于为带隙基准源主体电路提供启动电压；
启动电路与带隙基准源主体电路分别连接电源电压端；
启动电路包括NMOS管，带隙基准源主体电路至少包括运算放大器、三个PMOS管、两个三极管；
NMOS管的源极与带隙基准源主体电路中的运算放大器的反相输入端、第一PMOS管的漏极、第一三极管的发射极和第一电阻连接；
第一PMOS管的栅极与第二PMOS管的栅极连接后与第三PMOS管的栅极连接，运算放大器的输出端与第三PMOS管的栅极连接，运算放大器的输出端与第三PMOS管的栅极连接，运算放大器的反相输入端与第一三极管、第一PMOS管的漏极分别连接，运算放大器的同相输入端与第二三极管、第二PMOS管的漏极分别连接，第二三极管接地；
第三PMOS管的漏极与第二电阻连接，第三PMOS管的漏极与第二电阻的公共端为带有启动电路的带隙基准源电路的输出端，NMOS管的栅极连接带有启动电路的带隙基准源电路的输出端。
可选的，NMOS管的源极通过第一电阻接地，NMOS管的漏极连接电源电压端；
运算放大器的反相输入端与第一三极管的发射极连接，第一三极管的基极和集电极接地；
运算放大器的同相输入端通过第三电阻连接第二三极管的发射极，第二三极管的基极和集电极接地；运算放大器的同相输入端还连接第四电阻，第四电阻接地；
第一PMOS管、第二PMOS管和第三PMOS管的源极分别连接电源电压端。
可选的，NOMS管的阈值电压为负值。
可选的，将NMOS管、运算放大器、第一PMMOS管和第一三极管的公共端记为第一连接点；
上电时，带隙基准源电路的输出电压为0V，第一连接点的电压为0V，NMOS管导通，电源电压端为第一连接点充电；当第一连接点的电压大于带隙基准源电路的输出电压时，NMOS管断开，带有启动电路的带隙基准源电路开始正常工作。
第二方面，本申请实施例提供了一种带有启动电路的带隙基准源电路，包括启动电路、带隙基准源主体电路和稳定性电路，启动电路用于为带隙基准源主体电路提供启动电压；
启动电路、带隙基准源主体电路、稳定性电路分别连接电源电压端；
启动电路包括第一NMOS管和第一电阻，带隙基准源主体电路至少包括运算放大器、三个PMOS管、两个三极管，稳定性电路包括第二NMOS管和第一电容；
第一NMOS管的源极与带隙基准源主体电路中的运算放大器的反相输入端、第一PMOS管的漏极、第一三极管的发射极和第二电阻连接；
第一PMOS管的栅极与第二PMOS管的栅极连接后与第三PMOS管的栅极连接，运算放大器的输出端与第三PMOS管的栅极连接，运算放大器的反相输入端与第一三极管、第一PMOS管的漏极分别连接，运算放大器的同相输入端与第二三极管、第二PMOS管的漏极分别连接，第二三极管接地；
第三PMOS管的漏极与第二电阻连接，第三PMOS管的漏极与第三电阻的公共端为带有启动电路的带隙基准源电路的输出端，NMOS管的栅极连接带有启动电路的带隙基准源电路的输出端；
第二NMOS管与第一电阻、第三PMOS管分别连接。
可选的，NMOS管的源极通过第二电阻接地，第一NMOS管的漏极通过第一电阻连接电源电压端；
运算放大器的反相输入端与第一三极管的发射极连接，第一三极管的基极和集电极接地；
运算放大器的同相输入端通过第四电阻连接第二三极管的发射极，第二三极管的基极和集电极接地；运算放大器的同相输入端还连接第五电阻，第五电阻接地；
第一PMOS管、第二PMOS管和第三PMOS管的源极分别连接电源电压端。
可选的，第二NMOS管的源极与第三PMOS管的栅极连接，第二NMOS管的漏极通过第一电容连接电源电压，第一NMOS管与第一电阻的公共端与第二NMOS管的栅极连接。
可选的，第一NOMS管的阈值电压为负值。
可选的，将NMOS管、运算放大器、第一PMMOS管和第一三极管的公共端记为第一连接点，将第一电阻、第一NMOS管和第二NMOS管的公共端记为第二连接点；
上电时，带隙基准源电路的输出电压为0V，第一连接点的电压为0V，第二连接点的电压为0V，第一NMOS管导通，电源电压端为第一连接点充电，同时第二NMOS管为断开状态；
当第一连接点的电压大于带隙基准源电路的输出电压时，第一NMOS管断开，第二连接点为高电平，带有启动电路的带隙基准源电路开始正常工作，同时第二NMOS管导通。
本申请技术方案，至少包括如下优点：
本申请实施例提供的带有启动电路的带隙基准源电路，包括启动电路和带隙基准源主体电路，启动电路包括NMOS管，NMOS管的源极与带隙基准源主体电路中的第一电阻、第一PMOS管的漏极、运算放大器的反相输入端连接，NMOS管的栅极与带隙基准源主体电路的输出端连接，通过NMOS管比较输出端电压和第一连接点处的电压，完成带隙基准源电路的正常启动，避免整体电路零电流的简并点问题，达到期望的稳定工作点。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的带隙基准源电路的电路原理图；
图2是本申请一实施例提供的一种带有启动电路的带隙基准源电路的电路原理图；
图3是本申请另一实施例提供的一种带有启动电路的带隙基准源电路的电路原理图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1示例性地示出了现有的带隙基准源启动电路的电路原理图。
如图1所示，PMOS管M1的漏极和运算放大器OPA的反相输入端连接，运算放大器OPA的反相输入端还连接接地电阻R1、三极管Q1的发射极，将运算放大器OPA、三极管Q1、PMOS管M1、接地电阻R1的公共端记为点A；PMOS管M2的漏极和运算放大器OPA的同相输入端连接，运算放大器OPA的同相输入端还通过电阻R0连接三极管Q2，运算放大器OPA的同相输入端还通过电阻R2接地，将运算放大器OPA、电阻R0、电阻R2和PMOS管M2的公共端记为点B。
图1中两个三极管的Vbe差为dVbe＝VbeQ1-VbeQ2，其中，VbeQ1表示三极管Q1基极和发射极的电压差，VbeQ2表示三极Q2基极和发射极的电压差；dVbe为正温度系数；Vbe为负温度系数，即Vbe随温度上升而变小。在图1中：
流过三极管Q2的电流为IQ2＝dVbe/R0；
流过电阻R2的电流为IR2＝Vbe/R2；
I3＝IQ2+IR2。
通过设置合适的R2和R0的比例，可以得到零温度系数的电流，进而得到零温度系数的电压，即Vout＝I3*R3。
图1所示的带隙基准源电路存在整体电路零电流的问题。
为了解决现有的带隙基准源电路中零电流简并点的问题，本申请实施例提供了一种带有启动电路的带隙基准源电路的电路原理图，如图2所示，该带有启动电路的带隙基准源电路包括启动电路和带隙基准源主体电路。
启动电路用于为带隙基准源电路提供启动电压。
如图2所示，启动电路与带隙基准源主体电路分别连接电源电压端VDD。
启动电路包括NMOS管MS，带隙基准源主体电路至少包括运算放大器OPA、三个PMOS管、两个三极管。
NMOS管MS的源极与带隙基准源主体电路中的运算放大器OPA的反相输入端、第一PMOS管M1的漏极、第一三极管Q1的发射极和第一电阻R1连接。
其中，NMOS管MS的漏极连接电源电压端VDD，NMOS管的源极连接第一电阻R1，第一电阻R1接地。
第一PMOS管M1的栅极与第二PMOS管M2的栅极连接后与第三PMOS管M3的栅极连接，运算放大器OPA的输出端与第三PMOS管M3的栅极连接，运算放大器OPA的输出端与第三PMOS管M3的栅极连接。
第一PMOS管M1的源极和第二PMOSM管M2的源极分别连接电源电压端VDD。
运算放大器OPA的反相输入端与第一三极管Q1、第一PMOS管M1的漏极分别连接，运算放大器OPA的同相输入端与第二三极管Q2、第二PMOS管M2的漏极分别连接，第二三极管Q2接地。
其中，运算放大器OPA的反相输入端连接第一三极管Q1的发射极，第一三极管Q1的集电极接地；运算放大器OPA的同相输入端通过第三电阻R0连接第二三极管Q2的发射极，第二三极管Q2的集电极接地。第一三极管Q1的基极和第二三极管Q2的基极分别接地。
运算放大器OPA的同相输入端还连接第四电阻R2，第四电阻R2接地。
第三PMOS管M3的源极连接电源电压端VDD，第三PMOS管M3的漏极与第二电阻R3连接，第二电阻R3接地。
第三PMOS管M3的漏极与第二电阻R3的公共端为带有启动电路的带隙基准源电路的输出端OUT，NMOS管MS的栅极连接带有启动电路的带隙基准源电路的输出端OUT，即NMOS管MS的栅极连接OUT端。
在如图2所示的带有启动电路的带隙基准源电路中，NMOS管MS的阈值电压为负值。
将NMOS管MS、运算放大器OPA、第一PMOS管M1和第一三极管Q1四者的公共端记为第一连接点A。
上电时，该带有启动电路的带隙基准源电路的输出电压为0V，即OUT端的电压为OV，第一连接点A处的电压为0V，NMOS管导通，电源电压端VDD为第一连接点A充电；当第一连接点A的电压大于该带有启动电路的带隙基准源电路的输出电压时，NMOS管断开，该带有启动电路的带隙基准源电路开始正常工作。
在图2所示的带隙基准源电路中，NMOS管MS起到比较器的作用，用于比较电路中A点电压和该带隙基准源电路的输出端OUT的电压。
可选的，在如图2所示的带有启动电路的带隙基准源电路中，三极管Q1和三极管Q2为PNP型三极管。
图3示例性地示出了本申请另一实施例提供的一种带有启动电路的带隙基准源电路的电路原理图。该带有启动电路的带隙基准源电路包括启动电路、带隙基准源主体电路和稳定性电路，启动电路用于为带隙基准源主体电路提供启动电压，稳定性电路用于增强该带有启动电路的带隙基准源电路的稳定性。
如图3所示，启动电路、带隙基准源主体电路、稳定性电路分别连接电源电压端VDD。
启动电路包括第一NMOS管MS和第一电阻R4，带隙基准源主体电路至少包括运算放大器OPA、三个PMOS管、两个三极管，稳定性电路包括第二NMOS管M4和第一电容C1。
第一NMOS管MS的源极与带隙基准源主体电路中的运算放大器OPA的反相输入端、第一PMOS管M1的漏极、第一三极管Q1的发射极和第二电阻R1连接。
其中，第一NMOS管MS的漏极通过第一电阻R4连接电源电压端VDD，第一NMOS管MS的源极连接第二电阻R1，第二电阻R1接地。
第一PMOS管M1的栅极与第二PMOS管M2的栅极连接后与第三PMOS管M3的栅极连接，运算放大器OPA的输出端与第三PMOS管M3的栅极连接。
第一PMOS管M1的源极和第二PMOSM管M2的源极分别连接电源电压端VDD。
运算放大器OPA的反相输入端与第一三极管Q1、第一PMOS管M1的漏极分别连接，运算放大器OPA的同相输入端与第二三极管Q2、第二PMOS管M2的漏极分别连接，第二三极管Q2接地。
其中，运算放大器OPA的反相输入端连接第一三极管Q1的发射极，第一三极管Q1的集电极接地；运算放大器OPA的同相输入端通过第四电阻R0连接第二三极管Q2的发射极，第二三极管Q2的集电极接地。第一三极管Q1的基极和第二三极管Q2的基极分别接地。
运算放大器OPA的同相输入端还连接第五电阻R2，第五电阻R2接地。
第三PMOS管M3的源极连接电源电压端VDD，第三PMOS管M3的漏极与第三电阻R3连接，第三电阻R3接地
第三PMOS管M3的漏极与第三电阻R3的公共端为带有启动电路的带隙基准源电路的输出端OUT，第一NMOS管MS的栅极连接带有启动电路的带隙基准源电路的输出端OUT，即第一NMOS管MS的栅极连接OUT端。
第二NMOS管M4与第一电阻R4、第三PMOS管M3分别连接。
其中，第二NMOS管M4的源极与第三PMOS管M3的栅极连接，第二NMOS管M4的漏极通过第一电容C1连接电源电压VDD，第一NMOS管MS与第一电阻R4的公共端与第二NMOS管M4的栅极连接。
在如图3所示的带有启动电路的带隙基准源电路中，第一NMOS管MS的阈值电压为负值。
将第一NMOS管MS、运算放大器OPA、第一PMMOS管M1和第一三极管Q1的公共端记为第一连接点A，将第一电阻R4、第一NMOS管MS和第二NMOS管M4的公共端记为第二连接点DET。
上电时，带隙基准源电路的输出电压为0V，第一连接点A的电压为0V，第二连接点DET的电压为0V，第一NMOS管MS导通，电源电压端VDD为第一连接点A充电，同时第二NMOS管M4是断开状态；
当第一连接点A的电压大于带隙基准源电路的输出电压时，第一NMOS管MS断开，电源电压VDD停止对第一连接点A充电，第二连接点DET为高电平，带有启动电路的带隙基准源电路开始正常工作，同时第二NMOS管M4导通。
在图3所示的带隙基准源电路中，第一NMOS管MS起到比较器的作用，用于比较电路中A点电压和该带隙基准源电路的输出端OUT的电压；第一电容C1在第二NMOS管导通后接入第三PMOS管M3的栅极，增强了该带有启动电路的带隙基准源电路的稳定性。
综上所述，本申请实施例提供的带有启动电路的带隙基准源电路，包括启动电路和带隙基准源主体电路，启动电路包括NMOS管，NMOS管的源极与带隙基准源主体电路中的第一电阻、第一PMOS管的漏极、运算放大器的反相输入端连接，NMOS管的栅极与带隙基准源主体电路的输出端连接，通过NMOS管比较输出端电压和第一连接点处的电压，完成带隙基准源电路的正常启动，避免整体电路零电流的简并点问题，达到期望的稳定工作点。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (3)

1.一种带有启动电路的带隙基准源电路，其特征在于，包括启动电路、带隙基准源主体电路和稳定性电路，所述启动电路用于为所述带隙基准源主体电路提供启动电压；
所述启动电路、所述带隙基准源主体电路、所述稳定性电路分别连接电源电压端；
所述启动电路包括第一NMOS管和第一电阻，所述带隙基准源主体电路至少包括运算放大器、三个PMOS管、两个三极管，所述稳定性电路包括第二NMOS管和第一电容；
所述第一NMOS管的源极与所述带隙基准源主体电路中的所述运算放大器的反相输入端、第一PMOS管的漏极、第一三极管的发射极和第二电阻连接；
第一PMOS管的栅极与第二PMOS管的栅极连接后与第三PMOS管的栅极连接，所述运算放大器的输出端与所述第三PMOS管的栅极连接，所述第一PMOS管的源极和所述第二PMOS管的源极分别连接所述电源电压端；
所述运算放大器的反相输入端与所述第一三极管、所述第一PMOS管的漏极分别连接，所述运算放大器的同相输入端与第二三极管、所述第二PMOS管的漏极分别连接，所述第二三极管接地；
所述运算放大器的反相输入端与第一三极管的发射极连接，所述第一三极管的基极和集电极接地；所述运算放大器的同相输入端通过第四电阻连接所述第二三极管的发射极，所述第二三极管的基极和集电极接地；所述运算放大器的同相输入端还连接第五电阻，所述第五电阻接地；
所述第一三极管的基极和所述第二三极管的基极分别接地；
所述第三PMOS管的源极连接所述电源电压端，所述第三PMOS管的漏极通过第三电阻接地，所述第三PMOS管的漏极与所述第三电阻的公共端为所述带有启动电路的带隙基准源电路的输出端，所述第一NMOS管的栅极连接所述带有启动电路的带隙基准源电路的输出端；
所述第二NMOS管的源极与所述第三PMOS管的栅极连接，所述第二NMOS管的漏极通过所述第一电容连接所述电源电压；
所述第一NMOS管的漏极与所述第一电阻连接，所述第一NMOS管的漏极通过所述第一电阻连接所述电源电压端，所述第一NMOS管的源极通过所述第二电阻接地，所述第一NMOS管与所述第一电阻的公共端与所述第二NMOS管的栅极连接；
所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极分别连接所述电源电压端。
2.根据权利要求1所述的带有启动电路的带隙基准源电路，其特征在于，所述第一NOMS管的阈值电压为负值。
3.根据权利要求1所述的带有启动电路的带隙基准源电路，其特征在于，将所述NMOS管、所述运算放大器、所述第一PMMOS管和第一三极管的公共端记为第一连接点，将所述第一电阻、所述第一NMOS管和所述第二NMOS管的公共端记为第二连接点；
上电时，所述带隙基准源电路的输出电压为0V，所述第一连接点的电压为0V，所述第二连接点的电压为0V，所述第一NMOS管导通，所述电源电压端为所述第一连接点充电，同时所述第二NMOS管为断开状态；
当所述第一连接点的电压大于所述带隙基准源电路的输出电压时，所述第一NMOS管断开，第二连接点为高电平，所述带有启动电路的带隙基准源电路开始正常工作，同时所述第二NMOS管导通。
CN202010118811.7A 2020-02-26 2020-02-26 带有启动电路的带隙基准源电路 Active CN111208859B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010118811.7A CN111208859B (zh) 2020-02-26 2020-02-26 带有启动电路的带隙基准源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010118811.7A CN111208859B (zh) 2020-02-26 2020-02-26 带有启动电路的带隙基准源电路

Publications (2)

Publication Number Publication Date
CN111208859A CN111208859A (zh) 2020-05-29
CN111208859B true CN111208859B (zh) 2022-03-08

Family

ID=70783679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010118811.7A Active CN111208859B (zh) 2020-02-26 2020-02-26 带有启动电路的带隙基准源电路

Country Status (1)

Country Link
CN (1) CN111208859B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111966157B (zh) * 2020-09-21 2024-07-26 牛芯半导体(深圳)有限公司 带隙基准电路
CN114035636B (zh) * 2021-11-12 2022-07-08 深圳飞骧科技股份有限公司 带隙基准启动电路及射频芯片
CN114253332B (zh) * 2021-12-16 2023-03-07 上海华虹宏力半导体制造有限公司 抗干扰的带隙基准源电路
CN117873259A (zh) * 2024-03-11 2024-04-12 青岛元通电子有限公司 一种稳定线性电源电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200821792A (en) * 2006-10-04 2008-05-16 Iti Scotland Ltd Start-up circuit for bandgap circuit
CN103389762A (zh) * 2012-05-11 2013-11-13 安凯(广州)微电子技术有限公司 启动电路和包括启动电路的带隙基准源电路
CN204480099U (zh) * 2015-03-27 2015-07-15 西安华芯半导体有限公司 一种带隙基准的启动电路
CN105511540A (zh) * 2016-01-04 2016-04-20 东南大学 一种具有极低泄露电流的带隙基准启动电路
WO2016095445A1 (zh) * 2014-12-19 2016-06-23 深圳市中兴微电子技术有限公司 一种低压电源产生电路、方法及集成电路
CN205507601U (zh) * 2016-04-20 2016-08-24 广东工业大学 一种提高带隙基准电源抑制比的预稳压电路
CN107153440A (zh) * 2017-05-27 2017-09-12 上海华虹宏力半导体制造有限公司 带隙基准源的启动电路
CN107943182A (zh) * 2017-11-30 2018-04-20 上海华虹宏力半导体制造有限公司 带隙基准源启动电路
CN109388171A (zh) * 2018-12-10 2019-02-26 上海艾为电子技术股份有限公司 一种带隙基准电压源及电子设备
CN209103177U (zh) * 2018-11-30 2019-07-12 宁波德晶元科技有限公司 一种带自启动电路的带隙基准源电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006031549B4 (de) * 2006-07-07 2016-08-04 Infineon Technologies Ag Verfahren zum Betreiben einer Hochfahrschaltung für eine Bandabstandsreferenzschaltung, Verfahren zum Unterstützen des Hochfahrens einer Bandabstandsreferenzschaltung und elektronische Schaltung zur Durchführung der Verfahren
CN106155172A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有无过冲特性的启动电路及带隙基准电路
CN109613951B (zh) * 2018-11-30 2024-01-23 宁波德晶元科技有限公司 一种带自启动电路的带隙基准源电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200821792A (en) * 2006-10-04 2008-05-16 Iti Scotland Ltd Start-up circuit for bandgap circuit
CN103389762A (zh) * 2012-05-11 2013-11-13 安凯(广州)微电子技术有限公司 启动电路和包括启动电路的带隙基准源电路
WO2016095445A1 (zh) * 2014-12-19 2016-06-23 深圳市中兴微电子技术有限公司 一种低压电源产生电路、方法及集成电路
CN204480099U (zh) * 2015-03-27 2015-07-15 西安华芯半导体有限公司 一种带隙基准的启动电路
CN105511540A (zh) * 2016-01-04 2016-04-20 东南大学 一种具有极低泄露电流的带隙基准启动电路
CN205507601U (zh) * 2016-04-20 2016-08-24 广东工业大学 一种提高带隙基准电源抑制比的预稳压电路
CN107153440A (zh) * 2017-05-27 2017-09-12 上海华虹宏力半导体制造有限公司 带隙基准源的启动电路
CN107943182A (zh) * 2017-11-30 2018-04-20 上海华虹宏力半导体制造有限公司 带隙基准源启动电路
CN209103177U (zh) * 2018-11-30 2019-07-12 宁波德晶元科技有限公司 一种带自启动电路的带隙基准源电路
CN109388171A (zh) * 2018-12-10 2019-02-26 上海艾为电子技术股份有限公司 一种带隙基准电压源及电子设备

Also Published As

Publication number Publication date
CN111208859A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
CN111208859B (zh) 带有启动电路的带隙基准源电路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
JP5446529B2 (ja) ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置
CN110320954B (zh) 一种基于凹凸曲率补偿的低温漂带隙基准电路
CN104516391B (zh) 一种低功耗低温漂的cmos基准电压源
CN109375688B (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN107272818B (zh) 一种高压带隙基准电路结构
US11139801B2 (en) Power-on reset circuit
CN101561689A (zh) 一种低压cmos电流源
WO2021248267A1 (zh) 一种高电源纹波抑制的电压基准电路
CN103389766A (zh) 一种亚阀值非带隙基准电压源
CN113885650B (zh) 带隙基准源电路
CN102541146B (zh) 抗高压mos管漏电流增大的带隙基准源的电路
CN107168442A (zh) 带隙基准电压源电路
CN111381625B (zh) 一种基准源电路
CN105867499A (zh) 一种实现基准电压源低压高精度的电路及方法
CN107272811B (zh) 一种低温度系数基准电压源电路
CN111293876B (zh) 一种电荷泵的线性化电路
CN114253332B (zh) 抗干扰的带隙基准源电路
TWI380154B (en) Bandgap reference circuits
CN208188714U (zh) 一种低压基准电路
CN108365844B (zh) 一种可单片集成的负温度系数补偿振荡器电路
CN112068632B (zh) 一种高精度电压基准电路
CN108279729A (zh) 用于带隙基准电路的启动电路
CN107479616A (zh) 一种超低功耗带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant