CN108227802B - 一种自启动电路及启动方法 - Google Patents

一种自启动电路及启动方法 Download PDF

Info

Publication number
CN108227802B
CN108227802B CN201611190629.2A CN201611190629A CN108227802B CN 108227802 B CN108227802 B CN 108227802B CN 201611190629 A CN201611190629 A CN 201611190629A CN 108227802 B CN108227802 B CN 108227802B
Authority
CN
China
Prior art keywords
mos transistor
voltage
circuit
low
linear regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611190629.2A
Other languages
English (en)
Other versions
CN108227802A (zh
Inventor
靳佳伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Telecommunications Technology CATT
Original Assignee
China Academy of Telecommunications Technology CATT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Telecommunications Technology CATT filed Critical China Academy of Telecommunications Technology CATT
Priority to CN201611190629.2A priority Critical patent/CN108227802B/zh
Publication of CN108227802A publication Critical patent/CN108227802A/zh
Application granted granted Critical
Publication of CN108227802B publication Critical patent/CN108227802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种自启动电路及启动方法自启动电路，该自启动电路包括：启动电路、低压降线性调节器、带隙基准电路和逻辑模块，其中，所述启动电路控制所述低压降线性调节器产生输出电压VDD_L给所述带隙基准电路，所述带隙基准电路根据所述输出电压VDD_L产生所述低压降线性调节器所需的基准电压Vref，当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，所述逻辑模块由第一工作状态转为相反的第二工作状态，并控制所述启动电路关闭，使所述低压降线性调节器和带隙基准电路具有稳定的所述输出电压VDD_L和基准电压Vref。

Description

一种自启动电路及启动方法
技术领域
本发明涉及电路装置技术领域，尤其涉及一种自启动电路及启动方法。
背景技术
如图1所示，例如采用0.13μm制程，VDD_H(电源电压)的电压为3.3V，VDD_L(输出电压)的电压为1.5V，LDO(低压降线性调节器)的采用了高压器件设计，bandgap电路(带隙基准电路)采用低压器件设计，那么在这个系统中LDO和bandgap电路就产生了相关依赖的关系，bandgap电路的电源电压依赖于LDO的输出电压，同时LDO又依赖于bandgap电路提供基准电压，这就需要二者之间必须有启动电路才能摆脱零兼并点。
传统的做法如图1所示，系统上电的过程中，logic模块(逻辑模块)的m点一直为低，故VDD_L电压可跟随VDD_H电压上升，直到bandgap电路产生一个稳定的Vref电压，其通过logic模块使其m点输出悬空，LDO正常工作，这就摆脱了零兼并点，LDO和bandgap电路完成启动。
传统方法的缺点：如图2所示，VDD_L会随着VDD_H快速上升，达到3.3V，然后缓慢降到1.5V，这就使得低压器件在每次上电的时候，都会有一段时间工作在其安全电压范围之外，影响低压器件的寿命，使系统的可靠性减弱。
发明内容
鉴于上述技术问题，本发明实施例提供一种自启动电路及启动方法，解决现有技术中输出电压VDD_L会随电源电压VDD_H上升超过低压器件的安全工作电压范围的问题。
依据本发明实施例的第一个方面，提供了一种自启动电路，包括：启动电路、低压降线性调节器、带隙基准电路和逻辑模块，其中，所述启动电路控制所述低压降线性调节器产生输出电压VDD_L给所述带隙基准电路，所述带隙基准电路根据所述输出电压VDD_L产生所述低压降线性调节器所需的基准电压Vref，当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，所述逻辑模块由第一工作状态转为相反的第二工作状态，并控制所述启动电路关闭，使所述低压降线性调节器和带隙基准电路具有稳定的所述输出电压VDD_L和基准电压Vref。
可选地，所述启动电路产生启动电压和启动电流供所述低压降线性调节器使用，使所述低压降线性调节器产生出一个输出电压VDD_L供所述带隙基准电路使用；当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，所述输出电压VDD_L通过所述逻辑模块将所述启动电路关闭。
可选地，所述启动电路包括：
第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管；
其中，所述第一MOS管的源极接电源电压VDD_H，所述第一MOS管的栅极接所述逻辑模块的输出端，所述第一MOS管的漏极分别与所述第二MOS管的栅极和漏极以及所述第三MOS管的栅极连接；
所述第二MOS管的栅极与所述第三MOS管的栅极连接；
所述第三MOS管的漏极和第四MOS管的漏极均与第六MOS管的漏极和栅极以及第七MOS管的栅极连接；
所述第四MOS管的栅极以及所述第五MOS管的栅极和漏极分别与所述带隙基准电路电流输出端连接；
所述第二MOS管的源极、所述第三MOS管的源极、第四MOS管的源极和第五MOS管的源极均接地；
所述第七MOS管的漏极与所述低压降线性调节器的基准电压输入端连接；
所述第八MOS管的漏极与所述低压降线性调节器的电流输入端连接，所述第八MOS管的栅极接所述第七MOS管的栅极；
所述第六MOS管的源极、第七MOS管的源极和第八MOS管的源极分别接电源电压VDD_H。
依据本发明实施例的第二个方面，还提供了一种自启动电路的启动方法，所述自启动电路包括：启动电路、低压降线性调节器、带隙基准电路和逻辑模块，所述启动方法包括：
所述启动电路控制所述低压降线性调节器产生输出电压VDD_L给所述带隙基准电路；
所述带隙基准电路根据所述输出电压VDD_L产生所述低压降线性调节器所需的基准电压Vref；
当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，通过所述逻辑模块将所述启动电路关闭，使所述低压降线性调节器和带隙基准电路具有稳定的所述输出电压VDD_L和基准电压Vref。
可选地，所述启动电路产生启动电压和启动电流供所述低压降线性调节器使用，使所述低压降线性调节器产生出一个输出电压VDD_L供所述带隙基准电路使用。
可选地，所述启动电路包括：
第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管；
其中，所述第一MOS管的源极接电源电压VDD_H，所述第一MOS管的栅极接所述逻辑模块的输出端，所述第一MOS管的漏极分别与所述第二MOS管的栅极和漏极以及所述第三MOS管的栅极连接；
所述第二MOS管的栅极与所述第三MOS管的栅极连接；
所述第三MOS管的漏极和第四MOS管的漏极均与第六MOS管的漏极和栅极以及第七MOS管的栅极连接；
所述第四MOS管的栅极以及所述第五MOS管的栅极和漏极分别与所述带隙基准电路电流输出端连接；
所述第二MOS管的源极、所述第三MOS管的源极、第四MOS管的源极和第五MOS管的源极均接地；
所述第七MOS管的漏极与所述低压降线性调节器的基准电压输入端连接；
所述第八MOS管的漏极与所述低压降线性调节器的电流输入端连接，所述第八MOS管的栅极接所述第七MOS管的栅极；
所述第六MOS管的源极、第七MOS管的源极和第八MOS管的源极分别接电源电压VDD_H。
上述技术方案中的一个技术方案具有如下优点或有益效果：自启动电路在系统上电的时候，输出电压VDD_L不会随电源电压VDD_H上升超过低压器件的安全工作电压范围，例如，输出电压VDD_L在电源电压VDD_H上升过程中，不超过1.5V，确保了低压器件的寿命和系统的可靠性，同时不会额外消耗功耗。
附图说明
图1为现有的自启动电路的示意图；
图2为现有的自启动电路的VDD_H和VDD_L的示意图；
图3为本发明实施例的自启动电路示意图；
图4为本发明实施例的自启动电路的具体电路示意图；
图5为本发明实施例的自启动电路的VDD_H和VDD_L的示意图；
图6为本发明实施例的自启动电路的自启动方法的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
参见图3，本发明实施例提供了一种自启动电路，包括：启动电路31、低压降线性调节器(LDO)32、带隙基准电路(bandgap)33和逻辑模块34，其中，所述启动电路31控制低压降线性调节器32产生输出电压VDD_L给带隙基准电路33，所述带隙基准电路33根据输出电压VDD_L产生所述低压降线性调节器32所需的基准电压Vref，当输出电压VDD_L达到所述逻辑模块34的翻转阈值时，所述逻辑模块34由第一工作状态转为相反的第二工作状态，并控制所述启动电路31关闭，使低压降线性调节器32具有稳定的所述输出电压VDD_L和带隙基准电路33具有稳定的基准电压Vref。
上述翻转阈值也可以称为翻转电压，该翻转阈值可用于表示该逻辑模块34能翻转动作时的电压。若输出电压VDD_L达到该翻转阈值，该逻辑模块34由第一工作状态转为相反的第二工作状态。需要说明的是，在本实施例中并不限定该翻转阈值的具体范围。
在本实施例中，启动电路31可以采用自偏置电路，使低压降线性调节器32产生输出电压VDD_L给带隙基准电路33，用来产生基准电流Ibias和基准电压Vref，通过调节逻辑模块34的翻转阈值，使输出电压VDD_L达到翻转阈值之前确保带隙基准电路33可产生出基准电流Ibias，当输出电压VDD_L达到逻辑模块34的翻转阈值时，逻辑模块34发生翻转，该逻辑模块34由第一工作状态转为相反的第二工作状态控制启动电路31关掉。
具体地，继续参见图3，启动电路31产生启动电压V0和启动电流I0供低压降线性调节器32使用，使所述低压降线性调节器32产生出一个输出电压VDD_L供所述带隙基准电路33使用；当所述输出电压VDD_L达到所述逻辑模块34的翻转阈值时，所述输出电压VDD_L通过所述逻辑模块34将所述启动电路关闭。
参见图4，在本发明实施例中，该启动电路包括：第一MOS管MP0、第二MOS管MN0、第三MOS管MN1、第四MOS管MN2、第五MOS管MN3、第六MOS管MP1、第七MOS管MP2和第八MOS管MP3；其中，第一MOS管MP0的源极接电源电压VDD_H，所述第一MOS管MP0的栅极接所述逻辑模块的输出端，第一MOS管MP0的漏极分别与所述第二MOS管MN0的栅极和漏极以及所述第三MOS管MN1的栅极连接；第二MOS管MN0的栅极与所述第三MOS管MN1的栅极连接；所述第三MOS管MN1的漏极和第四MOS管MN2的漏极均与第六MOS管MP1的漏极和栅极以及第七MOS管MP2的栅极连接；第四MOS管MN2的栅极以及所述第五MOS管MN3的栅极和漏极分别与所述带隙基准电路电流输出端连接；所述第二MOS管MN0的源极、所述第三MOS管MN1的源极、第四MOS管MN2的源极和第五MOS管MN3的源极均接地；第七MOS管MP2的漏极与所述低压降线性调节器的基准电压输入端连接；第八MOS管MP3的漏极与所述低压降线性调节器的电流输入端连接，所述第八MOS管MP3的栅极接所述第七MOS管MP2的栅极；第六MOS管MP1的源极、第七MOS管MP2的源极和第八MOS管MP3的源极分别接电源电压VDD_H。
具体电路实现如图4所示，带隙基准电路(bandgap)采用的是电流模结构，当电源电压VDD_H开始上电时，VDD_L初始状态处于较低的电位，故第一MOS管MP0的栅极电压为低，随着VDD_H的电压升高，第二MOS管MN0产生电流，并镜像给第三MOS管MN1，从而为低压降线性调节器启动提供一个基准电压Vref和稳定电流ILDO，随着VDD_H的电压进一步升高，使VDD_L的电压达到逻辑模块(或者称为反相器)的翻转阈值时，则第一MOS管MP0的栅极电压为高，将第一MOS管MP0关断，将第二MOS管MN0和第三MOS管MN1电压拉低，启动电路结束工作。与此同时带隙基准电路在VDD_L的电压达到一定电位之后，完成自身的启动，输出基准电流Ibias给第五MOS管MN3，进而为低压降线性调节器(LDO)提供一个稳定的基准电压Vref和稳定电流ILDO。
在本实施例中，自启动电路在系统上电的时候，输出电压VDD_L不会随电源电压VDD_H上升超过低压器件的安全工作电压范围，例如，输出电压VDD_L在电源电压VDD_H上升过程中，不超过1.5V，确保了低压器件的寿命和系统的可靠性，同时不会额外消耗功耗，参见图5。
实施例二
参见图6，图中示出了一种自启动电路的启动方法，自启动电路包括：启动电路、低压降线性调节器、带隙基准电路和逻辑模块，该启动方法包括：
步骤601、启动电路控制所述低压降线性调节器产生输出电压VDD_L给所述带隙基准电路；
具体地，启动电路产生启动电压和启动电流供所述低压降线性调节器使用，使所述低压降线性调节器产生出一个输出电压VDD_L供所述带隙基准电路控制用。
步骤602、带隙基准电路根据所述输出电压VDD_L产生所述低压降线性调节器所需的基准电压Vref；
步骤603、当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，通过所述逻辑模块将所述启动电路关闭，使所述低压降线性调节器和带隙基准电路具有稳定的所述输出电压VDD_L和基准电压Vref。
参见图4，在本发明实施例中，该启动电路包括：第一MOS管MP0、第二MOS管MN0、第三MOS管MN1、第四MOS管MN2、第五MOS管MN3、第六MOS管MP1、第七MOS管MP2和第八MOS管MP3；其中，第一MOS管MP0的源极接电源电压VDD_H，所述第一MOS管MP0的栅极接所述逻辑模块的输出端，第一MOS管MP0的漏极分别与所述第二MOS管MN0的栅极和漏极以及所述第三MOS管MN1的栅极连接；第二MOS管MN0的栅极与所述第三MOS管MN1的栅极连接；所述第三MOS管MN1的漏极和第四MOS管MN2的漏极均与第六MOS管MP1的漏极和栅极以及第七MOS管MP2的栅极连接；第四MOS管MN2的栅极以及所述第五MOS管MN3的栅极和漏极分别与所述带隙基准电路电流输出端连接；所述第二MOS管MN0的源极、所述第三MOS管MN1的源极、第四MOS管MN2的源极和第五MOS管MN3的源极均接地；第七MOS管MP2的漏极与所述低压降线性调节器的基准电压输入端连接；第八MOS管MP3的漏极与所述低压降线性调节器的电流输入端连接，所述第八MOS管MP3的栅极接所述第七MOS管MP2的栅极；第六MOS管MP1的源极、第七MOS管MP2的源极和第八MOS管MP3的源极分别接电源电压VDD_H。
在本实施例中，启动电路31可以采用自偏置电路，使低压降线性调节器32产生输出电压VDD_L给带隙基准电路33，用来产生基准电流Ibias和基准电压Vref，通过调节逻辑模块34的翻转阈值，使输出电压VDD_L达到翻转阈值之前确保带隙基准电路33可产生出基准电流Ibias，当输出电压VDD_L达到逻辑模块34的翻转阈值时，逻辑模块34发生翻转，该逻辑模块34由第一工作状态转为相反的第二工作状态控制启动电路31关掉。
具体地，继续参见图3，启动电路31产生启动电压V0和启动电流I0供低压降线性调节器32使用，使所述低压降线性调节器32产生出一个输出电压VDD_L供所述带隙基准电路33使用；当所述输出电压VDD_L达到所述逻辑模块34的翻转阈值时，所述带隙基准电路33的所述输出电压VDD_L通过所述逻辑模块34将所述启动电路关闭。
参见图4，在本发明实施例中，该启动电路包括：第一MOS管MP0、第二MOS管MN0、第三MOS管MN1、第四MOS管MN2、第五MOS管MN3、第六MOS管MP1、第七MOS管MP2和第八MOS管MP3；其中，第一MOS管MP0的源极接电源电压VDD_H，所述第一MOS管MP0的栅极接所述逻辑模块的输出端，第一MOS管MP0的漏极分别与所述第二MOS管MN0的栅极和漏极以及所述第三MOS管MN1的栅极连接；第二MOS管MN0的栅极与所述第三MOS管MN1的栅极连接；所述第三MOS管MN1的漏极和第四MOS管MN2的漏极分别与第六MOS管MP1的漏极和栅极以及第七MOS管MP2的栅极连接；第四MOS管MN2的栅极以及所述第五MOS管MN3的栅极和漏极分别与所述带隙基准电路电流输出端连接；所述第二MOS管MN0的源极、所述第三MOS管MN1的源极、第四MOS管MN2的源极和第五MOS管MN3的源极均接地；第七MOS管MP2的漏极与所述低压降线性调节器的基准电压输入端连接；第八MOS管MP3的漏极与所述低压降线性调节器的电流输入端连接，所述第八MOS管MP3的栅极接所述第七MOS管MP2的栅极；第六MOS管MP1的源极、第七MOS管MP2的源极和第八MOS管MP3的源极分别接电源电压VDD_H。
具体电路实现如图4所示，带隙基准电路(bandgap)采用的是电流模结构，当电源电压VDD_H开始上电时，VDD_L初始状态处于较低的电位，故第一MOS管MP0的栅极电压n1为低，随着VDD_H的电压升高，第二MOS管MN0产生电流，并镜像给第三MOS管MN1，从而为低压降线性调节器启动提供一个基准电压Vref和稳定电流ILDO，随着VDD_H的电压进一步升高，使VDD_L的电压达到逻辑模块(或者称为反相器)的翻转阈值时，则第一MOS管MP0的栅极电压n1为高，将第一MOS管MP0关断，将第二MOS管MN0和第三MOS管MN1电压拉低，启动电路结束工作。与此同时带隙基准电路在VDD_L的电压达到一定电位之后，完成自身的启动，输出基准电流Ibias给第五MOS管MN3，进而为低压降线性调节器(LDO)提供一个稳定的基准电压Vref和稳定电流ILDO。
在本实施例中，自启动电路在系统上电的时候，输出电压VDD_L不会随电源电压VDD_H上升超过低压器件的安全工作电压范围，例如，输出电压VDD_L在电源电压VDD_H上升过程中，不超过1.5V，确保了低压器件的寿命和系统的可靠性，同时不会额外消耗功耗，参见图5。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
在本发明的各种实施例中，应理解，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
另外，本文中术语“系统”和“网络”在本文中常可互换使用。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在本申请所提供的实施例中，应理解，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
在本申请所提供的几个实施例中，应该理解到，所揭露方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络侧设备等)执行本发明各个实施例所述收发方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以做出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。

Claims (4)

1.一种自启动电路，其特征在于，包括：启动电路、低压降线性调节器、带隙基准电路和逻辑模块，其中，所述启动电路控制所述低压降线性调节器产生输出电压VDD_L给所述带隙基准电路，所述带隙基准电路根据所述输出电压VDD_L产生所述低压降线性调节器所需的基准电压Vref，当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，所述逻辑模块由第一工作状态转为相反的第二工作状态，并控制所述启动电路关闭，使所述低压降线性调节器和带隙基准电路具有稳定的所述输出电压VDD_L和基准电压Vref；
所述启动电路包括：
第一MOS管(MP0)、第二MOS管(MN0)、第三MOS管(MN1)、第四MOS管(MN2)、第五MOS管(MN3)、第六MOS管(MP1)、第七MOS管(MP2)和第八MOS管(MP3)；
其中，所述第一MOS管(MP0)的源极接电源电压VDD_H，所述第一MOS管(MP0)的栅极接所述逻辑模块的输出端，所述第一MOS管(MP0)的漏极分别与所述第二MOS管(MN0)的栅极和漏极以及所述第三MOS管(MN1)的栅极连接；
所述第二MOS管(MN0)的栅极与所述第三MOS管(MN1)的栅极连接；
所述第三MOS管(MN1)的漏极和第四MOS管(MN2)的漏极均与第六MOS管(MP1)的漏极和栅极以及第七MOS管(MP2)的栅极连接；
所述第四MOS管(MN2)的栅极以及所述第五MOS管(MN3)的栅极和漏极分别与所述带隙基准电路电流输出端连接；
所述第二MOS管(MN0)的源极、所述第三MOS管(MN1)的源极、第四MOS管(MN2)的源极和第五MOS管(MN3)的源极均接地；
所述第七MOS管(MP2)的漏极与所述低压降线性调节器的基准电压输入端连接；
所述第八MOS管(MP3)的漏极与所述低压降线性调节器的电流输入端连接，所述第八MOS管(MP3)的栅极接所述第七MOS管(MP2)的栅极；
所述第六MOS管(MP1)的源极、第七MOS管(MP2)的源极和第八MOS管(MP3)的源极分别接电源电压VDD_H。
2.根据权利要求1所述的自启动电路，其特征在于，
所述启动电路产生启动电压和启动电流供所述低压降线性调节器使用，使所述低压降线性调节器产生出一个输出电压VDD_L供所述带隙基准电路使用；当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，所述输出电压VDD_L通过所述逻辑模块将所述启动电路关闭。
3.一种自启动电路的启动方法，其特征在于，所述自启动电路包括：启动电路、低压降线性调节器、带隙基准电路和逻辑模块，所述启动方法包括：
所述启动电路控制所述低压降线性调节器产生输出电压VDD_L给所述带隙基准电路；
所述带隙基准电路根据所述输出电压VDD_L产生所述低压降线性调节器所需的基准电压Vref；
当所述输出电压VDD_L达到所述逻辑模块的翻转阈值时，通过所述逻辑模块将所述启动电路关闭，使所述低压降线性调节器和带隙基准电路具有稳定的所述输出电压VDD_L和基准电压Vref；
所述启动电路包括：
第一MOS管(MP0)、第二MOS管(MN0)、第三MOS管(MN1)、第四MOS管(MN2)、第五MOS管(MN3)、第六MOS管(MP1)、第七MOS管(MP2)和第八MOS管(MP3)；
其中，所述第一MOS管(MP0)的源极接电源电压VDD_H，所述第一MOS管(MP0)的栅极接所述逻辑模块的输出端，所述第一MOS管(MP0)的漏极分别与所述第二MOS管(MN0)的栅极和漏极以及所述第三MOS管(MN1)的栅极连接；
所述第二MOS管(MN0)的栅极与所述第三MOS管(MN1)的栅极连接；
所述第三MOS管(MN1)的漏极和第四MOS管(MN2)的漏极均与第六MOS管(MP1)的漏极和栅极以及第七MOS管(MP2)的栅极连接；
所述第四MOS管(MN2)的栅极以及所述第五MOS管(MN3)的栅极和漏极分别与所述带隙基准电路电流输出端连接；
所述第二MOS管(MN0)的源极、所述第三MOS管(MN1)的源极、第四MOS管(MN2)的源极和第五MOS管(MN3)的源极均接地；
所述第七MOS管(MP2)的漏极与所述低压降线性调节器的基准电压输入端连接；
所述第八MOS管(MP3)的漏极与所述低压降线性调节器的电流输入端连接，所述第八MOS管(MP3)的栅极接所述第七MOS管(MP2)的栅极；
所述第六MOS管(MP1)的源极、第七MOS管(MP2)的源极和第八MOS管(MP3)的源极分别接电源电压VDD_H。
4.根据权利要求3所述的启动方法，其特征在于，
所述启动电路产生启动电压和启动电流供所述低压降线性调节器使用，使所述低压降线性调节器产生出一个输出电压VDD_L供所述带隙基准电路使用。
CN201611190629.2A 2016-12-21 2016-12-21 一种自启动电路及启动方法 Active CN108227802B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611190629.2A CN108227802B (zh) 2016-12-21 2016-12-21 一种自启动电路及启动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611190629.2A CN108227802B (zh) 2016-12-21 2016-12-21 一种自启动电路及启动方法

Publications (2)

Publication Number Publication Date
CN108227802A CN108227802A (zh) 2018-06-29
CN108227802B true CN108227802B (zh) 2020-01-31

Family

ID=62651733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611190629.2A Active CN108227802B (zh) 2016-12-21 2016-12-21 一种自启动电路及启动方法

Country Status (1)

Country Link
CN (1) CN108227802B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115309219B (zh) * 2022-08-03 2024-02-02 上海艾为电子技术股份有限公司 启动完成指示信号电路、信号形成方法和芯片
CN116896138B (zh) * 2023-09-11 2023-11-17 苏州贝克微电子股份有限公司 一种低压自启动电路结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103440009A (zh) * 2013-08-14 2013-12-11 上海芯芒半导体有限公司 一种启动电路及带该启动电路的稳压电路
CN105511537A (zh) * 2014-10-13 2016-04-20 意法半导体国际有限公司 用于调节电子设备的启动和操作电压的电路
CN105786069A (zh) * 2014-12-19 2016-07-20 深圳市中兴微电子技术有限公司 一种低压电源产生电路、方法及集成电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143872B2 (en) * 2008-06-12 2012-03-27 O2Micro, Inc Power regulator
US20140145695A1 (en) * 2012-11-26 2014-05-29 Nxp B.V. Startup control circuit in voltage regulators and related circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103440009A (zh) * 2013-08-14 2013-12-11 上海芯芒半导体有限公司 一种启动电路及带该启动电路的稳压电路
CN105511537A (zh) * 2014-10-13 2016-04-20 意法半导体国际有限公司 用于调节电子设备的启动和操作电压的电路
CN105786069A (zh) * 2014-12-19 2016-07-20 深圳市中兴微电子技术有限公司 一种低压电源产生电路、方法及集成电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
快速响应、高性能LDO的设计;靳佳伟 等;《固体电子学研究与进展》;20150425;第35卷(第2期);176-179 *

Also Published As

Publication number Publication date
CN108227802A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
TWI621326B (zh) 改良電源漣波之抑制之線性穩壓器、其方法及提供位準電壓之電路
CN101141117B (zh) 差分放大器电路、其控制方法、使用其的电压调节器
US20140070876A1 (en) Linear voltage regulator based on-die grid
US10200022B2 (en) Integrated voltage regulator with in-built process, temperature and aging compensation
EP2897271A2 (en) Power converter system and method of operating thereof
EP3018551A1 (en) Low quiescent current voltage regulator with high load-current capacity
US7626447B2 (en) Generation of analog voltage using self-biased capacitive feedback stage
CN102915063A (zh) 具有电荷泵的电压调节器
US20200409402A1 (en) Reference voltage generation
CN105988495A (zh) 一种ldo过冲保护电路
CN112825004A (zh) 低压差稳压器以及调节低压差稳压器的方法
CN108227802B (zh) 一种自启动电路及启动方法
US8255711B2 (en) Power supply circuit
US10551862B2 (en) System on chip with different current setting modes
CN104331112A (zh) 一种低压差线性稳压器及其软启动电路
EP3200351B1 (en) Io interface level shift circuit, io interface level shift method and storage medium
CN203422692U (zh) 一种低压差线性稳压器及其软启动电路
US20100007400A1 (en) Power supply circuit for pulse width modulation controller
JP2010110165A (ja) 電源回路及び電源安定化方法
CN108541309B (zh) 低压差稳压装置
US9525341B2 (en) Ladder-based high speed switch regulator
US7492214B2 (en) Analog voltage generator with self-biased capacitive feedback stage
CN108509372B (zh) 一种片上系统芯片
US9287856B2 (en) Tracking circuit
TW200413894A (en) Regulator and related method capable of performing pre-charging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant