CN102053645B - 一种宽输入电压高电源抑制比基准电压源 - Google Patents

一种宽输入电压高电源抑制比基准电压源 Download PDF

Info

Publication number
CN102053645B
CN102053645B CN 201110033087 CN201110033087A CN102053645B CN 102053645 B CN102053645 B CN 102053645B CN 201110033087 CN201110033087 CN 201110033087 CN 201110033087 A CN201110033087 A CN 201110033087A CN 102053645 B CN102053645 B CN 102053645B
Authority
CN
China
Prior art keywords
circuit
triode
base stage
resistance
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110033087
Other languages
English (en)
Other versions
CN102053645A (zh
Inventor
林秀龙
刘中伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Original Assignee
CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd filed Critical CHENGDU PROMISING-CHIP ELECTRONIC Co Ltd
Priority to CN 201110033087 priority Critical patent/CN102053645B/zh
Publication of CN102053645A publication Critical patent/CN102053645A/zh
Application granted granted Critical
Publication of CN102053645B publication Critical patent/CN102053645B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明公布了一种宽输入电压高电源抑制比基准电压源，包括依次连接的自偏置电路（1）、第一级预调整电路（2）、第二级预调整电路（3）、带隙基准核心电路（4）、信号反馈电路（5）。本发明采用了自偏置电流镜结构的自偏置电路，电路就可以自启动，而不再需要额外的启动电路；将第二级预调整电路的输出直接作为基准电压输出并同时给带隙基准核心电路供电，这样的连接方式可以提高基准电压的带载能力；采用了无运放反馈环路调节，与传统基准电压源电路相比，减少了一个进行钳位的运放，节省了面积，减小了静态功耗；输出基准电压的电源抑制比比传统的带隙基准电压源电路有很大提高，特别是在高频下的特性。

Description

一种宽输入电压高电源抑制比基准电压源
技术领域
本发明涉及一种基准电压源，具体是指一种宽输入电压高电源抑制比基准电压源。
背景技术
无论是在数字电路、模拟电路抑或是数模混合电路中，高性能的基准电压源都是不可或缺的，它对整个系统的性能起着决定性的作用。通常情况下基准电压决定了比较器的翻转电平、振荡器的振荡频率、功率管中流过的电流值等重要的系统指标。正是基于以上情况，对于基准电压源电路的要求不断提高，出现了很多电路结构。如图1所示，是一种传统的基准电压源的设计方法。这个电路包括了具有正负输入端及输出端口的运算放大器，电阻R1、R2、R3及两个晶体管Q1、Q2。其中电阻R1=R2=R，晶体管Q1的发射极面积为Q2的发射极面积的N倍。在电路的实际工作过程中，由于运算放大器的开环增益很大，所以两个输入端的差模电压很小，可以认为近似相等，这样就有V(+)=V(-),V(+)，V(-)分别为运算放大器的正相输入端电压和反相输入端电压，即：
VBE1+IC1*R3=VBE2
式中VBE1, VBE2分别为Q1,Q2的基极-发射极电压，IC1为Q1的集电极电流，由于集电极电流
Figure 2011100330879100002DEST_PATH_IMAGE001
，
其中IS为PN结反向饱和电流，VT=KT/q为热电压，带入上式可得：
Figure 2011100330879100002DEST_PATH_IMAGE002
其中，N为Q1和Q2的发射极面积之比，
 如此，就产生了和绝对温度成正比的一路电流，这个电流在电阻R2产生了呈现正温度特性的电压，然后和具有负温度特性的VBE2相
加，就可以得到一个随温度变化很小的基准电压源VREF，
Figure 2011100330879100002DEST_PATH_IMAGE003
在这个传统的基准电压源产生电路中，输出基准电压的电源抑制比PSRR主要依赖于运算放大器本身的特性。普通的二级运算放大器的PSRR在高频下的特性很差，为了改善高频下的性能，运算放大器的结构就比较复杂，增加了电路的面积和功耗；同时，传统的基准电压源产生电路存在简并点，需要额外的启动电路使电路脱离“零”简并状态，这又增加了电路的成本。
发明内容
本发明的目的在于克服目前提升机运行过程中，其运行轨迹不稳定，容易偏离原设计轨迹的难题，提供一种提升机运行轨迹的定位装置。
本发明的目的通过下述技术方案实现：
本发明一种宽输入电压高电源抑制比基准电压源，包括依次连接的自偏置电路、第一级预调整电路、第二级预调整电路，所述第二级预调整电路分别与带隙基准核心电路和信号反馈电路连接，所述带隙基准核心电路与信号反馈电路连接。
所述的自偏置电路包括MOS管MP1、电阻R1、三极管Q1、三极管Q2，其中MOS管MP1的源极与外部电源VIN连接，MP1的漏极和栅极连接后通过电阻R1同时与三极管Q1的集电极和基极连接，三极管Q1的发射极同时与三极管Q2的集电极和基极连接，Q2的发射极接地，MP1的栅极作为自偏置电路的输出与第一级预调整电路连接，三极管Q1的集电极与电阻R1连接后与第二级预调整电路连接。
所述的第一级预调整电路包括MOS管MP2、MN1、二极管ZD1、电容C1，所述MP2的源极与外部电源VIN连接，MP2的栅极与自偏置电路连接，MP2的漏极分别与MN1的栅极、二极管ZD1的阴极连接，MN1的漏极与外部电源VIN连接，MN1的源极作为第一级预调整电路的输出端VDD1与第二级预调整电路连接，二极管ZD1的阳极接地，且在二极管ZD1的两端并联有电容C1。
所述的二极管ZD1为齐纳二极管。
所述第二级预调整电路包括三个MOS管MP3、MP4、MP5，两个三极管Q3、Q4，一个电阻R2，所述的MP3的源极与第一级预调整电路的输出端VDD1连接，MP3的栅极与自偏置电路连接，MP3的漏极分别与Q4的集电极、电阻R2的一端连接，电阻R2的另一端分别与三极管Q3的集电极、Q3的基极、Q4的基极连接，Q3的基极与Q4的基极连接，Q3的发射极与MP4的源极连接，Q4的发射极与MP5的源极连接，并作为第二级预调整电路的输出端VREF分别与带隙基准核心电路、信号反馈电路连接，MP4的栅极与MP5的栅极连接后与信号反馈电路连接，MP4的漏极与MP5的漏极同时接地。
所述的带隙基准核心电路包括三个电阻R3、R4、R5，两个三极管Q6、Q7，所述的电阻R3和R4的一端连接后与第二级预调整电路的输出端VREF连接，R3的另一端分别与信号反馈电路、三极管Q6的集电极连接，Q6的基极和Q7的基极相连后与信号反馈电路连接，Q6的发射极通过电阻R5接地，电阻R4的另一端接到三极管Q7的集电极和基极，Q7的发射极接地。
所述的信号反馈电路包括两个MOS管MP6、MP7，两个三极管Q5、Q8，一个电容C2，其中，MP6的源极和MP7的源极分别与第二级预调整电路的输出端VREF连接，MP6的栅极、MP7的栅极和MP7的漏极连接，MP6的漏极与三极管Q5的集电极连接，Q5的基极与带隙基准核心电路连接，且通过电容C2与第二级预调整电路的输出端VREF连接，Q5的发射极接地，MP7的栅极和MP7的漏极连接后与三极管Q8的集电极连接，Q8的基极与带隙基准核心电路连接，Q8的发射极接地。
    本发明电路的工作原理如下：
假设电阻R3=R4=R，则当电路正常工作之后，如果电阻R3、R4之上流过的电流不相等，则通过Q6、Q7的镜像关系将两条支路电流的差值转化为Q5基极电压的变化，Q5可以看作一个单级的运放，MP6为其有源负载。这个传送到Q5基极的误差电压经过Q5的放大后经过一级源随器MP5到达基准电压的输出端VREF，由此反馈环路可以调节基准输出电压，只要环路增益足够大，则可以保证流过电阻R3、R4上的电流相等，即：
I*R3=I*R4=I*R
可得：
VBE6+I*R5=VBE7
式中VBE6 、VBE7分别为Q6、Q7的基极—发射极电压。与传统带隙基准电压源中的推导过程一样可得：
Figure 2011100330879100002DEST_PATH_IMAGE004
其中，N为Q6和Q7的发射极面积之比，VT为热电压，常温下约为26mV。这样基准输出电压的表达式为：
Figure 2011100330879100002DEST_PATH_IMAGE005
可以看到，负反馈环路不仅保证了流过电阻R3、R4的电流相等，而且有助于减小输出基准电压VREF随预调整电压VDD2的变化。当预调整电压VDD2发生波动使得输出基准电压VREF增大时，负反馈环路通过MP4使得Q3的基极电压减小，由于Q4的基极和Q3的基极连在一起，所以可以抑制输出基准电压随预调整电压VDD2的变化。
同时，由于采用了两级的预调整电路，输出基准电压的电源抑制比进一步得到提高，给出输出基准电压的电源抑制比的表达式如下：
PSRRVREF/ VIN︱dB= PSRRVREF/VDD1,2︱dB + PSRRVDD1,2/VIN︱dB
PSRRVREF/ VIN︱dB为基准VREF相对于电源电压VIN的电源抑制比, PSRRVREF/VDD1,2︱dB为基准VREF相对于预调整电压VDD1、VDD2的电源抑制比 , PSRRVDD1,2/VIN︱dB为预调整电压VDD1,VDD2相对于电源电压VIN的电源抑制比。
由此可以看出，本发明电路中输出基准电压电源抑制比确实比传统的带隙基准电压源电路有很大提高，特别是在高频下的特性。
本发明与现有技术相比，具有如下的优点和有益效果：
1本发明一种宽输入电压高电源抑制比基准电压源，采用了自偏置电流镜结构的自偏置电路，如此，电路就可以自启动，而不再需要额外的启动电路；
2本发明一种宽输入电压高电源抑制比基准电压源，将第二级预调整电路的输出直接作为基准电压输出并同时给带隙基准核心电路供电，这样的连接方式可以提高基准电压的带载能力；
3本发明一种宽输入电压高电源抑制比基准电压源，采用了无运放反馈环路调节，与传统的基准电压源电路相比，减少了一个进行钳位的运放，节省了面积，减小了静态功耗；
4本发明一种宽输入电压高电源抑制比基准电压源，输出基准电压的电源抑制比比传统的带隙基准电压源电路有很大提高，特别是在高频下的特性。
附图说明
图1为传统的带隙基准电压源电路图；
图2为本发明电路图。
附图中标记及相应的零部件名称： 
1-自偏置电路，2-第一级预调整电路，3-第二级预调整电路，4-带隙基准核心电路，5-信号反馈电路。
具体实施方式
下面结合实施例对本发明作进一步的详细说明，但本发明的实施方式不限于此。
实施例
如图2所示，本发明一种宽输入电压高电源抑制比PSRR基准电压源，包括依次连接的自偏置电路1、第一级预调整电路2、第二级预调整电路3、信号反馈电路5、带隙基准核心电路4。自偏置电路1包括MOS管MP1、电阻R1、三极管Q1、三极管Q2， MOS管MP1的源极与外部电源VIN连接，MP1的漏极和栅极连接后通过电阻R1与三极管Q1的集电极和基极连接， Q1的发射极同时与三极管Q2的集电极和基极连接，Q2的发射极接地，MP1的栅极与第一级预调整电路2中的MP2栅极连接，三极管Q1的集电极与电阻R1连接后与第二级预调整电路3中的MP3的栅极连接；第一级预调整电路2包括MOS管MP2、MN1、齐纳二极管ZD1、电容C1，MP2的源极与外部电源VIN连接， MP2的漏极分别与MN1的栅极、齐纳二极管ZD1的阴极连接，MN1的漏极与外部电源VIN连接，MN1的源极作为第一级预调整电路2的输出端VDD1并与第二级预调整电路3中的电阻R2连接，齐纳二极管ZD1的阳极接地，且在齐纳二极管ZD1的两端并联有电容C1；第二级预调整电路3包括三个MOS管MP3、MP4、MP5，两个三极管Q3、Q4，一个电阻R2， MP3的漏极分别与Q4的集电极、电阻R2的一端连接，电阻R2的另一端分别与三极管Q3的集电极、Q3的基极、Q4的基极连接，Q3的基极与Q4的基极连接，Q3的发射极与MP4的源极连接，Q4的发射极作为第二级预调整电路3的输出端VREF分别与带隙基准核心电路4中的电阻R3、电阻R4、信号反馈电路5中的MP6源极、MP7源极、电容C2、MP5的源极连接，MP4的栅极与MP5的栅极连接后与MP6的漏极、Q6的集电极连接，MP4的漏极与MP5的漏极同时接地；带隙基准核心电路4包括三个电阻R3、R4、R5，两个三极管Q6、Q7，所述的电阻R3和R4的一端连接后与第二级预调整电路的输出端VREF连接，R3的另一端分别与电容C2、三极管Q5的基极、三极管Q6的集电极连接，Q6的发射极通过电阻R5接地，电阻R4的另一端分别与Q6的基极、Q7的基极、Q7的集电极、Q8的基极连接，Q7的发射极接地；MP6的栅极、MP7的栅极和MP7的漏极连接，MP6的漏极与三极管Q5的集电极连接，Q5的基极与带隙基准核心电路连接，且通过电容C2与第二级预调整电路的输出端VREF连接，Q5的发射极接地，MP7的栅极和MP7的漏极连接后与三极管Q8的集电极连接，Q8的基极与带隙基准核心电路连接，Q8的发射极接地。
工作过程：
当电源上电之后，自偏置电路就开始工作，在MP1中产生电流I1并镜像给MP2管，为齐纳二极管提供正常工作时所需的偏置电流，同时对电容C1充电，当电容上的压降高于MN1管的阈值时，MN1管导通，在MN1管的源极得到预调整电压VDD1，同时开关管MP3打开，将VDD1的电压传递给VDD2并且同时在整个电路中产生电流，使得带隙基准源的核心电路脱离“零”状态。
正如对传统带隙基准电压源的分析一样，当整个电路正常工作之后，Q6、Q7的发射结电压之差在电阻R5上产生正比于绝对温度的电流，这个电流在电阻R4上产生了具有正温度系数的电压，加上具有负温度系数的Q7的发射结电压就产生了几乎具有零温度系数的带隙基准电压VREF。由Q3、Q4、Q5、Q8、MP4、MP5、MP6、MP7、R2、C2构成的负反馈回路具有较高的环路增益，可以保证流过电阻R3、R4上的电流相等，而且有助于减小输出基准电压VREF随预调整电压VDD2的变化。当预调整电压VDD2发生波动使得输出基准电压VREF增大时，负反馈环路通过MP4使得Q3的基极电压减小，由于Q4的基极和Q3的基极连在一起，所以可以抑制输出基准电压随预调整电压VDD2的变化，提高了电源抑制比。
如上所述，便可以很好地实现本发明。

Claims (2)

1.一种宽输入电压高电源抑制比基准电压源，其特征在于：包括依次连接的自偏置电路（1）、第一级预调整电路（2）、第二级预调整电路（3），所述第二级预调整电路（3）分别与带隙基准核心电路（4）和信号反馈电路（5）连接，所述带隙基准核心电路（4）与信号反馈电路（5）连接；所述的自偏置电路（1）包括MOS管MP1、电阻R1、三极管Q1、三极管Q2，其中MOS管MP1的源极与外部电源VIN连接，MP1的漏极和栅极连接后通过电阻R1同时与三极管Q1的集电极和基极连接，三极管Q1的发射极同时与三极管Q2的集电极和基极连接，Q2的发射极接地，MP1的栅极作为自偏置电路（1）的输出与第一级预调整电路（2）连接，三极管Q1的集电极同时与电阻R1、以及第二级预调整电路（3）的三极管MP3的栅极连接；所述的第一级预调整电路（2）包括MOS管MP2、MN1、二极管ZD1、电容C1，所述MP2的源极与外部电源VIN连接，MP2的栅极与自偏置电路（1）连接，MP2的漏极分别与MN1的栅极、二极管ZD1的阴极连接，MN1的漏极与外部电源VIN连接，MN1的源极作为第一级预调整电路（2）的输出端VDD1与第二级预调整电路（3）连接，二极管ZD1的阳极接地，且在二极管ZD1的两端并联有电容C1；所述第二级预调整电路（3）包括三个MOS管MP3、MP4、MP5，两个三极管Q3、Q4，一个电阻R2，所述的MP3的源极与第一级预调整电路（2）的输出端VDD1连接，MP3的栅极与自偏置电路（1）连接，MP3的漏极分别与Q4的集电极、电阻R2的一端连接，电阻R2的另一端分别与三极管Q3的集电极、Q3的基极、Q4的基极连接，Q3的基极与Q4的基极连接，Q3的发射极与MP4的源极连接，Q4的发射极与MP5的源极连接，并作为第二级预调整电路（3）的输出端VREF分别与带隙基准核心电路（4）、信号反馈电路（5）连接，MP4的栅极与MP5的栅极连接后同时与MP6的漏极、以及三极管Q5的集电极连接，MP4的漏极与MP5的漏极同时接地；所述的带隙基准核心电路（4）包括三个电阻R3、R4、R5，两个三极管Q6、Q7，所述的电阻R3和R4的一端连接后与第二级预调整电路（3）的输出端VREF连接，R3的另一端分别与信号反馈电路（5）、三极管Q6的集电极连接，Q6的基极和Q7的基极相连后与信号反馈电路（5）连接，Q6的发射极通过电阻R5接地，电阻R4的另一端接到三极管Q7的集电极和基极，Q7的发射极接地；所述的信号反馈电路（5）包括两个MOS管MP6、MP7，两个三极管Q5、Q8，一个电容C2，其中，MP6的源极和MP7的源极分别与第二级预调整电路（3）的输出端VREF连接，MP6的栅极、MP7的栅极和MP7的漏极连接，MP6的漏极与三极管Q5的集电极连接，Q5的基极与带隙基准核心电路（4）连接，且通过电容C2与第二级预调整电路（3）的输出端VREF连接，Q5的发射极接地，MP7的栅极和MP7的漏极连接后与三极管Q8的集电极连接，Q8的基极与带隙基准核心电路（4）连接，Q8的发射极接地。
2.根据权利要求1所述的一种宽输入电压高电源抑制比基准电压源，其特征在于：所述的二极管ZD1为齐纳二极管。
CN 201110033087 2011-01-31 2011-01-31 一种宽输入电压高电源抑制比基准电压源 Expired - Fee Related CN102053645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110033087 CN102053645B (zh) 2011-01-31 2011-01-31 一种宽输入电压高电源抑制比基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110033087 CN102053645B (zh) 2011-01-31 2011-01-31 一种宽输入电压高电源抑制比基准电压源

Publications (2)

Publication Number Publication Date
CN102053645A CN102053645A (zh) 2011-05-11
CN102053645B true CN102053645B (zh) 2013-01-16

Family

ID=43958060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110033087 Expired - Fee Related CN102053645B (zh) 2011-01-31 2011-01-31 一种宽输入电压高电源抑制比基准电压源

Country Status (1)

Country Link
CN (1) CN102053645B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270008B (zh) * 2011-06-23 2013-06-12 西安电子科技大学 宽输入带曲率补偿的带隙基准电压源
JP5849567B2 (ja) * 2011-09-27 2016-01-27 ミツミ電機株式会社 半導体集積回路
CN103926965B (zh) * 2013-01-16 2016-04-27 上海华虹集成电路有限责任公司 自偏置恒流稳压电路
CN103218001B (zh) * 2013-04-15 2014-09-10 无锡普雅半导体有限公司 一种软启动的电压调整电路
CN103383585B (zh) * 2013-07-10 2015-01-07 电子科技大学 一种宽输入范围超低温漂带隙基准电压源
CN104156023B (zh) * 2014-08-01 2016-02-03 电子科技大学 一种高精度带隙基准电路
CN104375548B (zh) * 2014-10-22 2016-09-07 许昌学院 一种二次温度补偿基准电压源
CN104914917B (zh) * 2015-05-27 2017-05-10 西安空间无线电技术研究所 一种阻值调节带隙电压电流基准源电路
CN105607685B (zh) * 2016-03-08 2017-03-01 电子科技大学 一种动态偏置电压基准源
CN106970673B (zh) * 2017-04-27 2018-04-13 电子科技大学 一种具有宽输入供电范围特性的基准电路
CN108287584B (zh) * 2018-01-17 2020-07-17 中国科学院微电子研究所 一种带隙基准电路
CN108829169B (zh) * 2018-06-29 2024-07-30 成都锐成芯微科技股份有限公司 一种高电源抑制比的带隙基准源
CN108572686B (zh) * 2018-07-18 2024-02-06 富满微电子集团股份有限公司 一种应用于ac-dc系统的恒流装置
CN108983858B (zh) * 2018-07-25 2020-01-10 南京微盟电子有限公司 一种高电源抑制比耗尽基准电压源
CN108958348B (zh) * 2018-08-13 2019-11-01 电子科技大学 一种高电源抑制比的带隙基准源
CN108983860B (zh) * 2018-09-18 2024-01-12 杭州洪芯微电子科技有限公司 基于电压校准的电流自检调节电路
CN109240402A (zh) * 2018-09-27 2019-01-18 深圳市精嘉微电子有限公司 一种提高Bandgap电路电源抑制比的启动电路
CN109917842B (zh) * 2019-04-16 2021-11-02 卓捷创芯科技（深圳）有限公司 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路
CN111682503A (zh) * 2020-06-17 2020-09-18 苏州纳芯微电子股份有限公司 欠压保护电路
CN113157041B (zh) * 2021-04-30 2022-06-21 浙江工贸职业技术学院 一种宽输入带隙基准电压源
CN113220060B (zh) * 2021-04-30 2022-08-09 深圳市国微电子有限公司 高电源抑制比的带隙基准电路和电子设备
CN114115424A (zh) * 2021-12-31 2022-03-01 京微齐力(北京)科技有限公司 一种低压结构的带隙基准源电路
CN116107379B (zh) * 2023-04-10 2023-06-23 成都市易冲半导体有限公司 带隙基准电压源电路、集成电路及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131592A (zh) * 2007-09-20 2008-02-27 华中科技大学 高电源抑制的带隙基准源
CN101329586A (zh) * 2007-06-19 2008-12-24 凹凸电子（武汉）有限公司 参考电压发生器及其提供多个参考电压的方法
CN201936246U (zh) * 2011-03-17 2011-08-17 浪潮电子信息产业股份有限公司 机架式服务器前置cmos信息清除装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958643B2 (en) * 2003-07-16 2005-10-25 Analog Microelectrics, Inc. Folded cascode bandgap reference voltage circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329586A (zh) * 2007-06-19 2008-12-24 凹凸电子（武汉）有限公司 参考电压发生器及其提供多个参考电压的方法
CN101131592A (zh) * 2007-09-20 2008-02-27 华中科技大学 高电源抑制的带隙基准源
CN201936246U (zh) * 2011-03-17 2011-08-17 浪潮电子信息产业股份有限公司 机架式服务器前置cmos信息清除装置

Also Published As

Publication number Publication date
CN102053645A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN102053645B (zh) 一种宽输入电压高电源抑制比基准电压源
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN201936216U (zh) 一种宽输入电压高电源抑制比基准电压源
CN101976095B (zh) 一种基于发射极电流补偿的高精度带隙基准源电路
CN104238611B (zh) 电流模带隙基准电流源
CN100514249C (zh) 一种带隙基准源产生装置
CN105388953A (zh) 一种具有高电源抑制比的带隙基准电压源
CN108037791A (zh) 一种无运放的带隙基准电路
CN106168828B (zh) 一种具有过流保护功能的供电电路
CN101561689B (zh) 一种低压cmos电流源
CN103760944B (zh) 实现基极电流补偿的无运放内部电源结构
CN105912066B (zh) 一种低功耗高psrr的带隙基准电路
CN212183486U (zh) 误差放大器、电路和电压调节器
CN208969534U (zh) 一种带隙基准电压源及电子设备
CN113311898B (zh) 一种具有电源抑制的ldo电路、芯片及通信终端
CN107168442B (zh) 带隙基准电压源电路
WO2022007744A1 (zh) 一种功率放大器的温度补偿电路及温度补偿方法
CN114115425B (zh) 一种基准和运放合二为一的线性稳压器
CN105159382A (zh) 线性稳压器
CN105630063A (zh) 一种基准电源的产生电路
CN101149628B (zh) 一种基准电压源电路
CN104615185A (zh) 一种基准电压源启动电路
CN205942498U (zh) 一种输出电压可调的带隙基准电压源
CN109388171B (zh) 一种带隙基准电压源及电子设备
CN108646842A (zh) 一种适用于带隙基准源的无过冲软启动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130116

Termination date: 20180131

CF01 Termination of patent right due to non-payment of annual fee