CN114115424A - 一种低压结构的带隙基准源电路 - Google Patents

Abstract

本申请提供了一种低压结构的带隙基准源电路。该带隙基准源电路包括：核心带隙基准源生成电路和带隙基准源输出电路，核心带隙基准源生成电路包括第一支路和第二支路，第二支路与第一支路连接。其中，第二支路用于将第一支路上形成的第一基准电压转换成小于第一基准电压的第二基准电压并输出到带隙基准源输出电路，带隙基准源输出电路基于第二基准电压输出目标电压或者目标电流。第二支路通过电阻分压产生电压基准的多个候选值，在同一设计中通过控制信号，控制第二支路输出一个值作为第二基准电压，以适用于更复杂的系统需求。

Description

一种低压结构的带隙基准源电路

技术领域

本申请涉及集成电路技术领域，尤其涉及一种低压结构的带隙基准源电路。

背景技术

在模拟集成电路中需要带隙基准源电路提供稳定的直流电压，这样的基准电压几乎不受电源电压和温度的影响。最经典的带隙基准源电路是利用一个与温度成正比的电压与一个与温度成反比的电压之和，二者温度系数相互抵消，从而获得与温度几乎无关的基准电压。带隙基准源电路由于具有电路简单，便于控制，温漂低等优点而得到广泛应用。随着微电子技术发展，带隙基准源电路在模数-数模转换、电源芯片和锁相环等模拟电路中有广泛应用。

一般，双极晶体管(bipolarjunctiontransistor，BJT)中基极发射极PN结正向电压V_be具有负温系数，而两个相同双极晶体管工作在不同电流密度下时，它们的V_be的差值(ΔV_be)就与绝对温度成正比。在带隙基准源电路中，两个相同双极晶体管的正负温电压以一定比例补偿，可以使带隙基准源电路产生1.25v左右的基准电压，并且基本保持不变，该基准电压与硅的带隙电压差不多。

发明内容

本申请实施例提供了一种输出低基准电压的带隙基准源电路，该电路在现有带隙电路的基础上增加一个分压电路，可以将现有带隙电路上形成的基准电压转换为相对低的基准电压输出，使带隙基准源电路可以应用在更多的场景中。

第一方面，本申请实施例提供了一种带隙基准源电路。该带隙基准源电路包括：核心带隙基准源生成电路和带隙基准源输出电路。

所述核心带隙基准源生成电路包括第一支路和第二支路；所述第一支路用于向所述第二支路提供第一基准电压，所述第二支路用于基于所述第一基准电压输出第二基准电压，所述第二基准电压小于所述第一基准电压；

所述带隙基准源输出电路用于基于所述第二基准电压输出目标电压或者目标电流。

上述中，核心带隙基准源生成电路可以输出低于常规模式下第一基准电压的第二基准电压，使得带隙基准源输出电路可以不受限制，均可以输出设计的目标电压或目标电流。

在一种可能的实施方式中，所述第二支路包括电阻网络，所述电阻网络用于通过电阻分压产生多个电压基准候选值，再通过控制信号选择所述多个电压基准候选值中的一个值作为所述第二基准电压输出。

在一种可能的实施方式中，所述电阻网络包括选择器和串联的多个电阻；

所述多个电阻用于产生所述多个电压基准候选值；

所述选择器用于根据所述控制信号，选择所述多个电压基准候选值中的一个值作为所述第二基准电压输出。

上述中，设置可控的电阻网络，使核心带隙基准源生成电路可以在不同控制信号的控制下，输出不同的第二基准电压，增加了带隙基准源电路的应用范围。

在一种可能的实施方式中，所述第一支路包括第一电阻、第二电阻、第三电阻以及双极晶体管支路；

所述第一电阻的第二端与所述双极晶体管支路连接，所述第二电阻的第二端通过所述第三电阻与所述双极晶体管支路连接；

所述第一电阻的第一端和所述第二电阻的第一端与所述第二支路连接。

在一种可能的实施方式中，所述双极晶体管支路包括第一双极晶体管和第二双极晶体管；

所述第一双极晶体管的基极和集电极均接地，所述第一双极晶体管的发射极与所述第一电阻连接，所述第二双极晶体管的基极和集电极均接地，所述第二双极晶体管的发射极通过所述第三电阻与所述第二电阻的第二端连接。

在一种可能的实施方式中，所述第一支路还包括第一放大器、第一场效应管和第二场效应管；

其中，所述第一放大器的正输入端和负输入端分别与所述第一电阻的第二端和所述第二电阻的第二端连接，所述第一场效应管的源极接收电源电压，所述第一场效应管的栅极与所述第一放大器的输出端连接，所述第一场效应管的漏极与所述第二场效应管的源极连接，所述第二场效应管的漏极分别与所述第一电阻的第一端和所述第二电阻的第一端连接，所述第二场效应管的栅极与内置偏置电路连接，所述第二场效应管的漏极还连接所述第二支路，所述第二场效应管的栅极与内置偏置电路连接。

在一种可能的实施方式中，所述带隙基准源输出电路包括：电压到电流转换模块，所述电压到电流转换模块用于基于所述第二基准电压输出目标电压或者目标电流。

第二方面，本申请实施例提供了一种带隙基准源电路的控制方法。所述方法包括：使用控制信号控制带隙基准源电路中选择器，以使所述带隙基准源电路中的核心带隙基准源生成电路输出第二基准电压、所述带隙基准源电路中的带隙基准源输出电路基于所述第二基准电压输出目标电压或目标电流。

附图说明

图1是本申请提供的一种经典带隙基准源电路的结构示意图；

图2是本申请提供的一种常规基准电压的温漂曲线图；

图3是本申请实施提供的一种电压到电流转换电路(V2I)的结构示意图；

图4是本申请实施例提供的一种低压结构的带隙基准源电路的结构示意图；

图5是本申请实施例提供的一种低压结构的带隙基准源电路中电阻网络R的结构示意图。

具体实施方式

为了使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本申请实施例中的技术方案进行描述。

在本申请实施例的描述中，“示例性的”、“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”、“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”、“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。

在本申请实施例的描述中，术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。另外，除非另有说明，术语“多个”的含义是指两个或两个以上。例如，多个系统是指两个或两个以上的系统，多个屏幕终端是指两个或两个以上的屏幕终端。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

图1是本申请提供的一种带隙基准源电路的结构示意图。该带隙基准源电路主要由核心带隙基准源生成电路(bandgap)和带隙基准源输出电路两部分组成。

bandgap的作用是产生一个与电源和工艺无关，并且温漂很小的基准电压。如图1所示，bandgap中包含两个双极晶体管器件。两个双极晶体管器件的正负温系数，以一定比例补偿，可以使bandgap输出一个1.25v左右基准电压。如图2所示，此基准电压在温度-40度到125度的范围区间基本保持不变。

图1所示的bandgap中包括：场效应晶体管Mb0、场效应晶体管Mb1、放大器OP1、电阻Rb1、电阻Rb2、电阻Rbg、双极晶体管Q1和Q2。

其中，Q1和Q2可以采用PNP型晶体管。bandgap中还包含外围的基本电路：偏置电流产生模块(Iref)和启动电路(startup)。Iref为整个带隙基准源电路提供所需电流。带隙基准源电路中需要启动电路，在系统上电后bandgap能进入正常的工作状态。

带隙基准源输出电路可以输出目标电压或者目标电流，或者同时输出目标电压和目标电流。本申请中，带隙基准源输出电路以电压到电流转换电路(V2I)为例进行说明。在具体的应用场景中，可以根据实际需要将V2I替换其他形式的电路。

如图1所示，V2I根据bandgap提供的基准电压可以产生需要的目标电流。在一个示例中，V2I输出的目标电流可以送入芯片内部的其他模拟模块，例如PLL，OSC，LDO，IO等。

由于带隙基准源电路会给整个芯片提供电压(或电流)基准，所以带隙基准源电路的性能会直接影响整个芯片的性能。其中，可以通过一些设计指标表征带隙基准源电路的性能，例如：温漂、噪声、功耗和电源电压抑制比(PSRR)。其中，PSRR是电路对电源电压频率变化的抑制能力，绝对值越大，说明对电源噪声有更好的抑制能力。

为了改善带隙基准源电路的PSRR，本申请实施例提供一种V2I电路。V2I电路在图1所示电路的基础上，采用了级连结构的电流镜输出电路。该电流镜输出电路采用cascode级连连接方式。

图3是本申请实施例提供的一种V2I电路的结构示意图。

如图3所示，该V2I电路中电流镜输出电路具体是，分别在MV1、MV3、MV5和MV7下面增加一个场效应管(MV2、MV4、MV6、MV8)，同时在MV1栅级和源极间接足够大的滤波电容，电路的PSRR得到提高。其中，以MV1和MV2为例，MV2的源极与MV1的漏极连接，MV2的漏极与Rout连接，MV3和MV4、MV5和MV6、以及MV7和MV8的连接关系与MV1和MV2的的连接关系相似。图3所示的V2I中也包含偏置电路，为电流镜提供合适的偏置电流。MV2、MV4、MV6、MV8的栅极与偏置电路连接。

图3所示的V2I电路虽然采用电流镜结构改善了PSRR，但仍然存在问题。由于bandgap只能产生1.25v左右的基准电压，图3中VBG＝1.25v，VBG_out也是1.25v左右，电压值相对高。当电源电压不断变低(由于供电不足或者其他原因)，例如从1.8v再继续降低，PMOS管MV1和MV2的V_DS会持续减小，使MV1和MV2不是深度饱和，不是最优工作状态了。在这种情况下，如果图3中的VBG不是1.25v，而是相对低的基准电压，将会相对改善整体电路的性能。

基于上述分析，本申请实施例提供一种低压结构带隙基准源电路。该带隙基准源电路包括核心带隙基准源生成电路和带隙基准源输出电路。其中，核心带隙基准源生成电路包括第一支路和第二支路。第一支路的作用生成常规的带隙基准源电压，电压值为1.25v左右，与硅的带隙电压差不多。第二支路的作用是基于第一支路生成的1.25v左右电压，通过电阻网络输出一个低于1.25V的基准电压。从而使带隙基准源输出电路将不会因为第一支路输出的基准电压值过高而受到限制，增加了带隙基准源电路的应用场景。为方便表述，在后文中，第一支路产生的常规的带隙基准电压称为第一基准电压，第二支路产生的低于常规的带隙基准电压的基准电压称为第二基准电压。

图4是本申请实施例提供的一种低压结构带隙基准源电路的结构示意图。

如图4所示，该带隙基准源电路包括核心带隙基准源生成电路bandgap和带隙基准源输出电路V2I。

bandgap中包括生成第一基准电压的第一支路、以及输出第二基准电压的第二支路。其中，第一支路包括：放大器OP1、场效应管Mb0、场效应管Mb1、电阻Rb1、电阻Rb2、电阻Rbg、双极晶体管Q1、双极晶体管Q2。第二支路包括可控的电阻网络(control R network)。

上述各个器件的连接关系如下：

OP1的输出端与Mb0的栅极连接，Mb0的源极接收电源电压，Mb0的漏极与Mb1的源极连接，Mb1的漏极与Rb1和Rb2的第一端连接，Mb1的栅极与内部偏置电路相连；

Rb1的第二端与OP1的正相输入端、Q1的发射级连接，Rb2的第二端分别与OP1的负相输入端和Rbg的第一端连接，Q2的发射极与Rbg的第二端连接，Q1和Q2的基极和集电极均接地；

电阻网络R的第一端与第一支路中Rb2的第一端连接电阻网络R的第二端接地。电阻网络R中包括多个串联的电阻和选择器。多个电阻用于分压产生多个候选基准电压，选择器用于接收控制信号，根据该控制信号从多个候选基准电压里面选出一个作为第二基准电压输出。其中，可以通过改变控制信号，使第二支路输出不同电压值的第二基准电压。电阻网络R的具体结构在后文中结合图5进行介绍，此处不再赘述。

V2I中主要包括单位增益放大器OP2、场效应管MV1、场效应管MV2、场效应管MV3、场效应管MV4、场效应管MV5、场效应管MV6、场效应管MV7、场效应管MV8、电阻Rout。

图4中V2I包含的各个器件的连接关系如下：

MV1、MV3、MV5、MV7的源极接收电源电压，MV1、MV3、MV5、MV7的栅极均与OP2的输出端连接，MV1的漏极、MV3的漏极、MV5的漏极、MV7的漏极分别与MV2的源极、MV4的源极、MV6的源极、MV8的源极连接。MV2的漏极与Rout和OP2的负相输入端连接，OP2的正相输入端与第二支路的输出端连接，MV4的漏极、MV6的漏极、MV8的漏极用于向其他模拟模块(analogblock)提供目标电流(Irefout)。

在其他示例中，可以根据实际需要拓展V2I的电流输出模块，例如增加场效应管的数量。

图4所示的带隙基准源电路的具体工作原理如下。

通过合理设计高性能放大器OP1，放大器OP1的高增益使na和nb点电压相等。两个双极晶体管工作在不同电流密度下，使得第一支路生成第一基准电压(为V_BG121＝1.25v左右)，可以通过公式(1)计算获得。

公式(1)中，Rb1＝Rb2，V_BE1为Q1基级－发射级之间的电压，V_BE2为Q2基级－发射级之间的电压，V_Rb1为Rb1两端的电压，ΔV_BE为V_BE1的V_BE2的差值。其中，ΔV_BE可以根据公式(2)计算获得。

公式(2)中，V_T表示热电压，I₀表示双极晶体管Q2的集电极电流，nI₀表示双极晶体管Q1的集电极电流，I_S1表示双极晶体管Q1的饱和电流，I_S2表示双极晶体管Q2的饱和电流。其中，对于两个一样的双极晶体管Q1和Q2，I_S1＝I_S2。其中，根据经验值，双极晶体管电流密度的比例Q1：Q2＝1∶8，因此n可以取8。

根据

可知，公式(2)在微分情况下，可以表示为

可以看出，

始终大于0，所以ΔV_BE具有正温度系数，且与温度或集电极电流无关。其中，k表示玻耳兹曼常量，q表示单个正电子所带的电荷量。

因此，双极性晶体管基极－发射极电压V_BE具有负温度系数，基极－发射极电压差ΔV_BE就与绝对温度成正比，即具有正温系数。

根据上述公式(1)可以看出，R_b2和R_bg选择合适的电阻值，补偿双极晶体管的正负温度系数，可以产生出一个零温度系数的基准，即这里的V_BG121，电压值为1.25v左右。输出曲线见图2。从图2可以看出，当横轴扫描温度从-40到125度，纵轴是带隙基准电压随温度的变化非常小，即产生了一个与电源和工艺都关系不大，具有确定温度特性的直流电压。

由于第一支路生成的V_BG121值为1.25v左右，随着现在社会发展的趋势，芯片尺寸和电源电压逐渐减小，如果1.25v直接输出到后面的带隙基准源输出电路，可能会导致带隙基准源输出电路工作在不是最优的状态。因此，低压结构的带隙基准是非常必要的。所以我们第一支路的输出V_BG121，经过第二支路生成低压的第二基准电压V_BG再送到后面的带隙基准源输出电路。见图4，V_BG121经过电阻网络分压，输出第二基准电压V_BG。V_BG的大小可以根据实际需要，通过控制信号选通电阻网络中的电阻实现。

R1/R2组成的第二支路输出电压值灵活范围广，没有像传统低压结构的带隙基准源那样还引入了场效应管，这里只有电阻，结构简单实现容易面积可控。并且，可以根据实际需求输出任意电压值，虽然电阻面积有所增加但实现容易。

图5是本申请实施例提供的一种电阻网络的结构示意图。该电阻网络可以根据不同的控制信号，输出不同的第二基准电压。

如图5所示，电阻网络中包括电阻R1、电阻R1_1～R1_5和R1_n、以及5选1的选择器MUX，MUX的五个输入端和一个输出端。

其中，R2、R1_1～R1_5、R1_n依次串联连接，MUX的五个输入端分别与各分压串联电阻R1_1～R1_5、R1_n之间的连接点连接，MUX的输出端与V2I中的OP2的正输入端连接。

MUX用于接收控制信号，该控制信号可以控制MUX选通电阻R1_1～R1_5和R1_n各串联分压电阻生成的电压值，以输出相应的第二基准电压。例如，当控制信号SEL为10000时，MUX选通R1_1与R1_2之间的电压值作为输出的第二基准电压。

可以理解的，图5仅仅是本申请的一种示例。在其他应用中，第二支路中可以拓展电阻的数量和比例改变输出电压的大小，相应的，MUX可以根据设计需要改变输入通路的数量，然后通过控制信号选择相应的通路输出，即可在同一设计中选择不同的基准电压。

本申请提出的第二支路完全是由电阻网络组成，而不是像传统的低压带隙基准还引入场效应管，电阻网络结构灵活，实现容易，采用串联分压输出的基准电压，基准电压的范围广。

可以理解的是，在本申请的实施例中涉及的各种数字编号仅为描述方便进行的区分，并不用来限制本申请的实施例的范围。应理解，在本申请实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，不应对本申请实施例的实施过程构成任何限定。

以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

Claims (8)

1.一种带隙基准源电路，其特征在于，包括：核心带隙基准源生成电路和带隙基准源输出电路，所述核心带隙基准源生成电路包括第一支路和第二支路；

所述第一支路用于向所述第二支路提供第一基准电压，所述第二支路用于基于所述第一基准电压输出第二基准电压，所述第二基准电压小于所述第一基准电压；

所述带隙基准源输出电路用于基于所述第二基准电压输出目标电压或者目标电流。

2.根据权利要求1所述的带隙基准源电路，其特征在于，所述第二支路包括电阻网络，所述电阻网络用于通过电阻分压产生多个电压基准候选值，再通过控制信号选择所述多个电压基准候选值中的一个值作为所述第二基准电压输出。

3.根据权利要求2所述的带隙基准源电路，其特征在于，所述电阻网络包括选择器和串联的多个电阻；

所述多个电阻用于分压产生所述多个电压基准候选值；

所述选择器用于根据所述控制信号，选择所述多个电压基准候选值中的一个值作为所述第二基准电压输出。

4.根据权利要求1所述的带隙基准源电路，其特征在于，所述第一支路包括第一电阻、第二电阻、第三电阻以及双极晶体管支路；

所述第一电阻的第二端与所述双极晶体管支路连接，所述第二电阻的第二端通过所述第三电阻与所述双极晶体管支路连接；

所述第一电阻的第一端和所述第二电阻的第一端与所述第二支路连接。

5.根据权利要求4所述的带隙基准源电路，其特征在于，所述双极晶体管支路包括第一双极晶体管和第二双极晶体管；

所述第一双极晶体管的基极和集电极均接地，所述第一双极晶体管的发射极与所述第一电阻连接，所述第二双极晶体管的基极和集电极均接地，所述第二双极晶体管的发射极通过所述第三电阻与所述第二电阻的第二端连接。

6.根据权利要求4所述的带隙基准源电路，其特征在于，所述第一支路还包括第一放大器、第一场效应管和第二场效应管；

其中，所述第一放大器的正输入端和负输入端分别与所述第一电阻的第二端和所述第二电阻的第二端连接，所述第一场效应管的源极接收电源电压，所述第一场效应管的栅极与所述第一放大器的输出端连接，所述第一场效应管的漏极与所述第二场效应管的源极连接，所述第二场效应管的漏极分别与所述第一电阻的第一端和所述第二电阻的第一端连接，所述第二场效应管的漏极还连接所述第二支路，所述第二场效应管的栅极与内置偏置电路连接。

7.根据权利要求1所述的带隙基准源电路，其特征在于，所述带隙基准源输出电路包括：电压到电流转换模块，所述电压到电流转换模块用于基于所述第二基准电压输出目标电压或者目标电流。

8.一种带隙基准源电路的控制方法，其特征在于，所述方法包括：

使用控制信号控制带隙基准源电路中选择器，以使所述带隙基准源电路中的核心带隙基准源生成电路输出第二基准电压、所述带隙基准源电路中的带隙基准源输出电路基于所述第二基准电压输出目标电压或目标电流。

Images