CN116225140A - 低温漂宽温度范围的高电源抑制带隙基准电压源 - Google Patents

低温漂宽温度范围的高电源抑制带隙基准电压源 Download PDF

Info

Publication number
CN116225140A
CN116225140A CN202310263011.8A CN202310263011A CN116225140A CN 116225140 A CN116225140 A CN 116225140A CN 202310263011 A CN202310263011 A CN 202310263011A CN 116225140 A CN116225140 A CN 116225140A
Authority
CN
China
Prior art keywords
field effect
effect transistor
electrode
gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310263011.8A
Other languages
English (en)
Inventor
吴晨健
瞿嘉玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN202310263011.8A priority Critical patent/CN116225140A/zh
Publication of CN116225140A publication Critical patent/CN116225140A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及带隙基准电压源领域,公开一种低温漂宽温度范围的高电源抑制带隙基准电压源,包括:预稳压电路,用于引入电源电压给整体供电,提高整体电路抑制电源纹波的能力;一阶带隙基准电路,采用有基极电流补偿的电压模基准结构,用于产生整个电路的输出基准电压;低温分段补偿电路和高温曲率补偿电路,共同作用对输出基准电压进行非线性补偿,用于降低温漂系数、拓宽温度范围,提高带隙基准电压电路的输出精度;修调电路,和带隙基准电压源的输出端连接,对各输出支路的电阻进行修调,用于提高流片后芯片的稳定性与可靠性。本发明可以提高电源抑制比、降低温漂系数、扩宽温度范围,适应高精度与恶劣温度条件的工作要求。

Description

低温漂宽温度范围的高电源抑制带隙基准电压源
技术领域
本发明涉及带隙基准电压源领域,尤其是指一种低温漂宽温度范围的高电源抑制带隙基准电压源。
背景技术
带隙基准电压源作为集成电路中的一个基础模块,广泛应用于模拟电路和数模混合电路,比如电源管理电路、数模转换电路、模数转换电路等。理想情况下,带隙基准电路模块不受工作电压、负载电流、温度、时间或其它因素的影响,但本质上带隙基准电路中的无源和有源元器件受电流、温度和电压等外部因素的影响,会影响带隙基准电路模块的性能,最终影响整个芯片的性能。带隙基准电压源作为至关重要的电路模块,它的精度与可靠性不仅关系到电路能否正常运行,更影响整块芯片的性能。因此,研究高性能的带隙基准电路具有十分重要的意义。
传统带隙基准电压源通常采用双极型晶体管来实现,双极性晶体管的基极-发射极电压VBE,具有负温度系数;当两个双极晶体管发射极面积不相等或者工作在不相等的电流密度时,它们的基极-发射极电压的差值ΔVBE,具有正温度系数,带隙基准电压源产生基准电压的原理就是将这两个具有相反温度系数的电压以适当的权重相加,然后得到具有零温度系数的基准输出参考电压,传统的带隙基准如图1所示,QC1与QC2的个数比为1:N,利用运算放大器的钳位功能,使得A点与B点电压相同,MC1、MC2、MC3构成电流镜,根据双极型晶体管的基极-发射极电压公式,
Figure BDA0004131994650000011
而/>
Figure BDA0004131994650000021
其中k是玻尔兹曼常量,T是绝对温度,q是电子电荷,IC是双极性晶体管集电极的电流,IS是双极型晶体管的饱和电流,可以得到电阻RC1上得电压为ΔVBE=VTlnN,不难看出,这个ΔVBE是与温度成正相关的,也就是说流过MC1,MC2,MC3的电流为正温度系数电流。在MC3支路上,可以写出输出VREF的表达式,/>
Figure BDA0004131994650000022
其中VBE与温度成负相关,因此选取合适的RC2/RC1,经过前一项与后一项的叠加,理论上就完成了带隙基准电压源的一阶补偿,可以得到与温度无关的输出参考电压。
但是实际来说,传统的一阶补偿得到的带隙基准电压源的温漂系数仍然较大,并且电源抑制又不高,温度范围不够宽,不适用于如今高精度的电子信息产品,也不适用于恶劣温度条件下。因此,如何提供一种能解决上述技术问题的方案,是本领域的技术人员目前需要解决的问题。
发明内容
为此,本发明所要解决的技术问题在于克服现有技术中的不足,提供一种低温漂宽温度范围的高电源抑制带隙基准电压源,可以提高电源抑制比、降低温漂系数、扩宽温度范围,适应高精度与恶劣温度条件的工作要求。
为解决上述技术问题,本发明提供了一种低温漂宽温度范围的高电源抑制带隙基准电压源,包括:
预稳压电路,用于引入电源电压给整体供电,使带隙基准电压源摆脱电源电压的直接供电,提高整体电路抑制电源纹波的能力;
一阶带隙基准电路,输入端和所述预稳压电路的输出端连接,采用有基极电流补偿的电压模基准结构,用于产生整个电路的输出基准电压;
低温分段补偿电路,输入端和所述一阶带隙基准电路的输出端连接;
高温曲率补偿电路,输入端和所述低温分段补偿电路的连接,与所述低温分段补偿电路共同作用对输出基准电压进行非线性补偿,用于降低温漂系数、拓宽温度范围,提高带隙基准电压电路的输出精度;
修调电路,和带隙基准电压源的输出端连接,对各输出支路的电阻进行修调,用于提高流片后芯片的稳定性与可靠性。
在本发明的一个实施例中,所述预稳压电路包括:
偏置电路,采用伪共源共栅电流镜结构,用于给预稳压电路提供偏置电压;
启动电路,用于在电源电压上电时产生电流,使整个电路摆脱简并点工作;
预稳压支路,通过场效应管使带隙基准电压源摆脱电源电压的直接供电。
在本发明的一个实施例中,所述偏置电路包括场效应管MB1、场效应管MB2、场效应管MB3、场效应管MB4、场效应管MB5、场效应管MB6和电阻RB1
场效应管MB1的栅极接场效应管MB2的栅极、场效应管MB3的栅极与场效应管MB4的栅极,场效应管MB1的源极接电源电压,场效应管MB1的漏极接场效应管MB3的源极;场效应管MB2的栅极接场效应管MB1的栅极、场效应管MB4的栅极,场效应管MB2的源极接电源电压,场效应管MB2的漏极接场效应管MB4的源极;场效应管MB3的栅极接场效应管MB2的栅极、场效应管MB1的栅极、场效应管MB3的漏极与场效应管MB4的栅极,场效应管MB3的源极接场效应管MB1的漏极,场效应管MB3的漏极接场效应管MB3的栅极;场效应管MB4的栅极接场效应管MB3的栅极、场效应管MB2的栅极、场效应管MB1的栅极、场效应管MB3的漏极,场效应管MB4的源极接场效应管MB2的漏极,场效应管MB4的漏极接场效应管MB6的栅极漏极、场效应管MB5的栅极。
在本发明的一个实施例中,所述启动电路包括场效应管MS1、场效应管MS2和电容C1
场效应管MS1的栅极接电容C1的负极与场效应管MS2的漏极,场效应管MS1的漏极接场效应管MB2与MB1的栅极,场效应管MS1的源极接地;场效应管MS2的栅极接场效应管MB5与MB6的栅极,场效应管MS2的漏极接场效应管MS1的栅极与电容C1的负极,场效应管MS2的源极接地;电容C1的负极接场效应管MS1的栅极与场效应管MS2的漏极,电容C1的正极接电源电压。
在本发明的一个实施例中,所述预稳压支路包括场效应管M1、场效应管M2、场效应管M3、场效应管M4和场效应管M5
场效应管MB1的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB2的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB3的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB4的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB4的漏极接场效应管MS2的栅极;场效应管M1的栅极接场效应管MB1的栅极、场效应管MB2的栅极、场效应管MB3的栅极、场效应管MB4的栅极、场效应管MS1的漏极与场效应管M2的栅极,场效应管M1的源极接电源电压,场效应管M1的漏极接场效应管M2的源极;场效应管M2的栅极接场效应管M1的栅极、接场效应管MB1的栅极、场效应管MB2的栅极、场效应管MB3的栅极、场效应管MB4的栅极与场效应管MS1的漏极,场效应管M2的源极接场效应管M1的漏极,场效应管M2的漏极接场效应管M3的栅极与场效应管M4的源极。
在本发明的一个实施例中,所述预稳压电路通过场效应管使带隙基准电压源摆脱电源电压的直接供电,具体为:
场效应管M3的栅极接场效应管M2的漏极,场效应管M3的漏极接电源电压,场效应管M3的源极为VDDL,VDDL为所述一阶带隙基准电路、低温分段补偿电路、高温曲率补偿电路和修调电路的电源电压总和;场效应管M3栅端电压的表达式为:
Figure BDA0004131994650000051
式中,VG,M3表示场效应管M3的栅极电压,VS,M5表示场效应管M5的源极电压,VSG,M4表示场效应管M4的源极-栅极电压,VREF表示整个电路的输出参考电压,VSG,M5表示场效应管M5的源极-栅极电压;
调整场效应管M3、场效应管M4和场效应管M5的尺寸使M3、M4和M5工作在亚阈值区,场效应管M4的栅极接场效应管M4的漏极与场效应管M5的源极,场效应管M4的源极接场效应管M3的栅极与场效应管M2的漏极,场效应管M4的漏极接场效应管M4的栅极与场效应管M5的源极;场效应管M5的栅极接VREF,场效应管M5的源极接场效应管M4的栅极与漏极,场效应管M5的漏极接地;工作在亚阈值区的场效应管的电流表达式为:
Figure BDA0004131994650000052
式中,IS是场效应管的饱和电流,W是场效应管的宽度,L是场效应管的长度,q是电荷常数,n是与工艺有关的参数,k是玻尔兹曼常量,T是温度,VGS是栅极-源极电压,VTH是阈值电压;
也就是说
Figure BDA0004131994650000053
因此M3栅端电压也可以表达为:
Figure BDA0004131994650000054
式中,VG,M3是场效应管M3的栅极电压,IM4是场效应管M4的电流,LM4是场效应管M4的长度,IS,M4是场效应管M4的饱和电流,WM4是场效应管M4的宽度,IM5是场效应管M5的电流,LM5是场效应管M5的长度,IS,M5是场效应管M5的饱和电流,WM5是场效应管M5的宽度,VTH,M4是场效应管M4的阈值电压,VTH,M5是场效应管M5的阈值电压;
因此M3源端电压,即给整个带隙核心电路供电的电压VDDL为:
Figure BDA0004131994650000061
式中,VGS,M3是场效应管M3的栅极-源极电压,IBGR是带隙电流,LM3是场效应管M3的长度,IS,M3是场效应管M3的饱和电流,WM3是场效应管M3的宽度,VTH,M3是场效应管M3的阈值电压;
由此预稳压电路产生的VDDL与电源电压VDD无关,因此带隙核心电路及其输出基准电压不被VDD影响。
在本发明的一个实施例中,所述一阶带隙基准电路包括场效应管M6、场效应管M7、场效应管M8、场效应管M9、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、电阻R1、电阻R2、和运算放大器A1
场效应管M6的栅极接运算放大器A1的输出端、场效应管M7的栅极、场效应管M8的栅极、场效应管M9的栅极,场效应管M6的源极接VDDL,场效应管M6的漏极接运算放大器A1的负输入端;场效应管M7的栅极接运算放大器A1的输出端,场效应管M7的源极接VDDL,场效应管M7的漏极接运算放大器A1的正输入端;场效应管M8的栅极接运算放大器A1的输出端,场效应管M8的源极接VDDL,场效应管M8的漏极接双极型晶体管Q3的发射极;场效应管M9的栅极接运算放大器A1的输出端,场效应管M9的源极接VDDL,场效应管M9接电阻R2的上端;双极型晶体管Q1的基极与集电极接地,双极型晶体管Q1的发射极接运算放大器A1的负输入端;双极型晶体管Q2的基极与集电极接地,双极型晶体管Q3的基极接电阻R1的下端,双极型晶体管Q3的集电极接地,双极型晶体管Q3的发射极接场效应管M8的漏极;双极型晶体管Q4的基极和集电极接地,双极型晶体管Q4的发射极接电阻R2的下端;电阻R1的上端接运算放大器A1的正输入端,电阻R1的下端接双极型晶体管Q2的发射极与双极型晶体管Q3的基极;电阻R2的上端接场效应管M9的漏极,电阻R2的下端接双极型晶体管Q4的发射极。
在本发明的一个实施例中,所述低温分段补偿电路包括场效应管M10、场效应管M11、场效应管M12、场效应管M13、场效应管M14、场效应管M15、双极型晶体管Q5和电阻R3
场效应管M6的栅极场效应管M10的栅极、场效应管M11的栅极、场效应管M16的栅极,场效应管M10的栅极接运算放大器的输出,场效应管M10的源极接VDDL,场效应管M10的漏极接场效应管M12的栅极与漏极与场效应管M13的栅极;场效应管M11的栅极接运算放大器的输出,场效应管M11的源极接VDDL,场效应管M11的漏极接场效应管M13的漏极、场效应管M14的栅极漏极与场效应管M15的栅极;场效应管M12的栅极接漏极,场效应管M12的源极接双极型晶体管Q5的发射极;场效应管M13的栅极接场效应管M12的栅极,场效应管M13的漏极接场效应管M11的漏极,场效应管M13的源极接电阻R3的上端;场效应管M14的栅极接场效应管M14的漏极与场效应管M15的栅极,场效应管M14的源极接VDDL;场效应管M15的栅极场效应管M14的栅极漏极,场效应管M15的源极接VDDL,场效应管M15的漏极接输出参考电压VREF;双极型晶体管Q5的基极与集电极接地,双极型晶体管Q5的发射极接场效应管M12的源极;电阻R3的上端接场效应管M13的源极,电阻R3的下端接地。
在本发明的一个实施例中,所述高温曲率补偿电路包括场效应管M16、场效应管M17、场效应管M18、场效应管M19、场效应管M20、场效应管M21、场效应管M22、场效应管M23和场效应管M24
场效应管M16的栅极接运算放大器的输出,场效应管M16的源极接VDDL,场效应管M16的漏极接场效应管M17的漏极栅极、场效应管M18的栅极与场效应管M19的栅极,场效应管M17的源极接地;场效应管M18的栅极接场效应管M17的栅极,场效应管M18的漏极接场效应管M21的栅极漏极与场效应管M20的栅极,场效应管M18的源极接地;场效应管M19的栅极接场效应管M18的栅极,场效应管M19的漏极接场效应管M23的栅极漏极与场效应管M22的栅极,场效应管M19的源极接地;场效应管M20的栅极接场效应管M21的栅极漏极,场效应管M20的源极接VDDL,场效应管M20的漏极接场效应管M22的源极;场效应管M21的栅极接场效应管M20的栅极,场效应管M21的源极接场效应管M22的源极,场效应管M21的漏极接场效应管M21的栅极;场效应管M22的栅极接场效应管M23的栅极漏极,场效应管M22的源极接场效应管M20的漏极与场效应管M21的源极,场效应管M22的漏极接场效应管M24的栅极;场效应管M23的栅极接场效应管M22的栅极,场效应管M23的源极接场效应管M22的漏极与场效应管M24的栅极,场效应管M23的漏极接场效应管M23的栅极;场效应管M24的栅极接场效应管M22的漏极与场效应管M23的源极,场效应管M24的源极接VDDL,场效应管M24的漏极接输出参考电压VREF
在本发明的一个实施例中,所述高温曲率补偿电路与所述低温分段补偿电路共同作用对输出基准电压进行非线性补偿,具体为:
所述场效应管M16、场效应管M17、场效应管M18和场效应管M19作为电流镜结构,为电路提供电流;所述场效应管M20、场效应管M21、场效应管M22、场效应管M23和场效应管M24工作在亚阈值区域;
M24的栅源电压可以表示为M20的源漏电压与M22的源漏电压的和:
Figure BDA0004131994650000081
式中,VSG,M24是场效应管M24的源极-栅极电压,VSD,M20是场效应管M22的源极-漏极电压,W是对应下标场效应管的宽度,L是对应下标场效应管的长度;
由此流过M24的电流可以表达为:
Figure BDA0004131994650000091
又因IS是MOS管的饱和电流,可以表达为:
Figure BDA0004131994650000092
其中,n和m是工艺相关的参数,Cox是晶体管的单位面积栅氧化电容,μ是场效应管空穴的迁移率;
因此,I24表达式为:
Figure BDA0004131994650000093
其中M24的阈值电压满足:|VTH(T)|=|VTH(Tr)|-β(T-Tr),其中Tr为参考温度,β是与阈值电压有关的温度系数;
因此,合理设置M23与M22,M21与M20的宽长比,可以使得I24在温度小于TH的时候忽略不计,在大于TH的时候随温度的增加而增加。
本发明的上述技术方案相比现有技术具有以下优点:
本发明通过引入预稳压电路结构,并进行低温分段补偿与高温曲率补偿,与传统带隙基准电压源相比有着更高的电源抑制比、更低的温漂系数和更宽的温度范围,可适应高精度与恶劣温度条件的工作要求。
附图说明
为了使本发明的内容更容易被清楚的理解,下面根据本发明的具体实施例并结合附图,对本发明作进一步详细的说明。
图1是传统的带隙基准电压源的示意图。
图2是本发明的电路框图。
图3是本发明的电路实现图。
图4是本发明中的一阶带隙基准电路的示意图。
图5是本发明中的预稳压电路的示意图。
图6是本发明中的高温曲率补偿电路的示意图。
图7是本发明中的低温分段补偿电路的示意图。
图8是本发明中的修调电路的示意图。
图9是本发明中电路标注含义说明的示意图。
图10是本发明中场效应管的端口说明的示意图。
图11是本发明中双极型晶体管的端口说明的示意图。
图12是本发明中的高阶补偿示意图。
图13是本发明实施例中的低温补偿输出电流曲线图。
图14是本发明实施例中的高温补偿输出电流曲线图。
图15是本发明实施例中的高阶温度补偿前后的输出曲线图。
图16是本发明实施例中的预稳压前后的输出电源抑制图。
图17是本发明实施例中的显微镜下的芯片图。
图18是本发明实施例中的修调前后的输出曲线图。
图19是本发明实施例中的带隙基准电压源温度系数测试曲线图。
图20是本发明实施例中的带隙基准电压源电源抑制测试曲线图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,以使本领域的技术人员可以更好地理解本发明并能予以实施,但所举实施例不作为对本发明的限定。
参照图1-图12所示,本发明公开了一种低温漂宽温度范围的高电源抑制带隙基准电压源,包括预稳压电路、一阶带隙基准电路、低温分段补偿电路、高温曲率补偿电路和修调电路。
预稳压电路,用于引入电源电压给整体供电,使带隙基准电压源摆脱电源电压的直接供电,提高整体电路抑制电源纹波的能力;本实施例中的电源电压为直流电压源,所述直流电压源和所述预稳压电路的输入端连接,为其余电路模块提供电压。直流电压源通过预稳压电路再为整个带隙基准电压源提供电源电压,可以使得整个电路脱离电源电压的直接供电,使得由一阶带隙基准电路模块产生的输出基准电压与电源电压无关,从而提高电路的纹波抑制能力。一阶带隙基准电路,输入端和所述预稳压电路的输出端连接,采用有基极电流补偿的电压模基准结构,用于完成输出电压的一阶补偿、产生整个电路的输出基准电压。低温分段补偿电路,输入端和所述一阶带隙基准电路的输出端连接;高温曲率补偿电路,输入端和所述低温分段补偿电路的连接,与所述低温分段补偿电路共同作用对输出基准电压进行非线性补偿,用于降低温漂系数、拓宽温度范围,提高带隙基准电压电路的输出精度并且在温度条件恶劣的情形下仍可以输出高精度的参考电压。修调电路,和预稳压电路、一阶带隙基准电路、低温分段补偿电路、高温曲率补偿电路的输出端(即带隙基准电压源的输出端)连接,对各输出支路的电阻进行修调,用于提高流片后芯片的稳定性与可靠性。下面对各个部分的电路进行介绍:
(1)预稳压电路
预稳压电路包括偏置电路、启动电路和预稳压支路。偏置电路,采用伪共源共栅电流镜结构,用于给预稳压电路提供偏置电压;共源共栅电流镜结构与传统共源共栅电流镜相比,不仅可以得到相同数量级的输出电阻,复制电流的精度不逊色与传统共源共栅结构,而且伪共源共栅电流镜不消耗额外的电压余度,相对来说更好调节。启动电路,用于在电源电压上电时产生电流,使整个电路摆脱简并点工作。预稳压支路,通过场效应管使带隙基准电压源摆脱电源电压的直接供电。
所述偏置电路包括场效应管MB1、场效应管MB2、场效应管MB3、场效应管MB4、场效应管MB5、场效应管MB6和电阻RB1。场效应管MB1的栅极接场效应管MB2的栅极、场效应管MB3的栅极与场效应管MB4的栅极,场效应管MB1的源极接电源电压,场效应管MB1的漏极接场效应管MB3的源极;场效应管MB2的栅极接场效应管MB1的栅极、场效应管MB4的栅极,场效应管MB2的源极接电源电压,场效应管MB2的漏极接场效应管MB4的源极;场效应管MB3的栅极接场效应管MB2的栅极、场效应管MB1的栅极、场效应管MB3的漏极与场效应管MB4的栅极,场效应管MB3的源极接场效应管MB1的漏极,场效应管MB3的漏极接场效应管MB3的栅极;场效应管MB4的栅极接场效应管MB3的栅极、场效应管MB2的栅极、场效应管MB1的栅极、场效应管MB3的漏极,场效应管MB4的源极接场效应管MB2的漏极,场效应管MB4的漏极接场效应管MB6的栅极漏极、场效应管MB5的栅极。
所述启动电路包括场效应管MS1、场效应管MS2和电容C1。场效应管MS1的栅极接电容C1的负极与场效应管MS2的漏极,场效应管MS1的漏极接场效应管MB2与MB1的栅极,场效应管MS1的源极接地;场效应管MS2的栅极接场效应管MB5与MB6的栅极,场效应管MS2的漏极接场效应管MS1的栅极与电容C1的负极,场效应管MS2的源极接地;电容C1的负极接场效应管MS1的栅极与场效应管MS2的漏极,电容C1的正极接电源电压。
所述预稳压支路包括场效应管M1、场效应管M2、场效应管M3、场效应管M4和场效应管M5。场效应管MB1的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB2的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB3的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB4的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB4的漏极接场效应管MS2的栅极;场效应管M1的栅极接场效应管MB1的栅极、场效应管MB2的栅极、场效应管MB3的栅极、场效应管MB4的栅极、场效应管MS1的漏极与场效应管M2的栅极,场效应管M1的源极接电源电压,场效应管M1的漏极接场效应管M2的源极;场效应管M2的栅极接场效应管M1的栅极、接场效应管MB1的栅极、场效应管MB2的栅极、场效应管MB3的栅极、场效应管MB4的栅极与场效应管MS1的漏极,场效应管M2的源极接场效应管M1的漏极,场效应管M2的漏极接场效应管M3的栅极与场效应管M4的源极。
所述预稳压电路通过场效应管使带隙基准电压源摆脱电源电压的直接供电,具体为:
场效应管M3的栅极接场效应管M2的漏极,场效应管M3的漏极接电源电压,场效应管M3的源极为VDDL,VDDL为所述一阶带隙基准电路、低温分段补偿电路、高温曲率补偿电路和修调电路的电源电压总和;场效应管M3栅端电压的表达式为:
Figure BDA0004131994650000131
/>
式中,VG,M3表示场效应管M3的栅极电压,VS,M5表示场效应管M5的源极电压,VSG,M4表示场效应管M4的源极-栅极电压,VREF表示整个电路的输出参考电压,REF全称REFERENCE,VSG,M5表示场效应管M5的源极-栅极电压;
调整场效应管M3、场效应管M4和场效应管M5的尺寸使M3、M4和M5工作在亚阈值区,场效应管M4的栅极接场效应管M4的漏极与场效应管M5的源极,场效应管M4的源极接场效应管M3的栅极与场效应管M2的漏极,场效应管M4的漏极接场效应管M4的栅极与场效应管M5的源极;场效应管M5的栅极接VREF,场效应管M5的源极接场效应管M4的栅极与漏极,场效应管M5的漏极接地;工作在亚阈值区的场效应管的电流表达式为:
Figure BDA0004131994650000132
式中,IS是场效应管的饱和电流,W是场效应管的宽度,L是场效应管的长度,q是电荷常数,n是与工艺有关的参数,k是玻尔兹曼常量,T是温度,VGS是栅极-源极电压,VTH是阈值电压;
也就是说
Figure BDA0004131994650000141
因此M3栅端电压也可以表达为:
Figure BDA0004131994650000142
式中,VG,M3是场效应管M3的栅极电压,IM4是场效应管M4的电流,LM4是场效应管M4的长度,IS,M4是场效应管M4的饱和电流,WM4是场效应管M4的宽度,IM5是场效应管M5的电流,LM5是场效应管M5的长度,IS,M5是场效应管M5的饱和电流,WM5是场效应管M5的宽度,VTH,M4是场效应管M4的阈值电压,VTH,M5是场效应管M5的阈值电压;
因此M3源端电压,即给整个带隙核心电路供电的电压VDDL为:
Figure BDA0004131994650000143
式中,VGS,M3是场效应管M3的栅极-源极电压,IBGR是带隙电流,LM3是场效应管M3的长度,IS,M3是场效应管M3的饱和电流,WM3是场效应管M3的宽度,VTH,M3是场效应管M3的阈值电压;
从上式可以看出,由此预稳压电路产生的VDDL与电源电压VDD无关,因此带隙核心电路及其输出基准电压几乎不被VDD影响,带隙的电源抑制比及整体电路的可靠性都得到了提升。
(2)一阶带隙基准电路
一阶带隙基准电路包括场效应管M6、场效应管M7、场效应管M8、场效应管M9、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、电阻R1、电阻R2、和运算放大器A1。场效应管M6的栅极接运算放大器A1的输出端、场效应管M7的栅极、场效应管M8的栅极、场效应管M9的栅极,场效应管M6的源极接VDDL,场效应管M6的漏极接运算放大器A1的负输入端;场效应管M7的栅极接运算放大器A1的输出端,场效应管M7的源极接VDDL,场效应管M7的漏极接运算放大器A1的正输入端;场效应管M8的栅极接运算放大器A1的输出端,场效应管M8的源极接VDDL,场效应管M8的漏极接双极型晶体管Q3的发射极;场效应管M9的栅极接运算放大器A1的输出端,场效应管M9的源极接VDDL,场效应管M9接电阻R2的上端;双极型晶体管Q1的基极与集电极接地,双极型晶体管Q1的发射极接运算放大器A1的负输入端;双极型晶体管Q2的基极与集电极接地,双极型晶体管Q3的基极接电阻R1的下端,双极型晶体管Q3的集电极接地,双极型晶体管Q3的发射极接场效应管M8的漏极;双极型晶体管Q4的基极和集电极接地,双极型晶体管Q4的发射极接电阻R2的下端;电阻R1的上端接运算放大器A1的正输入端,电阻R1的下端接双极型晶体管Q2的发射极与双极型晶体管Q3的基极;电阻R2的上端接场效应管M9的漏极,电阻R2的下端接双极型晶体管Q4的发射极。
与图1中的传统带隙电路相比,本发明添加了一路基极电流补偿电路,由M8和Q3组成。在图1这种传统的带隙结构中,通常默认IC≈IE,但BJT的电流增益一般小于20,这种近似引入的误差有5%,因此本发明用M8与Q3补偿基极电流,具体电流分配如图4所示。
Q3的个数等于Q2的个数,不难发现,Q3形成额外的基极电流流入Q2的发射极,形成Q2的发射极电流,从而Q2的集电极电流等于从MOS管M7流下的电流。M6-M7,A1,Q1-Q2与R1构成正温度电压产生电路,Q1与Q2发射极面积不相等,Q1=1,Q2=Q3=N,从而产生与温度成正比的基极-发射极差值电压为:
ΔVBE=VTlnN,
式中,△VBE是双极型晶体管基极-发射极的差值电压,VT就是热电压。
M9,Q4与R2构成带隙基准的输出支路,其中Q4提供与温度成反比的基极-发射极电压VBE,M9复制正温度电压产生电路中在R1上产生的正温度系数电流,从而选取合适的R2阻值,就能在带隙基准的输出支路产生与温度无关的输出参考电压,
Figure BDA0004131994650000161
式中,VBE是双极型晶体管的基极-发射极电压。
理论上,上述电路经过一阶补偿后可以输出与温度几乎无关的基准电压,但是双极型晶体管的基极-发射极电压有高阶非线性,
Figure BDA0004131994650000162
Figure BDA0004131994650000163
其中,Vg是Tr时的带隙能量,为1.12eV,Tr是给定的温度,m是集电极电流的温度依赖系数,式中的第三项即为高阶非线性项,因此为了降低高阶非线性项对基准电压的影响,设计了低温分段补偿与高温曲率补偿,补偿示意图如图12所示。
(3)低温分段补偿电路
低温分段补偿电路包括场效应管M10、场效应管M11、场效应管M12、场效应管M13、场效应管M14、场效应管M15、双极型晶体管Q5和电阻R3。场效应管M6的栅极场效应管M10的栅极、场效应管M11的栅极、场效应管M16的栅极,场效应管M10的栅极接运算放大器的输出,场效应管M10的源极接VDDL,场效应管M10的漏极接场效应管M12的栅极与漏极与场效应管M13的栅极;场效应管M11的栅极接运算放大器的输出,场效应管M11的源极接VDDL,场效应管M11的漏极接场效应管M13的漏极、场效应管M14的栅极漏极与场效应管M15的栅极;场效应管M12的栅极接漏极,场效应管M12的源极接双极型晶体管Q5的发射极;场效应管M13的栅极接场效应管M12的栅极,场效应管M13的漏极接场效应管M11的漏极,场效应管M13的源极接电阻R3的上端;场效应管M14的栅极接场效应管M14的漏极与场效应管M15的栅极,场效应管M14的源极接VDDL;场效应管M15的栅极场效应管M14的栅极漏极,场效应管M15的源极接VDDL,场效应管M15的漏极接输出参考电压VREF;双极型晶体管Q5的基极与集电极接地,双极型晶体管Q5的发射极接场效应管M12的源极;电阻R3的上端接场效应管M13的源极,电阻R3的下端接地。
其中M12-M13,Q5与R3组成负温度系数电流产生电路,M12-M13确保R3上的电压为Q5基极-发射极电压,因此把流过M13的电流记为ICTAT,M11复制带隙核心电路中产生的正温度系数电流,因此把流过M11的电流记为IPTAT,定义ICTAT等于IPTAT时的温度为TL,当温度小于TL时,在M14产生补偿电流Icomp;当温度大于TL时,在M14流过的电流小到可以忽略不计,也就是说
Figure BDA0004131994650000171
温度升高时,输出基准电压会有较为明显的增大趋势,为了降低温漂,同时拓展温度范围,本发明设计了一种高温曲率补偿电路。
(4)高温曲率补偿电路
高温曲率补偿电路包括场效应管M16、场效应管M17、场效应管M18、场效应管M19、场效应管M20、场效应管M21、场效应管M22、场效应管M23和场效应管M24。场效应管M16的栅极接运算放大器的输出,场效应管M16的源极接VDDL,场效应管M16的漏极接场效应管M17的漏极栅极、场效应管M18的栅极与场效应管M19的栅极,场效应管M17的源极接地;场效应管M18的栅极接场效应管M17的栅极,场效应管M18的漏极接场效应管M21的栅极漏极与场效应管M20的栅极,场效应管M18的源极接地;场效应管M19的栅极接场效应管M18的栅极,场效应管M19的漏极接场效应管M23的栅极漏极与场效应管M22的栅极,场效应管M19的源极接地;场效应管M20的栅极接场效应管M21的栅极漏极,场效应管M20的源极接VDDL,场效应管M20的漏极接场效应管M22的源极;场效应管M21的栅极接场效应管M20的栅极,场效应管M21的源极接场效应管M22的源极,场效应管M21的漏极接场效应管M21的栅极;场效应管M22的栅极接场效应管M23的栅极漏极,场效应管M22的源极接场效应管M20的漏极与场效应管M21的源极,场效应管M22的漏极接场效应管M24的栅极;场效应管M23的栅极接场效应管M22的栅极,场效应管M23的源极接场效应管M22的漏极与场效应管M24的栅极,场效应管M23的漏极接场效应管M23的栅极;场效应管M24的栅极接场效应管M22的漏极与场效应管M23的源极,场效应管M24的源极接VDDL,场效应管M24的漏极接输出参考电压VREF
高温曲率补偿电路与所述低温分段补偿电路共同作用对输出基准电压进行非线性补偿,具体为:
所述场效应管M16、场效应管M17、场效应管M18和场效应管M19作为电流镜结构,为电路提供电流;所述场效应管M20、场效应管M21、场效应管M22、场效应管M23和场效应管M24工作在亚阈值区域;M24的栅源电压表示为M20的源漏电压与M22的源漏电压的和、即
Figure BDA0004131994650000181
也就是/>
Figure BDA0004131994650000182
同理,M22与M23满足
Figure BDA0004131994650000183
因此M24的栅源电压可以表示为M20的源漏电压与M22的源漏电压的和、即:
Figure BDA0004131994650000184
式中,VSG,M24是场效应管M24的源极-栅极电压,VSD,M20是场效应管M22的源极-漏极电压,W是对应下标场效应管的宽度,L是对应下标场效应管的长度;
由此流过M24的电流可以表达为:
Figure BDA0004131994650000185
又因IS是MOS管的饱和电流,可以表达为:
Figure BDA0004131994650000186
其中,n和m是工艺相关的参数,Cox是晶体管的单位面积栅氧化电容,μ是场效应管空穴的迁移率;
因此,I24表达式为:
Figure BDA0004131994650000191
式中,μ是场效应管空穴的迁移率;其中M24的阈值电压满足:|VTH(T)|=|VTH(Tr)|-β(T-Tr),其中Tr为参考温度,β是与阈值电压有关的温度系数;
因此,合理设置M23与M22,M21与M20的宽长比,可以使得I24在温度小于TH的时候忽略不计,在大于TH的时候随温度的增加而增加。不难发现,流过M24的电流与温度呈正二次项的关系,补偿了VBE中的高阶项,提高了带隙电路整体的可靠性,本实施例中设定的温度TL=0℃,TH=60℃。
与现有技术相比本发明的优点为:
1、通过增加预稳压电路实现带隙基准源输出的高电源抑制,有效抑制电源纹波,可靠性明显增强。
2、通过低温分段补偿和高温曲率补偿实现带隙基准源输出的低温、高温部分的补偿,使得温漂系数降低并且工作温度范围拓宽,满足高精度和恶劣温度条件下的使用需求。
3、本发明带隙基准电压源采用0.18um CMOS工艺实现,设计具有可复制性。
4、在控制功耗、芯片面积等性能的情况下,本发明的带隙基准源温度范围拓宽至-60~160℃,温漂系数低至5.72ppm/℃,明显优于市面上已有的设计,并且本发明提出的预稳压电路使整个带隙结构的电源抑制比在低频时达到-93.26dB,10MHz时仍能达到-20.84dB,精度更高,应用更广泛。
为了进一步说明本发明的有益效果,利用cadence软件进行使用本发明电路前和后的仿真并绘制曲线图。图13是低温补偿的输出电流曲线,图14是高温补偿的输出电流曲线,与图12提出的补偿思路相吻合。图15所示分别是未经过高阶温度补偿的,与经过低温分段补偿和高温曲率补偿的两条曲线,可以看到通过高阶补偿后,基准电压受温度的影响显著变低。图16所示为电路未添加预稳压电路与添加预稳压电路后的电路的电源抑制比的变化,可以看到添加预稳压电路后整个带隙电路的电源抑制比在低频时提高了37dB,抑制电源纹波的能力显著提升。
接着,采用TSMC 180nm CMOS进行流片,整体芯片在显微镜下的图片如图17所示,带焊盘尺寸为525*402μm2,核心尺寸为451*159μm2,VDD、VREF、VSS分别为电源电压、输出基准、参考地的焊盘修调电路,V1-V5即图3的五位电阻修调电路。图18展示了一组样本修调前后的温度特性变化曲线,图18中的上半部分是添加修调电路前的测试图,能够看到输出电压的最大值和最小值之间的差值为11.9mV,温漂系数为45.1ppm/℃;图18中的下半部分是添加修调电路后的测试图,能够看到输出电压的最大值和最小值之间的差值为1.5mV,温漂系数为5.7ppm/℃,降低了87.4%,证明电阻修调网络是有效的。图19所示是流片后实测的三组样本芯片在-60~160℃温度范围内的温度特性变化曲线,SAMPLE1、SAMPLE2、SAMPLE3的温漂系数分别为8.92ppm/℃、7.80ppm/℃、5.72ppm/℃。图20是实测的三组样本芯片在1-10MHz频率范围内的电源抑制比变化曲线,SAMPLE1、SAMPLE2、SAMPLE3在低频1Hz下的电源抑制比分别为-93.26dB、-78.14dB、-88.68dB,在10MHz下的电源抑制比分别为-20.84dB、-25.84dB、-20.83dB,表明对电源电压的噪声存在抑制作用,适用于高精度电路。
显然,上述实施例仅仅是为清楚地说明所作的举例,并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于,包括:
预稳压电路,用于引入电源电压给整体供电,使带隙基准电压源摆脱电源电压的直接供电,提高整体电路抑制电源纹波的能力;
一阶带隙基准电路,输入端和所述预稳压电路的输出端连接,采用有基极电流补偿的电压模基准结构,用于产生整个电路的输出基准电压;
低温分段补偿电路,输入端和所述一阶带隙基准电路的输出端连接;
高温曲率补偿电路,输入端和所述低温分段补偿电路的连接,与所述低温分段补偿电路共同作用对输出基准电压进行非线性补偿,用于降低温漂系数、拓宽温度范围,提高带隙基准电压电路的输出精度;
修调电路,和带隙基准电压源的输出端连接,对各输出支路的电阻进行修调,用于提高流片后芯片的稳定性与可靠性。
2.根据权利要求1所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述预稳压电路包括:
偏置电路,采用伪共源共栅电流镜结构,用于给预稳压电路提供偏置电压;
启动电路,用于在电源电压上电时产生电流,使整个电路摆脱简并点工作;
预稳压支路,通过场效应管使带隙基准电压源摆脱电源电压的直接供电。
3.根据权利要求2所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述偏置电路包括场效应管MB1、场效应管MB2、场效应管MB3、场效应管MB4、场效应管MB5、场效应管MB6和电阻RB1
场效应管MB1的栅极接场效应管MB2的栅极、场效应管MB3的栅极与场效应管MB4的栅极,场效应管MB1的源极接电源电压,场效应管MB1的漏极接场效应管MB3的源极;场效应管MB2的栅极接场效应管MB1的栅极、场效应管MB4的栅极,场效应管MB2的源极接电源电压,场效应管MB2的漏极接场效应管MB4的源极;场效应管MB3的栅极接场效应管MB2的栅极、场效应管MB1的栅极、场效应管MB3的漏极与场效应管MB4的栅极,场效应管MB3的源极接场效应管MB1的漏极,场效应管MB3的漏极接场效应管MB3的栅极;场效应管MB4的栅极接场效应管MB3的栅极、场效应管MB2的栅极、场效应管MB1的栅极、场效应管MB3的漏极,场效应管MB4的源极接场效应管MB2的漏极,场效应管MB4的漏极接场效应管MB6的栅极漏极、场效应管MB5的栅极。
4.根据权利要求3所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述启动电路包括场效应管MS1、场效应管MS2和电容C1
场效应管MS1的栅极接电容C1的负极与场效应管MS2的漏极,场效应管MS1的漏极接场效应管MB2与MB1的栅极,场效应管MS1的源极接地;场效应管MS2的栅极接场效应管MB5与MB6的栅极,场效应管MS2的漏极接场效应管MS1的栅极与电容C1的负极,场效应管MS2的源极接地;电容C1的负极接场效应管MS1的栅极与场效应管MS2的漏极,电容C1的正极接电源电压。
5.根据权利要求4所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述预稳压支路包括场效应管M1、场效应管M2、场效应管M3、场效应管M4和场效应管M5
场效应管MB1的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB2的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB3的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB4的栅极接场效应管MS1的漏极、场效应管M1的栅极、场效应管M2的栅极,场效应管MB4的漏极接场效应管MS2的栅极;场效应管M1的栅极接场效应管MB1的栅极、场效应管MB2的栅极、场效应管MB3的栅极、场效应管MB4的栅极、场效应管MS1的漏极与场效应管M2的栅极,场效应管M1的源极接电源电压,场效应管M1的漏极接场效应管M2的源极;场效应管M2的栅极接场效应管M1的栅极、接场效应管MB1的栅极、场效应管MB2的栅极、场效应管MB3的栅极、场效应管MB4的栅极与场效应管MS1的漏极,场效应管M2的源极接场效应管M1的漏极,场效应管M2的漏极接场效应管M3的栅极与场效应管M4的源极。
6.根据权利要求5所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述预稳压电路通过场效应管使带隙基准电压源摆脱电源电压的直接供电,具体为:
场效应管M3的栅极接场效应管M2的漏极,场效应管M3的漏极接电源电压,场效应管M3的源极为VDDL,VDDL为所述一阶带隙基准电路、低温分段补偿电路、高温曲率补偿电路和修调电路的电源电压总和;场效应管M3栅端电压的表达式为:
Figure FDA0004131994640000031
式中,VG,M3表示场效应管M3的栅极电压,VS,M5表示场效应管M5的源极电压,VSG,M4表示场效应管M4的源极-栅极电压,VREF表示整个电路的输出参考电压,VSG,M5表示场效应管M5的源极-栅极电压;
调整场效应管M3、场效应管M4和场效应管M5的尺寸使M3、M4和M5工作在亚阈值区,场效应管M4的栅极接场效应管M4的漏极与场效应管M5的源极,场效应管M4的源极接场效应管M3的栅极与场效应管M2的漏极,场效应管M4的漏极接场效应管M4的栅极与场效应管M5的源极;场效应管M5的栅极接VREF,场效应管M5的源极接场效应管M4的栅极与漏极,场效应管M5的漏极接地;工作在亚阈值区的场效应管的电流表达式为:
Figure FDA0004131994640000041
式中,IS是场效应管的饱和电流,W是场效应管的宽度,L是场效应管的长度,q是电荷常数,n是与工艺有关的参数,k是玻尔兹曼常量,T是温度,VGS是栅极-源极电压,VTH是阈值电压;
也就是说
Figure FDA0004131994640000042
因此M3栅端电压也可以表达为:
Figure FDA0004131994640000043
式中,VG,M3是场效应管M3的栅极电压,IM4是场效应管M4的电流,LM4是场效应管M4的长度,IS,M4是场效应管M4的饱和电流,WM4是场效应管M4的宽度,IM5是场效应管M5的电流,LM5是场效应管M5的长度,IS,M5是场效应管M5的饱和电流,WM5是场效应管M5的宽度,VTH,M4是场效应管M4的阈值电压,VTH,M5是场效应管M5的阈值电压;
因此M3源端电压,即给整个带隙核心电路供电的电压VDDL为:
Figure FDA0004131994640000044
式中,VGS,M3是场效应管M3的栅极-源极电压,IBGR是带隙电流,LM3是场效应管M3的长度,IS,M3是场效应管M3的饱和电流,WM3是场效应管M3的宽度,VTH,M3是场效应管M3的阈值电压;
由此预稳压电路产生的VDDL与电源电压VDD无关,因此带隙核心电路及其输出基准电压不被VDD影响。
7.根据权利要求6所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述一阶带隙基准电路包括场效应管M6、场效应管M7、场效应管M8、场效应管M9、双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3、双极型晶体管Q4、电阻R1、电阻R2、和运算放大器A1
场效应管M6的栅极接运算放大器A1的输出端、场效应管M7的栅极、场效应管M8的栅极、场效应管M9的栅极,场效应管M6的源极接VDDL,场效应管M6的漏极接运算放大器A1的负输入端;场效应管M7的栅极接运算放大器A1的输出端,场效应管M7的源极接VDDL,场效应管M7的漏极接运算放大器A1的正输入端;场效应管M8的栅极接运算放大器A1的输出端,场效应管M8的源极接VDDL,场效应管M8的漏极接双极型晶体管Q3的发射极;场效应管M9的栅极接运算放大器A1的输出端,场效应管M9的源极接VDDL,场效应管M9接电阻R2的上端;双极型晶体管Q1的基极与集电极接地,双极型晶体管Q1的发射极接运算放大器A1的负输入端;双极型晶体管Q2的基极与集电极接地,双极型晶体管Q3的基极接电阻R1的下端,双极型晶体管Q3的集电极接地,双极型晶体管Q3的发射极接场效应管M8的漏极;双极型晶体管Q4的基极和集电极接地,双极型晶体管Q4的发射极接电阻R2的下端;电阻R1的上端接运算放大器A1的正输入端,电阻R1的下端接双极型晶体管Q2的发射极与双极型晶体管Q3的基极;电阻R2的上端接场效应管M9的漏极,电阻R2的下端接双极型晶体管Q4的发射极。
8.根据权利要求7所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述低温分段补偿电路包括场效应管M10、场效应管M11、场效应管M12、场效应管M13、场效应管M14、场效应管M15、双极型晶体管Q5和电阻R3
场效应管M6的栅极场效应管M10的栅极、场效应管M11的栅极、场效应管M16的栅极,场效应管M10的栅极接运算放大器的输出,场效应管M10的源极接VDDL,场效应管M10的漏极接场效应管M12的栅极与漏极与场效应管M13的栅极;场效应管M11的栅极接运算放大器的输出,场效应管M11的源极接VDDL,场效应管M11的漏极接场效应管M13的漏极、场效应管M14的栅极漏极与场效应管M15的栅极;场效应管M12的栅极接漏极,场效应管M12的源极接双极型晶体管Q5的发射极;场效应管M13的栅极接场效应管M12的栅极,场效应管M13的漏极接场效应管M11的漏极,场效应管M13的源极接电阻R3的上端;场效应管M14的栅极接场效应管M14的漏极与场效应管M15的栅极,场效应管M14的源极接VDDL;场效应管M15的栅极场效应管M14的栅极漏极,场效应管M15的源极接VDDL,场效应管M15的漏极接输出参考电压VREF;双极型晶体管Q5的基极与集电极接地,双极型晶体管Q5的发射极接场效应管M12的源极;电阻R3的上端接场效应管M13的源极,电阻R3的下端接地。
9.根据权利要求8所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述高温曲率补偿电路包括场效应管M16、场效应管M17、场效应管M18、场效应管M19、场效应管M20、场效应管M21、场效应管M22、场效应管M23和场效应管M24
场效应管M16的栅极接运算放大器的输出,场效应管M16的源极接VDDL,场效应管M16的漏极接场效应管M17的漏极栅极、场效应管M18的栅极与场效应管M19的栅极,场效应管M17的源极接地;场效应管M18的栅极接场效应管M17的栅极,场效应管M18的漏极接场效应管M21的栅极漏极与场效应管M20的栅极,场效应管M18的源极接地;场效应管M19的栅极接场效应管M18的栅极,场效应管M19的漏极接场效应管M23的栅极漏极与场效应管M22的栅极,场效应管M19的源极接地;场效应管M20的栅极接场效应管M21的栅极漏极,场效应管M20的源极接VDDL,场效应管M20的漏极接场效应管M22的源极;场效应管M21的栅极接场效应管M20的栅极,场效应管M21的源极接场效应管M22的源极,场效应管M21的漏极接场效应管M21的栅极;场效应管M22的栅极接场效应管M23的栅极漏极,场效应管M22的源极接场效应管M20的漏极与场效应管M21的源极,场效应管M22的漏极接场效应管M24的栅极;场效应管M23的栅极接场效应管M22的栅极,场效应管M23的源极接场效应管M22的漏极与场效应管M24的栅极,场效应管M23的漏极接场效应管M23的栅极;场效应管M24的栅极接场效应管M22的漏极与场效应管M23的源极,场效应管M24的源极接VDDL,场效应管M24的漏极接输出参考电压VREF
10.根据权利要求9所述的低温漂宽温度范围的高电源抑制带隙基准电压源,其特征在于:所述高温曲率补偿电路与所述低温分段补偿电路共同作用对输出基准电压进行非线性补偿,具体为:
所述场效应管M16、场效应管M17、场效应管M18和场效应管M19作为电流镜结构,为电路提供电流;所述场效应管M20、场效应管M21、场效应管M22、场效应管M23和场效应管M24工作在亚阈值区域;
M24的栅源电压可以表示为M20的源漏电压与M22的源漏电压的和:
Figure FDA0004131994640000071
式中,VSG,M24是场效应管M24的源极-栅极电压,VSD,M20是场效应管M22的源极-漏极电压,W是对应下标场效应管的宽度,L是对应下标场效应管的长度;
由此流过M24的电流可以表达为:
Figure FDA0004131994640000072
又因IS是MOS管的饱和电流,可以表达为:
Figure FDA0004131994640000073
其中,n和m是工艺相关的参数,Cox是晶体管的单位面积栅氧化电容,μ是场效应管空穴的迁移率;
因此,I24表达式为:
Figure FDA0004131994640000074
其中M24的阈值电压满足:|VTH(T)|=|VTH(Tr)|-β(T-Tr),其中Tr为参考温度,β是与阈值电压有关的温度系数;
因此,合理设置M23与M22,M21与M20的宽长比,可以使得I24在温度小于TH的时候忽略不计,在大于TH的时候随温度的增加而增加。
CN202310263011.8A 2023-03-17 2023-03-17 低温漂宽温度范围的高电源抑制带隙基准电压源 Pending CN116225140A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310263011.8A CN116225140A (zh) 2023-03-17 2023-03-17 低温漂宽温度范围的高电源抑制带隙基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310263011.8A CN116225140A (zh) 2023-03-17 2023-03-17 低温漂宽温度范围的高电源抑制带隙基准电压源

Publications (1)

Publication Number Publication Date
CN116225140A true CN116225140A (zh) 2023-06-06

Family

ID=86571275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310263011.8A Pending CN116225140A (zh) 2023-03-17 2023-03-17 低温漂宽温度范围的高电源抑制带隙基准电压源

Country Status (1)

Country Link
CN (1) CN116225140A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117270620A (zh) * 2023-11-21 2023-12-22 西安航天民芯科技有限公司 一种二阶曲率补偿齐纳基准供压电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117270620A (zh) * 2023-11-21 2023-12-22 西安航天民芯科技有限公司 一种二阶曲率补偿齐纳基准供压电路
CN117270620B (zh) * 2023-11-21 2024-03-08 西安航天民芯科技有限公司 一种二阶曲率补偿齐纳基准供压电路

Similar Documents

Publication Publication Date Title
Chen et al. A 1.16-V 5.8-to-13.5-ppm/° C curvature-compensated CMOS bandgap reference circuit with a shared offset-cancellation method for internal amplifiers
CN1042269C (zh) 使用cmos晶体管的基准电压发生器
CN113377147B (zh) 一种亚阈值带隙基准电压源电路
CN108897365A (zh) 一种高精度电流模式基准电压源
CN114237339A (zh) 带隙基准电压电路及带隙基准电压的补偿方法
CN116225140A (zh) 低温漂宽温度范围的高电源抑制带隙基准电压源
Fu et al. Low noise, high PSRR, high-order piecewise curvature compensated CMOS bandgap reference
CN115877907A (zh) 一种带隙基准源电路
Hsieh et al. A 1-V, 16.9 ppm/$^{\circ} $ C, 250 nA Switched-Capacitor CMOS Voltage Reference
CN111796625B (zh) 一种超低功耗cmos电压基准电路
CN115857608B (zh) 耗尽管实现宽范围内高阶温度补偿的带隙基准源
CN215376185U (zh) 一种基准电流源
CN104076858A (zh) 改良型数模混合芯片
Ong et al. A low quiescent biased regulator with high PSR dedicated to micropower sensor circuits
Peng et al. Implementation of a low TC high PSRR CMOS bandgap voltage reference circuit
CN114995573B (zh) 一种由反馈网络修调的低压差线性稳压器
CN114421897B (zh) 降低集成电路放大器噪声的电路及其降噪方法
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN114461001A (zh) 一种高电源纹波抑制比超低温度依赖带隙基准电路
Sahishnavi et al. A 0.5 V, pico-watt, 0.06%/V/0.03%/V low supply sensitive current/voltage reference without using amplifiers and resistors
Pullela et al. A 156pW gate-leakage based voltage/current reference for low-power iot systems
Cao et al. A wide input voltage range, low quiescent current LDO using combination structure of bandgap and error amplifier
KR20180094390A (ko) 밴드갭 전압 기준 회로
Qu et al. A low temperature coefficient wide temperature range bandgap reference with high power supply rejection
Chen et al. A high PSR and high-precision current-mode bandgap reference with gm boost self-regulated structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination