CN114461001A - 一种高电源纹波抑制比超低温度依赖带隙基准电路 - Google Patents

一种高电源纹波抑制比超低温度依赖带隙基准电路 Download PDF

Info

Publication number
CN114461001A
CN114461001A CN202111594634.0A CN202111594634A CN114461001A CN 114461001 A CN114461001 A CN 114461001A CN 202111594634 A CN202111594634 A CN 202111594634A CN 114461001 A CN114461001 A CN 114461001A
Authority
CN
China
Prior art keywords
mosfet
operational amplifier
bjt
current
starting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111594634.0A
Other languages
English (en)
Inventor
刘冉光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Simeixin Microelectronics Co ltd
Original Assignee
Suzhou Simeixin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Simeixin Microelectronics Co ltd filed Critical Suzhou Simeixin Microelectronics Co ltd
Priority to CN202111594634.0A priority Critical patent/CN114461001A/zh
Publication of CN114461001A publication Critical patent/CN114461001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供了一种高电源纹波抑制比(Power Supply Rejection Ratio,PSRR)超低温度依赖带隙基准电路，利用双极型晶体管负温度依赖的基极‑发射极电压VBE，和两个面积不同的双极型晶体管所形成的正温度依赖的基极‑发射极电压差值ΔVBE，通过电阻调整一定的比例使正负温度依赖的电压相加，从而形成零温度依赖的基准电压。由于运算放大器和电流镜尺寸的选取和PSRR相关，通过提高运算放大器的增益、增大电流镜PMOS管的长度以及加入MOS低通滤波器，实现了高PSRR的特性。

Description

一种高电源纹波抑制比超低温度依赖带隙基准电路
技术领域
本发明涉及集成电子电路领域中的带隙基准电路，特别涉及高精度带隙基准电路。
背景技术
带隙基准电路(Bandgap Reference,BGR)为片上系统SoC(System on a Chip)提供不随温度、供电压和工艺波动的稳定基准电压，为保证后续片上电路的精确工作，需满足一定精度设计：对温度波动不敏感、对供电压的波动敏感度低。
对于集成电路来说，其供电电源本身并不是理想的直流电压，会包含一定的交流噪声分量，而整个片上系统的其他电路，比如数字电路、数模混合电路等在工作时也会产生较大的噪声。这些噪声共同组成了电源噪声，对于模拟电路来说，电源噪声对其性能的影响是巨大的。PSRR越高，代表电路对电源纹波的抵抗能力越好，从而高PSRR的性能成为一个重要的诉求。在电路中使用共源共栅结构来提高PSRR是很常用的方法。2014年，Dongjun Wang等人[Dongjun Wang,Ping Luo and Pengfei Liao,"High PSRR low noise CMOS bandgapvoltage reference,"[C].2014 IEEE International Conference on Electron Devicesand Solid-State Circuits,Chengdu,2014,pp.1-2,doi:10.1109/EDSSC.2014.7061176.]在PMOS的输入对管上使用共源共栅电流镜的结构，以及在输出端使用多个MOS管来把它们当作电阻和电容使用，也大大提高了PSRR。在低频时，其PSRR高达-128dB，并且在之后频率提升的过程中，其PSRR最小也有-68.6dB，可以看到效果很明显。温度范围在-40到125℃时，温度系数为 13.3ppm/℃。但是最小供电压被提高到了1.61V。除了在基准电路内部进行改进之外，在电源输入端减小电源噪声也成为了一个重要的研究热点。同样在2014年，Yuanming Zhu等人 [Y.Zhu,F.Liu,Y.Yang,G.Huang,T.Yin and H.Yang,"A-115dB PSRRCMOS bandgap reference with a novel voltage self-regulating technique,"[C].Proceedings of the IEEE 2014 Custom Integrated Circuits Conference,San Jose,CA,2014,pp.1-4.]在不使用运算放大器或任何滤波电容的情况下，提出了一种新的电压自调节技术来提高带隙基准的PSRR。实现该电路的技术简单，且电路总体功耗也很低。基准电压在直流电压时的PSRR达到-115dB，在交流电压频率为10MHz时也高达-90dB。在-40℃到125℃范围内，得到了11.68ppm/℃的温漂系数，所提出的电压自调节电路消耗的电流为42μB，这个功耗较大，是这个设计的一个缺点。由此可知，引入了这种自我调节的电路，虽然大大提升了PSRR，但它却要单独消耗更大的功率，且按照理论分析，其最低供电电压也被抬高了。为了解决这个问题，2017年， Myungjun Kim等人[M.Kim and S.Cho,"A 0.8V,37nW,42ppm/℃ sub-bandgap voltage reference with PSRR of-81dB and line sensitivityof 51ppm/V in 0.18um CMOS,"[C].2017 Symposium on VLSI Circuits,Kyoto,2017,pp.C144-C145.]提出了一种内部反馈的CTAT电路和一种双管PTAT电路。为了提高温度曲线的线性灵敏度LS(Line Sensitivity，在本文的描述中称为Line Regulation)和PSRR，采用了自供给调节反馈电路。这个设计相比于增加了反馈等环节，使用0.18μn的CMOS工艺，使得基准电压的平均温度系数达到42ppm/℃，在频率为50Hz时PSRR为-81dB。线性灵敏度LS为51ppm/V，降低最小供电电压到 0.8V，在此时消耗的功率仅为37nW。
发明内容
本发明的目的在于克服现有技术的不足，实现了一种与电源电压、温度和工艺有最小相关度的高PSRR带隙基准电路，在保证功耗、最低供电电压等性能在一定合理范围内的基础上，通过提高运算放大器的增益(增大运算放大器差分输入NMOS对管的宽长比)、增大电流镜MOS管的长度、以及加入MOS低通滤波器等方法实现更高的PSRR值和极低的温度依赖带隙输出，结构非常简单。
本发明提供一种高PSRR带隙基准电路，所述高PSRR带隙基准电路至少包括：
第一基准电路核心功能模块，其包括用于产生与绝对温度正比的第一BJT(双极性晶体管,Q1)和第一电流的第一电阻，产生与绝对温度成反比的第二电流的第二BJT，以及用于与绝对温度无关的第三BJT和第三电流的第二电阻，其中第一BJT的发射结面积是第二BJT发射结面积的n倍，第一BJT的发射结面积是第三BJT发射结面积的n倍；其进一步包含运算放大器电路，第一电阻连接至运算放大器第一输入端，第二BJT的集电极连接至运算放大器第二输入端，第一MOSFET和第零MOSFET构成运放放大器的差分输入对管，第二MOSFET 和第九MOSFET构成所述第一电流镜，为运放提供偏置电流；第三MOSFET和第四MOSFET 构成所述第二电流镜，作为运放的负载，第三MOSFET的漏极与栅极相连，第四MOSFET 的漏极与第五MOSFET和第六MOSFET的栅极相连，第五MOSFET和第六MOSFET分别产出第一电流和第二电流，第八MOSFET产生第三电流，第七MOSFET与第六MOSFET的栅极相连产生第四电流，为通过第九MOSFET为第二MOSFET提供偏置电流；
第二启动功能模块，包括第一启动MOSFET、第二启动MOSFET和第三启动MOSFET，其中第一启动MOSFET和第二启动MOSFET栅极相连接核心运放的第一输入端，它们的漏极连接第三启动MOSFET的栅极，第三启动MOSFET漏极连接基准核心功能模块的偏置管第五、六、七、八MOSFET，产生第一、二、三、四电流。
第三MOS低通滤波模块，包括由第十MOSFET和第十一MOSFET形成的低通滤波器，其中第十MOSFET栅极和源极相连，并连接第二电阻和第八MOSFET的公共端；第十一 MOSFET的栅极第十MOSFET的漏极作为最终输出，其漏和源相接并连接到地。
与已有技术相比，本发明有益效果体现在：
本发明的一种高PSRR基准带隙电路，通过提高运算放大器增益，增大电流镜的长度L 来提高PSRR；适当减小了调零电阻的阻值，从而改变基准电压一阶补偿后温度曲线的曲率，降低温度系数；通过利用MOS低通滤波器过滤高频噪声的特性改善基准电压高频时的PSRR，这种MOS低通滤波器的面积非常小，功耗极低。
附图说明
图1是带隙基准电压实现零温度系数的结构。
图2是本发明高PSRR带隙基准原理图。
图3是本发明的MOS低通滤波器及其等效的RC滤波器
图4是本发明高PSRR带隙基准的启动过程仿真结果。
图5是本发明的输出基准电压的温度特性仿真结果。
图6是本发明的输出基准电压线性调整率仿真结果。
图7是本发明高PSRR带隙基准电压的PSRR特性仿真图(接上MOS低通滤波器之后的PSRR仿真图)。
具体实施方式
下列实施例是对本发明的进一步解释和补充，对本发明不构成任何限制。如附图2所示，高精度带隙基准电路包括第一核心基准电压产生模块、第二启动电路模块与第三MOS低通滤波器模块。
第一核心基准产生电路模块，利用产生PTAT电流实现带隙基准结构。其包括用于产生与绝对温度正比的第一BJT(Q1)和第一电流的第一电阻(R1)，产生与绝对温度成反比的第二电流的第二BJT(Q2)，以及用于与绝对温度无关的第三BJT(Q3)和第三电流的第二电阻(R2)。其中第一BJT的发射结面积是第二BJT发射结面积的7(M＝7)倍，第一BJT的发射结面积是第三BJT发射结面积的7(M＝7)倍；第五MOFET(M5)、第六MOFET(M6)和第八MOFET(M8) 拥有相同的宽长比。第三电流I3流过电阻R2，产生PTAT电压I3·R2为正温度系数电压，将这个正温度系数电压，加到具有负温度系数的双极晶体管Q3的基极-发射极电压VBE上，就可获得一个零温度系数的基准电压：
Figure BDA0003430712910000041
当R1，R2，M和n满足关系：
Figure BDA0003430712910000042
则实现零温度依赖的基准电压。
第一电阻R1和第二电阻R2需要满足下式：R2/R1≈17.2ln7＝8.83。所以，R1＝23KΩ，则R2＝203.09KΩ。
核心基准产生电路模块进一步包含运算放大器电路，第一电阻连接至运算放大器第一输入端，第二BJT的集电极连接至运算放大器第二输入端，第一MOSFET和第零MOSFET构成运放放大器的差分输入对管，第二MOSFET和第九MOSFET构成所述第一电流镜，为运放提供偏置电流。通过进行电源波动分析，可以得出影响基准电压PSRR的参数。根据图2 中电路的结构，定义运放第一输入端电压为Vx，第二输入端电压为Vy，可得到公式：
Vg＝Av(VX-VY)+ΔVDD·Add (3)
VREF＝VBE，Q3+gm8·(ΔVDD-Vg)·R2 (4)
式中：ΔVDD——电源电压的交流电压，V；
Av——运算放大器的增益，dB；
Add——运算放大器从电源电压到其输出端的增益，dB；
Vg——运算放大器输出端的电压，V；
gm8——M8的跨导，S(西门子)。
可得：
VREF＝VBE，Q3+gm8·[ΔVDD-Av(VX-VY)-ΔVDD·Add]·R2
＝VBE，Q3+gm8·[ΔVDD·(1-Add)-Av(VX-VY)]·R2 (5)
X和Y点的电位分别为：
VX＝gm5·(ΔVDD-Vg)·(RQ1+R1) (6)
VY＝gm6·(ΔVDD-Vg)·RQ2 (7)
式中，RQ1——双极型晶体管Q1的发射极对地的等效阻抗，Ω；
RQ2——双极型晶体管Q2的发射极对地的等效阻抗，Ω。
第五MOSFET(M5)和第五MOSFET(M6)具有相同的宽长比，所以gm5＝gm6＝gm，则运算放大器的差分输入电压(X和Y点的电位差)为：
VX-VY＝gm·[ΔVDD·(1-Add)-Av(VX-VY)]·(RQ1+R1-RQ2) (8)
令R0＝RQ1+R1-RQ2，则：
VX-VY＝gm·[ΔVDD·(1-Add)-Av(VX-VY)]·R0 (9)
进一步化简有：
Figure BDA0003430712910000051
将(10)代入(5)可得：
Figure BDA0003430712910000052
则基准电压和电源的交流电压比值为：
Figure BDA0003430712910000053
可以看出，需要增大运算放大器的增益来可以提高PSRR。
为了提高增益，需要增大第零MOSFET(M0)和第一MOSFET(M1)的跨导，对于偏置管第五MOSFET(M5)和第五MOSFET(M6)，适当增大其长度L，也可以优化基准电压的 PSRR。
第二启动电路模块，当基准电路处于不理想的零电流状态时，第一MOSFET(M0)不导通，所以它的栅源电压Vgs小于阈值电压Vth。因此，第二启动MOFET(Mst2)关闭，第一启动MOFET (Mst1)工作在线性区，则第三启动MOFET(Mst3)的栅源电压Vgs被拉到电源VDD，则第三启动MOFET(Mst3)处于导通状态，并把第五MOSFET(M5)、第六MOSFET(M6)、第七 MOSFET(M7)、第八MOSFET(M8)的栅极电压拉低，从而将它们都导通。所以启动电路可以使得第五、六、七、八MOSFET组成的偏置电路正常工作，从而避免了零电流状态。
当基准电路稳定工作时，第二启动MOFET(Mst2)的栅源电压Vgs处于一个较高的值，所以第二启动MOFET(Mst2)是导通状态，从而降低了第三启动MOFET(Mst3)的栅源电压。也就是说，第一启动MOFET(Mst1)和第二启动MOFET(Mst2)相当于一个CMOS反相器，当基准电路正常工作时，反相器的输出会下降。又因为启动电路不能干扰到基准电路在稳定状态下的正常运行，反相器的输出需要降到很低，从而使得第三启动MOFET(Mst3)在电路稳定工作的状态下关断。因此，当反相器输入从零上升到一个很高的电压值时，第三启动 MOFET(Mst3)的栅源电压必须低于阈值电压才能关断。所以在电路设计中，要求Mst2的宽长比远大于Mst1。
第三MOS低通滤波电路模块，针对电路的PSRR在高频时下降得比较快，本发明尝试利用MOS低通滤波器(MOSFET Low-Pass-Filter，MOSFETLPF)来解决这个问题。在高频时，MOS管的寄生电容对于PSRR的提高有着重要的作用，且这种MOSFETLPF的额外功耗非常小。由强反转的第十MOSFET(MN1)和漏源连接的第十一MOSFET(MP2)构成RC滤波器。图3为MOS低通滤波器及其等效的RC滤波器，其传递函数为：
Figure BDA0003430712910000061
可以将其简化为：
Figure BDA0003430712910000062
其中R≈RdsMP2，C1＝CgdMP2+CbdMP2，C2＝CgsMN1+CgdMN1。
本发明中设第十一MOSFET(MP2)的宽长比为2μm/2μm，第十MOSFET(MN1)的宽长比为2μm/4μm。

Claims (4)

1.一种高PSRR带隙基准电路，其特征在于，利用双极型晶体管负温度依赖的基极-发射极电压VBE，和两个面积不同的双极型晶体管所形成的正温度依赖的基极-发射极电压差值ΔVBE，通过电阻调整一定的比例使正负温度依赖的电压相加，从而形成零温度依赖的基准电压。通过提高运算放大器的增益、增大电流镜管的长度以及加入MOS低通滤波器，实现了高PSRR的特性。
2.如权利要求1所述的高PSRR带隙基准电路，其特征在于，其包括：
第一基准电路核心功能模块，其包括用于产生与绝对温度正比的第一BJT(双极性晶体管,Q1)和第一电流的第一电阻，产生与绝对温度成反比的第二电流的第二BJT，以及用于输出与绝对温度无关的第三BJT和第三电流的第二电阻，其中第一BJT的发射结面积是第二BJT发射结面积的n倍，第一BJT的发射结面积是第三BJT发射结面积的n倍；其进一步包含运算放大器电路，第一电阻连接至运算放大器第一输入端，第二BJT的集电极连接至运算放大器第二输入端，第一MOSFET和第零MOSFET构成运放放大器的差分输入对管，第二MOSFET和第九MOSFET构成所述第一电流镜，为运放提供偏置电流；第三MOSFET和第四MOSFET构成所述第二电流镜，作为运放的负载，第三MOSFET的漏极与栅极相连，第四MOSFET的漏极与第五MOSFET和第六MOSFET的栅极相连，第五MOSFET和第六MOSFET分别产出第一电流和第二电流，第八MOSFET产生第三电流，第七MOSFET与第六MOSFET的栅极相连产生第四电流；
第二启动功能模块，包括第一启动MOSFET、第二启动MOSFET和第三启动MOSFET，其中第一启动MOSFET和第二启动MOSFET栅极相连接核心运放的第一输入端，第一启动MOSFET漏极和第二启动MOSFET漏极相连接，并接入第三启动MOSFET的栅极，第三启动MOSFET漏极连接基准核心功能模块的偏置管第五、六、七、八MOSFET，产生第一、二、三、四电流。
第三MOS低通滤波模块，包括由第十MOSFET和第十一MOSFET形成的低通滤波器，其中第十MOSFET栅极和源极与绝对温度无关输出端相连；第十一MOSFET的栅极与第十MOSFET的漏极相连作为最终输出，其第十一MOSFET的漏和源相，并连接到地。
3.如权利要求2所述的高PSRR带隙基准电路，其特征在于，第一BJT的发射结面积是第二BJT发射结面积的n倍，第五、六、七MOSFET拥有相同的宽长比，选择合适第一、二、三电阻即可获得零温度系数的带隙电压基准，通过增加运放输入对管跨导和电流镜管的宽度，可以提高PSRR。
4.如权利要求3所述的高精度带隙基准电路，其特征在于，所述第三MOS低通滤波模块，利用强反转的第十MOSFET和漏源相接的第十一MOSFET形成的RC低通滤波器，进一步提高高频时PSRR。
CN202111594634.0A 2021-12-24 2021-12-24 一种高电源纹波抑制比超低温度依赖带隙基准电路 Pending CN114461001A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111594634.0A CN114461001A (zh) 2021-12-24 2021-12-24 一种高电源纹波抑制比超低温度依赖带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111594634.0A CN114461001A (zh) 2021-12-24 2021-12-24 一种高电源纹波抑制比超低温度依赖带隙基准电路

Publications (1)

Publication Number Publication Date
CN114461001A true CN114461001A (zh) 2022-05-10

Family

ID=81406845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111594634.0A Pending CN114461001A (zh) 2021-12-24 2021-12-24 一种高电源纹波抑制比超低温度依赖带隙基准电路

Country Status (1)

Country Link
CN (1) CN114461001A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115328258A (zh) * 2022-09-22 2022-11-11 武汉泽声微电子有限公司 带隙基准电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115328258A (zh) * 2022-09-22 2022-11-11 武汉泽声微电子有限公司 带隙基准电路

Similar Documents

Publication Publication Date Title
Serra-Graells et al. Sub-1-V CMOS proportional-to-absolute temperature references
CN100514249C (zh) 一种带隙基准源产生装置
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN108351662B (zh) 具有曲率补偿的带隙参考电路
CN113377147B (zh) 一种亚阈值带隙基准电压源电路
TW201413415A (zh) 參考電壓產生器
CN111338417A (zh) 电压基准源以及基准电压输出方法
CN109308091B (zh) 一种电压基准源电路
CN214311491U (zh) 一种具有温度补偿功能的低功耗基准电压产生电路
CN108363447B (zh) 一种具有工艺补偿的低温度系数全mos型电流源电路
CN114489221B (zh) 一种带隙基准电压源电路及带隙基准电压源
CN109491439B (zh) 一种基准电压源及其工作方法
CN114461001A (zh) 一种高电源纹波抑制比超低温度依赖带隙基准电路
CN114690831A (zh) 一种电流自偏置的串联cmos带隙基准源
CN111796625B (zh) 一种超低功耗cmos电压基准电路
US20230288951A1 (en) Bandgap circuit with noise reduction and temperature stability
CN111813177A (zh) 一种带有负反馈的高性能cmos电压基准源
CN109388171B (zh) 一种带隙基准电压源及电子设备
CN116225140A (zh) 低温漂宽温度范围的高电源抑制带隙基准电压源
CN111796624A (zh) 一种超高电源纹波抑制比cmos电压基准电路
JPH09244758A (ja) 電圧および電流基準回路
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
Wang et al. Design of high-PSRR current-mode bandgap reference with improved frequency compensation
KR101892069B1 (ko) 밴드갭 전압 기준 회로
CN114421897B (zh) 降低集成电路放大器噪声的电路及其降噪方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220510

WD01 Invention patent application deemed withdrawn after publication