CN107037851B - 基准电压源电压抑制电路及其植入集成电路和人工耳蜗 - Google Patents

基准电压源电压抑制电路及其植入集成电路和人工耳蜗 Download PDF

Info

Publication number
CN107037851B
CN107037851B CN201611159690.0A CN201611159690A CN107037851B CN 107037851 B CN107037851 B CN 107037851B CN 201611159690 A CN201611159690 A CN 201611159690A CN 107037851 B CN107037851 B CN 107037851B
Authority
CN
China
Prior art keywords
pmos tube
reference voltage
circuit
pnp transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611159690.0A
Other languages
English (en)
Other versions
CN107037851A (zh
Inventor
刘新东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lishengte Medical Technology Co ltd
Original Assignee
Shanghai Lishengte Medical Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lishengte Medical Technology Co ltd filed Critical Shanghai Lishengte Medical Technology Co ltd
Priority to CN201611159690.0A priority Critical patent/CN107037851B/zh
Publication of CN107037851A publication Critical patent/CN107037851A/zh
Application granted granted Critical
Publication of CN107037851B publication Critical patent/CN107037851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

本发明提供基准电压源电压抑制电路，以及包括该电压抑制电路的植入集成电路和人工耳蜗。首先利用包括CASCODE电流源的电源抑制电路，但考虑到仅仅只有这一个CASCODE结构，其电源抑制效果并不能达到最佳，然后再接入运放，利用运放的增益比较大，通过输入信号虚短的原理，实现高的电源抑制。本发明的基准电压产生电路的设计，通过电路结构调整实现基准电压产生可以实现高电源抑制，结构简单，电压值可适应不同系统的要求。

Description

基准电压源电压抑制电路及其植入集成电路和人工耳蜗
技术领域
本发明涉及仿生医学电子技术领域，特别涉及提高电子耳蜗植入集成电路的基准电压源电压抑制的电路及方法。
背景技术
伴随科技的发展，医疗电子领域也取得了长足的进步。人工耳蜗技术作为一项集微电子、微机械、微加工等高精尖科技的科学成果，成为引领医疗电子发展的领头羊。人工耳蜗技术作为造福千万耳聋患者的有效技术，越来越多的得到社会各界的注意和重视。截止2010年初，全世界有十几万聋人使用了人工耳蜗，其中半数以上是儿童。人工耳蜗植入在我国开展已经开始于1995年，随着人工耳蜗植入工作的开展，病例数量的增加，适应症范围的扩大，一些特殊适应症的耳聋病例的人工耳蜗植入的疗效和安全性也得到了证实，使人工耳蜗植入的适应症进一步扩大。现今，人工耳蜗植入的应用越来越广泛，如何进一步提高电子耳蜗装置的性能，方便患者长期使用的问题越来越突出显现。
人工耳蜗采用的是无线射频通信原理实现体外语音处理器与植入装置交互。体内植入体通过无线耦合方式从语音处理器获得能量，并经过稳压电路获得工作电压。植入体产生的用于刺激听神经的刺激电流，以及用于检测人体神经反应的神经反应遥测信号都需要具有较高的精度，因此，植入体内部基准电压的性能至关重要。
植入体集成电路的基准电压模块要求产生的基准电压随电源、温度和工艺变化小，同时功耗低，面积小，实现简单。目前基准电压实现的方式都是利用三极管的基极与发射极的电压及两个三极管的基极与发射极电压的差组合实现，得到温度特性为零的基准电压。对如何提高基准电压源的温度特性研究的比较多，然而对基准电压的电源抑制，也就是说基准电压源随着电源的变化而变化的研究比较少。人工耳蜗通过无线方式传递能量，但是不同患者皮肤厚度不同，同一患者在不同年龄、不同时间皮肤厚度也会存在变化，这就会造成植入体获得能量的变化，对于植入集成电路内部必不可少的一个模块基准电压，要求基准电压值不能有变化。为了获得较高的电压抑制，只有利用复杂的电路来实现，这样又导致基准电压电路的面积和功耗都会增加很多。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基准电压源电压抑制电路及其植入集成电路和人工耳蜗，用于解决现有技术中的上述问题。
为实现上述目的及其他相关目的，本发明提供一种基准电压源电压抑制电路，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第八NMOS管、运算放大器、第一电阻、第二电阻、第一PNP晶体管、第二PNP晶体管，其中，第一PMOS管的源极和第三PMOS管的源极分别与电压VDD连接，第一PMOS管的栅极、第三PMOS管的栅极、及第二电阻的一端连接，第二PMOS管的源极和第一PMOS管的漏极连接，第四PMOS管的源极和第三PMOS管的漏极连接，第二PMOS管的栅极、第四PMOS管的栅极、第二电阻的另一端、及第八NMOS管的漏极连接，第八NMOS管的栅极和运算放大器的输出端连接，第八NMOS管的源极、第一电阻的一端、及运算放大器的反相输入端连接，第一电阻的另一端和第一PNP晶体管的发射极连接，第一PNP晶体管的集电极和第二PNP晶体管的集电极连接，第一PNP晶体管的基极和第二PNP晶体管的基极接地，第二PNP晶体管的发射极、第四PMOS管的漏极、及运算放大器的同相输入端连接。
于本发明一实施例中，当运算放大器的同相输入端和反相输入端相等时，基准电压源的电压得到抑制。
为实现上述目的及其他相关目的，本发明提供一种电子耳蜗植入集成电路，包括：如上任一所述的基准电压源电压抑制电路。
为实现上述目的及其他相关目的，本发明提供一种电子耳蜗，包括：如上所述的电子耳蜗植入集成电路。
如上所述，本发明的基准电压源电压抑制电路及其植入集成电路和人工耳蜗，用运放的输入端虚短原理实现比较高的电源抑制效果，从而使基准电压满足更广的输入电压要求，电路结构简单，电流抑制效果好。
附图说明
图1显示为现有技术中的一种基准电压源电压抑制电路图。
图2显示为本发明一实施例的基准电压源电压抑制电路图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
基准电压设计是集成电路设计的关键技术，只有基准电压设计完成，整个芯片的电压、电流参数才可以确定。如何实现集成电路内部工作电压相对稳定，特别是要求当电源电压变化，基准电压模块产生基准电压值变化越小越好。但是，真正实现高电源抑制比较困难。一般实现的方式如图1所示，由NMOS管PMOS管电阻PNP晶体管连接构成。假设：和的发射面积比为1：n，IIN＝mIOUT，基准电压VREF为：
VREF＝VBE+VT ln(mn)R2/R1
其中，VBE的温度系数大约在为了温度系数相等，所以ln(mn)R2/R1≈17.2；另外，由于VBE一般等于700mV，VT一般等于26mV，所以VREF≈1.2V，然而，这种实现方式电源抑制无论在低频还是高频电源抑制效果都比较差。
本发明首先利用包括CASCODE电流源的电源抑制电路，但考虑到仅仅只有这一个CASCODE结构，其电源抑制效果并不能达到最佳，所以再接入运放，利用运放的增益比较大，通过输入信号虚短的原理，实现高的电源抑制。如图2所示，在经典的结构图中，增加一个MOS管子M8，同时把运算放大器接入，当运算放大器的输入端相等时，实现在电源变化的时该线路的工作电流IOUT(IIN，IBIAS)不会发生变化，从而基准电压就不会发生变化，就可以增强基准电压值高的电源抑制效果。图2具体的电路连接结构描述如下：
PMOS管M1的源极和PMOS管M3的源极分别与电压VDD连接，PMOS管M1的栅极、PMOS管M3的栅极、及电阻R2的一端连接，PMOS管M2的源极和PMOS管M1的漏极连接，PMOS管M4的源极和PMOS管M3的漏极连接，PMOS管M2的栅极、PMOS管M4的栅极、电阻R2的另一端、及NMOS管M8的漏极连接，NMOS管M8的栅极和运算放大器的输出端连接，NMOS管M8的源极、电阻R1的一端、及运算放大器的反相输入端连接，电阻R1的另一端和PNP晶体管Q1的发射极连接，PNP晶体管Q1的集电极和PNP晶体管Q2的集电极连接，PNP晶体管Q1的基极和PNP晶体管Q2的基极接地，PNP晶体管Q2的发射极、PMOS管M4的漏极、及运算放大器的同相输入端连接。
另外，本发明还提出一种电子耳蜗植入集成电路，以及包括该电子耳蜗植入集成电路的电子耳蜗，其中，该电子耳蜗植入集成电路包括如上所提出的电源抑制电路。由于前述实施例中的技术特征可以应用于本实施例，因而不再重复赘述。
综上所述，本发明仅对基准电压产生的经典电路做一下处理，就可以把原来基准电压值电源抑制差的问题克服，基准电压值可以随着芯片系统的电源变化，而基准值变化却比较小，从而使得芯片的应用范围比较广，使用比较灵活，同时结构简单，功耗低，面积小，基本上适合所有的芯片整体设计需求，有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种基准电压源电压抑制电路，其特征在于，包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第八NMOS管、运算放大器、第一电阻、第二电阻、第一PNP晶体管、第二PNP晶体管，其中，
第一PMOS管的源极和第三PMOS管的源极分别与电压VDD连接，第一PMOS管的栅极、第三PMOS管的栅极、及第二电阻的一端连接，第二PMOS管的源极和第一PMOS管的漏极连接，第四PMOS管的源极和第三PMOS管的漏极连接，第二PMOS管的栅极、第四PMOS管的栅极、第二电阻的另一端、及第八NMOS管的漏极连接，第八NMOS管的栅极和运算放大器的输出端连接，第八NMOS管的源极、第一电阻的一端、及运算放大器的反相输入端连接，第一电阻的另一端和第一PNP晶体管的发射极连接，第一PNP晶体管的集电极和第二PNP晶体管的集电极连接，第一PNP晶体管的基极和第二PNP晶体管的基极接地，第二PNP晶体管的发射极、第四PMOS管的漏极、及运算放大器的同相输入端连接。
2.根据权利要求1所述的基准电压源电压抑制电路，其特征在于，当运算放大器的同相输入端和反相输入端相等时，基准电压源的电压得到抑制。
3.一种电子耳蜗植入集成电路，其特征在于，包括：如权利要求1或2所述的基准电压源电压抑制电路。
4.一种电子耳蜗，其特征在于，包括：如权利要求3所述的电子耳蜗植入集成电路。
CN201611159690.0A 2016-12-15 2016-12-15 基准电压源电压抑制电路及其植入集成电路和人工耳蜗 Active CN107037851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611159690.0A CN107037851B (zh) 2016-12-15 2016-12-15 基准电压源电压抑制电路及其植入集成电路和人工耳蜗

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611159690.0A CN107037851B (zh) 2016-12-15 2016-12-15 基准电压源电压抑制电路及其植入集成电路和人工耳蜗

Publications (2)

Publication Number Publication Date
CN107037851A CN107037851A (zh) 2017-08-11
CN107037851B true CN107037851B (zh) 2018-09-28

Family

ID=59530796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611159690.0A Active CN107037851B (zh) 2016-12-15 2016-12-15 基准电压源电压抑制电路及其植入集成电路和人工耳蜗

Country Status (1)

Country Link
CN (1) CN107037851B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661616A2 (en) * 1993-12-29 1995-07-05 AT&T Corp. Bandgap voltage reference generator
CN101063890A (zh) * 2007-03-21 2007-10-31 北京中星微电子有限公司 一种低压差的电压调节器
CN105320205A (zh) * 2014-07-30 2016-02-10 国家电网公司 一种具有低失调电压高psrr的带隙基准源
CN105320198A (zh) * 2014-06-26 2016-02-10 北京南瑞智芯微电子科技有限公司 一种低功耗高psrr带隙基准源

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116088B2 (en) * 2003-06-09 2006-10-03 Silicon Storage Technology, Inc. High voltage shunt regulator for flash memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661616A2 (en) * 1993-12-29 1995-07-05 AT&T Corp. Bandgap voltage reference generator
CN101063890A (zh) * 2007-03-21 2007-10-31 北京中星微电子有限公司 一种低压差的电压调节器
CN105320198A (zh) * 2014-06-26 2016-02-10 北京南瑞智芯微电子科技有限公司 一种低功耗高psrr带隙基准源
CN105320205A (zh) * 2014-07-30 2016-02-10 国家电网公司 一种具有低失调电压高psrr的带隙基准源

Also Published As

Publication number Publication date
CN107037851A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
EP2087589B1 (en) Low voltage oscillator for medical devices
CN103488227B (zh) 一种带隙基准电压电路
US9383760B2 (en) Temperature-compensated reference voltage system with very low power consumption based on an SCM structure with transistors of different threshold voltages
CN107168442B (zh) 带隙基准电压源电路
CN105974989A (zh) 一种基于亚阈值的低功耗全cmos基准源电路
CN103677031B (zh) 一种提供零温度系数电压和电流的方法及电路
CN108415503A (zh) 一种低压低功耗基准电路
Zeng et al. Ultra‐low‐power, high PSRR CMOS voltage reference with negative feedback
CN104242820A (zh) 一种具有温度补偿的低功耗流控环形振荡器
CN107037851B (zh) 基准电压源电压抑制电路及其植入集成电路和人工耳蜗
Shen et al. A 184-nW,− 78.3-dBm sensitivity antenna-coupled supply, temperature, and interference-robust wake-up receiver at 4.9 GHz
CN106339025B (zh) 一种应用于物联网节点的低电压高精度带隙基准电路
CN106155171A (zh) 线性温度系数补偿的带隙电压基准电路
CN206479868U (zh) 低温漂基准电压电路
Li et al. A subthreshold MOSFET bandgap reference with ultra-low power supply voltage
CN106843351A (zh) 可调电压产生电路
CN104977968A (zh) 一种高阶温度补偿的带隙基准电路
CN108508957A (zh) 一种低温度系数参考电压产生电路及检测装置
CN106843350A (zh) 带隙基准电路
CN103472878A (zh) 一种基准电流源
CN205883199U (zh) 一种晶体振荡器驱动电路
CN107861556A (zh) 一种用于射频中的低功耗基准电路
CN107959476A (zh) 低功耗电流饥饿型振荡器电路
CN107291146A (zh) 一种应用于微芯片的带隙电压源及芯片系统
CN206848852U (zh) 一种精确的por电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant