CN206848852U - 一种精确的por电路 - Google Patents
一种精确的por电路 Download PDFInfo
- Publication number
- CN206848852U CN206848852U CN201720775823.0U CN201720775823U CN206848852U CN 206848852 U CN206848852 U CN 206848852U CN 201720775823 U CN201720775823 U CN 201720775823U CN 206848852 U CN206848852 U CN 206848852U
- Authority
- CN
- China
- Prior art keywords
- resistance
- triode
- npn triode
- input
- pnp triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种精确的POR电路，包括NPN三极管M0‑M2、电阻R0‑R1、反相器INV1和第一电流镜，NPN三极管M0和M2的发射极面积相等，NPN三极管M0的发射极面积与NPN三极管M1的发射极面积的比值大于1，电阻R0的第一端作为阈值产生电路的输入端接输入电源，电阻R0的第二端分别接NPN三极管M0的集电极和基极，NPN三极管M0的发射极接地，NPN三极管M1的基极与NPN三极管M0的基极连接，NPN三极管M1的集电极接第一电流镜的输入端，NPN三极管M1的发射极串联电阻R1接地，NPN三极管M2的基极与NPN三极管M0的基极连接，NPN三极管M2的集电极接第一电流镜的输出端，NPN三极管M2的发射极接地，NPN三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
Description
技术领域
本实用新型属于电路技术领域，具体地涉及一种精确的POR电路。
背景技术
上电复位电路(Power On Reset电路，简称POR电路)已经广泛应用于各类系统芯片中。一个电路系统在刚刚上电的时候，电源电压还未达到预期的稳定状态，芯片中各个功能模块，各个电路节点电压和逻辑电平处于未知状态；从这种不确定的初始状态开始运行芯片，很可能会造成系统的错误执行，甚至会破坏整个系统的正常工作能力。为了使芯片从一个预定的初始状态开始工作，需要使用上电复位电路在上电初期产生一个复位信号，初始化整个系统芯片。
现有的POR电路大多基于反相器的结构，阈值受工艺、电压、温度(PVT)等影响很大，无法给出一个精确的POR阈值，这在一些需要低压，高精度，低功耗的的系统中无法满足指标
如图1所示的传统的基于反相器的POR电路，受PMOS管M3′和M4′的导通阈值、PMOS管M2′的导通电阻Rdson及电阻R1′的影响导致POR阈值不精确。实验结果表明该基于传统的反相器结构的POR电路受PVT影响阈值精度在0.9V左右。
发明内容
本实用新型的目的在于提供一种精确的POR电路用以解决上述问题。
为实现上述目的，本实用新型采用的技术方案为：一种精确的POR电路，包括阈值产生电路和反相器INV1，所述阈值产生电路包括NPN三极管M0-M2、电阻R0-R1和第一电流镜，所述NPN三极管M0和M2的发射极面积相等，所述NPN三极管M0的发射极面积与NPN三极管M1的发射极面积的比值大于1，所述电阻R0的第一端作为阈值产生电路的输入端接输入电源，所述电阻R0的第二端分别接NPN三极管M0的集电极和基极，所述NPN三极管M0的发射极接地，所述NPN三极管M1的基极与NPN三极管M0的基极连接，所述NPN三极管M1的集电极接第一电流镜的输入端，所述NPN三极管M1的发射极串联电阻R1接地，所述NPN三极管M2的基极与NPN三极管M0的基极连接，所述NPN三极管M2的集电极接第一电流镜的输出端，所述NPN三极管M2的发射极接地，所述NPN三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
进一步的，所述第一电流镜包括PMOS管M3和M4，所述PMOS管M3和M4的源极同时接输入电源，所述PMOS管M3和M4的栅极相连，所述PMOS管M3的栅极和漏极接NPN三极管M1的集电极，所述PMOS管M4的漏极接NPN三极管M2的集电极。
进一步的，所述第一电流镜包括PNP三极管M6和M7，所述PNP三极管M6和M7的发射极同时接输入电源，所述PNP三极管M6和M7的基极相连，所述PNP三极管M7的基极和集电极接NPN三极管M1的集电极，所述PNP三极管M6的集电极接NPN三极管M2的集电极。
进一步的，还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
更进一步的，所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源与地之间，所述电阻R3和R4的节点接运放A1的同相输入端，所述运放A1的反相输入端接电阻R0的第一端，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源，所述NMOS管M5的源极接电阻R0的第一端。
更进一步的，所述电阻R3和/或电阻R4为可调电阻。
本实用新型还公开了另一种精确的POR电路，包括阈值产生电路和反相器INV1，所述阈值产生电路包括PNP三极管M0-M2、电阻R0-R1和第二电流镜，所述PNP三极管M0和M2的发射极面积相等，所述PNP三极管M0的发射极面积与PNP三极管M1的发射极面积的比值大于1，所述PNP三极管M0的发射极作为阈值产生电路的输入端接输入电源，所述PNP三极管M0的集电极串联电阻R0接地，所述PNP三极管M0-M2的基极和PNP三极管M0的集电极连接，所述PNP三极管M1的发射极串联电阻R1接PNP三极管M0的发射极，所述PNP三极管M1的集电极接第二电流镜的输入端，所述PNP三极管M2的发射极接PNP三极管M0的发射极，所述PNP三极管M2的集电极接第二电流镜的输出端，所述PNP三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
进一步的，还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
更进一步的，所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源与地之间，所述电阻R3和R4的节点也运放A1的同相输入端，所述运放A1的反相输入端接PNP三极管M0的发射极，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源，所述NMOS管M5的源极接PNP三极管M0的发射极。
更进一步的，所述电阻R3和/或电阻R4为可调电阻。
本实用新型的有益技术效果：
本实用新型充分考虑了电源电压、工艺偏差、温度对阈值的影响，利用三极管VBE的负温度系数与KT/q的正温度系数互相抵消，从而极大减少温度对阈值的影响；利用双极型(bipolar)器件的VBE随工艺偏差很小的特性减少工艺偏差对阈值的影响，从而得到低功耗的高精度的POR电路，阈值受温度及工艺波动偏差很小。
本实用新型还可以产生任意阈值值，拓展了应用范围。
附图说明
图1为传统的基于反相器的POR电路原理图；
图2为本实用新型实施例一的电路原理图；
图3为本实用新型实施例一的第一电流镜的电路原理图；
图4为本实用新型实施例的第一电流镜的另一电路原理图；
图5为本实用新型实施例二的电路原理图；
图6为本实用新型实施例三的电路原理图；
具体实施方式
现结合附图和具体实施方式对本实用新型进一步说明。
实施例一
如图2所示，一种精确的POR电路，包括阈值产生电路和反相器INV1，所述阈值产生电路包括NPN三极管M0-M2、电阻R0-R1和第一电流镜1，所述NPN三极管M0和M2的发射极面积相等，所述NPN三极管M0的发射极面积与NPN三极管M1的发射极面积之比为N：1，N大于1，所述电阻R0的第一端作为阈值产生电路的输入端接输入电源VIN，所述电阻R0的第二端分别接NPN三极管M0的集电极和基极，所述NPN三极管M0的发射极接地，所述NPN三极管M1的基极与NPN三极管M0的基极连接，所述NPN三极管M1的集电极接第一电流镜1的输入端，所述NPN三极管M1的发射极串联电阻R1接地，所述NPN三极管M2的基极与NPN三极管M0的基极连接，所述NPN三极管M2的集电极接第一电流镜1的输出端，所述NPN三极管M2的发射极接地，所述NPN三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端，反相器INV1的输出端输出复位信号CMPOUT。
本具体实施例中，如图3所示，第一电流镜1包括PMOS管M3和M4，所述PMOS管M3和M4的源极同时接输入电源VIN，所述PMOS管M3和M4的栅极相连，所述PMOS管M3的栅极和漏极(输入端)接NPN三极管M1的集电极，所述PMOS管M4的漏极(输出端)接NPN三极管M2的集电极。
当然，在其它实施例中，第一电流镜1也可以采用如图4所示的电路，其包括PNP三极管M6和M7，所述PNP三极管M6和M7的发射极同时接输入电源VIN，所述PNP三极管M6和M7的基极相连，所述PNP三极管M7的基极和集电极(输入端)接NPN三极管M1的集电极，所述PNP三极管M6的集电极(输出端)接NPN三极管M2的集电极。
当然，在其它实施例中，第一电流镜1还可以采用现有的其它电流镜电路，此是本领域技术人员可以轻易实现的，不再详细说明。
工作原理：本实施例所产生的比较翻转阈值VIN_th满足公式(1):
(VIN_th-VBE0)/R0＝(VBE0-VBE1)/R1 (1)
其中，VBE0为NPN三极管M0的基极与发射极之间的电压差，VBE1为NPN三极管M1的基极与发射极之间的电压差，公式(1)经过变形成公式(2)
VIN_th＝VBE0+(R0/R1)(VBE0-VBE1) (2)
其中VBE0和VBE1是负温度系数，由二极管(NPN三极管M1采用二极管接法)的电流公式可以得出VBE0-VBE1满足关系式(3)
VBE0-VBE1＝(kT/q)*lnN (3)
K跟q为常数，T为温度，因此VBE0-VBE1是正温度系数，反相器INV1的翻转阈值VIN_th满足
VIN_th＝VBE0+(kT/q)*lnN*R0/R1 (4)
由于VBE0为负温度系数，(kT/q)*R0/R1为正温度系数，因此通过合适的N值及R0/R1可以使得VIN_th得到很好的温度补偿。同时NPN三极管M0是个双极器件，因此其VBE0受工艺波动的偏差很小，因此可以得到总体受温度工艺偏差很小的VIN_th。实验表明该电路受温度工艺波动造成的VIN_th偏差范围为79mV，远低于传统的基于反相器结构的900mV左右的波动。
本实施例中，由于VBE0的值在常温下约为0.7V左右，如果想要达到比较理想的温度补偿，最终的VIN_th为1.2V左右。
实施例二
如图5所示，本实施例与实施例一的区别在于：还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
本具体实施例中，所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源VIN与地之间，所述电阻R3和R4的节点接运放A1的同相输入端，所述运放A1的反相输入端接电阻R0的第一端(阈值产生电路的输入端)，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源VIN，所述NMOS管M5的源极接电阻R0的第一端。
本具体实施例中，所述电阻R3和/或电阻R4为可调电阻。
当然，在其它实施例中，分压电路还可以采用现有的分压电路结构，此是本领域技术人员可以轻易实现的，不再详细说明。
工作原理：阈值产生电路的输入端的输入电压VCC是通过电阻R3、电阻R4、NMOS管M5及运放A1得到，通过负反馈环路使得VCC＝R4/(R3+R4)*VIN。通过实施例一的分析得知电压VCC的最优阈值在1.2V左右，因此，本实施例的阈值为VIN_th＝1.2V*(R3+R4)/R3，通过改变电阻R3和/或电阻R4的阻值，即可得到任意的阈值VIN_th。
实施三
如图6所示，一种精确的POR电路，包括阈值产生电路和反相器INV1，所述阈值产生电路包括PNP三极管M0-M2、电阻R0-R1和第二电流镜2，所述PNP三极管M0和M2的发射极面积相等，所述PNP三极管M0的发射极面积与PNP三极管M1的发射极面积之比为N:1，N大于1，所述PNP三极管M0的发射极作为阈值产生电路的输入端接输入电源VIN，所述PNP三极管M0的集电极串联电阻R0接地，所述PNP三极管M0-M2的基极和PNP三极管M0的集电极连接，所述PNP三极管M1的发射极串联电阻R1接PNP三极管M0的发射极，所述PNP三极管M1的集电极接第二电流镜2的输入端，所述PNP三极管M2的发射极接PNP三极管M0的发射极，所述PNP三极管M2的集电极接第二电流镜2的输出端，所述PNP三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端，反相器INV1的输出端输出复位信号CMPOUT。
本具体实施例中，第二电流镜2采用现有的电流镜电路，此是本领域技术人员可以轻易实现的，不再详细说明。
本实施例的工作原理与实施例一相似，具体可以参考实施例一，此不再详细说明。
实施例四
本实施例与实施例三的区别在于：还包括分压电路，所述分压电路的输入端接输入电源VIN，所述分压电路的输出端接阈值产生电路的输入端。
本具体实施例中，分压电路与实施例二的分压电路结构相同，具体可以参考实施例二，此不再细说。
本实施例的工作原理与实施例二相似，具体可以参考实施例二，此不再详细说明。
尽管结合优选实施方案具体展示和介绍了本实用新型，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本实用新型的精神和范围内，在形式上和细节上可以对本实用新型做出各种变化，均为本实用新型的保护范围。
Claims (10)
1.一种精确的POR电路，其特征在于：包括阈值产生电路和反相器INV1，所述阈值产生电路包括NPN三极管M0-M2、电阻R0-R1和第一电流镜，所述NPN三极管M0和M2的发射极面积相等，所述NPN三极管M0的发射极面积与NPN三极管M1的发射极面积的比值大于1，所述电阻R0的第一端作为阈值产生电路的输入端接输入电源，所述电阻R0的第二端分别接NPN三极管M0的集电极和基极，所述NPN三极管M0的发射极接地，所述NPN三极管M1的基极与NPN三极管M0的基极连接，所述NPN三极管M1的集电极接第一电流镜的输入端，所述NPN三极管M1的发射极串联电阻R1接地，所述NPN三极管M2的基极与NPN三极管M0的基极连接，所述NPN三极管M2的集电极接第一电流镜的输出端，所述NPN三极管M2的发射极接地，所述NPN三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
2.根据权利要求1所述的精确的POR电路，其特征在于：所述第一电流镜包括PMOS管M3和M4，所述PMOS管M3和M4的源极同时接输入电源，所述PMOS管M3和M4的栅极相连，所述PMOS管M3的栅极和漏极接NPN三极管M1的集电极，所述PMOS管M4的漏极接NPN三极管M2的集电极。
3.根据权利要求1所述的精确的POR电路，其特征在于：所述第一电流镜包括PNP三极管M6和M7，所述PNP三极管M6和M7的发射极同时接输入电源，所述PNP三极管M6和M7的基极相连，所述PNP三极管M7的基极和集电极接NPN三极管M1的集电极，所述PNP三极管M6的集电极接NPN三极管M2的集电极。
4.根据权利要求1-3任意一项所述的精确的POR电路，其特征在于：还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
5.根据权利要求4所述的精确的POR电路，其特征在于：所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源与地之间，所述电阻R3和R4的节点接运放A1的同相输入端，所述运放A1的反相输入端接电阻R0的第一端，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源，所述NMOS管M5的源极接电阻R0的第一端。
6.根据权利要求5所述的精确的POR电路，其特征在于：所述电阻R3和/或电阻R4为可调电阻。
7.一种精确的POR电路，其特征在于：包括阈值产生电路和反相器INV1，所述阈值产生电路包括PNP三极管M0-M2、电阻R0-R1和第二电流镜，所述PNP三极管M0和M2的发射极面积相等，所述PNP三极管M0的发射极面积与PNP三极管M1的发射极面积的比值大于1，所述PNP三极管M0的发射极作为阈值产生电路的输入端接输入电源，所述PNP三极管M0的集电极串联电阻R0接地，所述PNP三极管M0-M2的基极和PNP三极管M0的集电极连接，所述PNP三极管M1的发射极串联电阻R1接PNP三极管M0的发射极，所述PNP三极管M1的集电极接第二电流镜的输入端，所述PNP三极管M2的发射极接PNP三极管M0的发射极，所述PNP三极管M2的集电极接第二电流镜的输出端，所述PNP三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
8.根据权利要求7所述的精确的POR电路，其特征在于：还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
9.根据权利要求8所述的精确的POR电路，其特征在于：所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源与地之间，所述电阻R3和R4的节点也运放A1的同相输入端，所述运放A1的反相输入端接PNP三极管M0的发射极，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源，所述NMOS管M5的源极接PNP三极管M0的发射极。
10.根据权利要求9所述的精确的POR电路，其特征在于：所述电阻R3和/或电阻R4为可调电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720775823.0U CN206848852U (zh) | 2017-06-29 | 2017-06-29 | 一种精确的por电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720775823.0U CN206848852U (zh) | 2017-06-29 | 2017-06-29 | 一种精确的por电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206848852U true CN206848852U (zh) | 2018-01-05 |
Family
ID=60803206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720775823.0U Withdrawn - After Issue CN206848852U (zh) | 2017-06-29 | 2017-06-29 | 一种精确的por电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206848852U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107066018A (zh) * | 2017-06-29 | 2017-08-18 | 英麦科（厦门）微电子科技有限公司 | 一种精确的por电路 |
-
2017
- 2017-06-29 CN CN201720775823.0U patent/CN206848852U/zh not_active Withdrawn - After Issue
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107066018A (zh) * | 2017-06-29 | 2017-08-18 | 英麦科（厦门）微电子科技有限公司 | 一种精确的por电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103488227B (zh) | 一种带隙基准电压电路 | |
| CN103092253B (zh) | 参考电压产生电路 | |
| CN104298293B (zh) | 一种带曲率补偿的带隙基准电压源 | |
| CN107390771B (zh) | 同时产生多种温度特性参考电流的带隙基准参考源电路 | |
| CN107992156B (zh) | 一种亚阈值低功耗无电阻式基准电路 | |
| CN104993454B (zh) | 过温保护电路 | |
| CN104503528A (zh) | 一种降低失调影响的低噪声带隙基准电路 | |
| CN101788835B (zh) | 自适应基极电流补偿曲率校正的带隙基准源 | |
| CN104111688B (zh) | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 | |
| CN103455074B (zh) | 一种带隙基准电路及芯片 | |
| CN109976425A (zh) | 一种低温度系数基准源电路 | |
| CN103631297A (zh) | 低压输出带隙基准电路 | |
| CN103427812A (zh) | 一种上电复位电路及其方法 | |
| CN106055002A (zh) | 低压输出的带隙基准电路 | |
| CN105846397A (zh) | 一种高精度过温保护电路 | |
| CN103412608B (zh) | 一种带隙基准电路 | |
| CN104965556A (zh) | 带隙基准电压电路 | |
| CN206757446U (zh) | 用于信号放大器的二阶补偿带隙基准电路 | |
| CN107066018B (zh) | 一种精确的por电路 | |
| CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
| CN206848852U (zh) | 一种精确的por电路 | |
| CN209132656U (zh) | 一种高精度指数型温度补偿cmos带隙基准电路 | |
| CN206627224U (zh) | 温度监测电路 | |
| CN102931833B (zh) | 一种模拟电路中的高压转低压电路 | |
| CN109343641A (zh) | 一种高精度的电流基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20180105 Effective date of abandoning: 20180928 |