CN107066018B - 一种精确的por电路 - Google Patents
一种精确的por电路 Download PDFInfo
- Publication number
- CN107066018B CN107066018B CN201710515232.4A CN201710515232A CN107066018B CN 107066018 B CN107066018 B CN 107066018B CN 201710515232 A CN201710515232 A CN 201710515232A CN 107066018 B CN107066018 B CN 107066018B
- Authority
- CN
- China
- Prior art keywords
- resistance
- triode
- emitter
- collector
- npn triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101150110971 CIN7 gene Proteins 0.000 claims abstract description 17
- 101150110298 INV1 gene Proteins 0.000 claims abstract description 17
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims abstract description 17
- 230000005611 electricity Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种精确的POR电路，包括NPN三极管M0‑M2、电阻R0‑R1、反相器INV1和第一电流镜，NPN三极管M0和M2的发射极面积相等，NPN三极管M0的发射极面积与NPN三极管M1的发射极面积的比值大于1，电阻R0的第一端作为阈值产生电路的输入端接输入电源，电阻R0的第二端分别接NPN三极管M0的集电极和基极，NPN三极管M0的发射极接地，NPN三极管M1的基极与NPN三极管M0的基极连接，NPN三极管M1的集电极接第一电流镜的输入端，NPN三极管M1的发射极串联电阻R1接地，NPN三极管M2的基极与NPN三极管M0的基极连接，NPN三极管M2的集电极接第一电流镜的输出端，NPN三极管M2的发射极接地，NPN三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
Description
技术领域
本发明属于电路技术领域，具体地涉及一种精确的POR电路。
背景技术
上电复位电路(Power On Reset电路，简称POR电路)已经广泛应用于各类系统芯片中。一个电路系统在刚刚上电的时候，电源电压还未达到预期的稳定状态，芯片中各个功能模块，各个电路节点电压和逻辑电平处于未知状态；从这种不确定的初始状态开始运行芯片，很可能会造成系统的错误执行，甚至会破坏整个系统的正常工作能力。为了使芯片从一个预定的初始状态开始工作，需要使用上电复位电路在上电初期产生一个复位信号，初始化整个系统芯片。
现有的POR电路大多基于反相器的结构，阈值受工艺、电压、温度(PVT)等影响很大，无法给出一个精确的POR阈值，这在一些需要低压，高精度，低功耗的的系统中无法满足指标
如图1所示的传统的基于反相器的POR电路，受PMOS管M3′和M4′的导通阈值、PMOS管M2′的导通电阻Rdson及电阻R1′的影响导致POR阈值不精确。实验结果表明该基于传统的反相器结构的POR电路受PVT影响阈值精度在0.9V左右。
发明内容
本发明的目的在于提供一种精确的POR电路用以解决上述问题。
为实现上述目的，本发明采用的技术方案为：一种精确的POR电路，包括阈值产生电路和反相器INV1，所述阈值产生电路包括NPN三极管M0-M2、电阻R0-R1和第一电流镜，所述NPN三极管M0和M2的发射极面积相等，所述NPN三极管M0的发射极面积与NPN三极管M1的发射极面积的比值大于1，所述电阻R0的第一端作为阈值产生电路的输入端接输入电源，所述电阻R0的第二端分别接NPN三极管M0的集电极和基极，所述NPN三极管M0的发射极接地，所述NPN三极管M1的基极与NPN三极管M0的基极连接，所述NPN三极管M1的集电极接第一电流镜的输入端，所述NPN三极管M1的发射极串联电阻R1接地，所述NPN三极管M2的基极与NPN三极管M0的基极连接，所述NPN三极管M2的集电极接第一电流镜的输出端，所述NPN三极管M2的发射极接地，所述NPN三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
进一步的，所述第一电流镜包括PMOS管M3和M4，所述PMOS管M3和M4的源极同时接输入电源，所述PMOS管M3和M4的栅极相连，所述PMOS管M3的栅极和漏极接NPN三极管M1的集电极，所述PMOS管M4的漏极接NPN三极管M2的集电极。
进一步的，所述第一电流镜包括PNP三极管M6和M7，所述PNP三极管M6和M7的发射极同时接输入电源，所述PNP三极管M6和M7的基极相连，所述PNP三极管M7的基极和集电极接NPN三极管M1的集电极，所述PNP三极管M6的集电极接NPN三极管M2的集电极。
进一步的，还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
更进一步的，所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源与地之间，所述电阻R3和R4之间的节点接运放A1的同相输入端，所述运放A1的反相输入端接电阻R0的第一端，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源，所述NMOS管M5的源极接电阻R0的第一端。
更进一步的，所述电阻R3和/或电阻R4为可调电阻。
本发明还公开了另一种精确的POR电路，包括阈值产生电路和反相器INV1，所述阈值产生电路包括PNP三极管M0-M2、电阻R0-R1和第二电流镜，所述PNP三极管M0和M2的发射极面积相等，所述PNP三极管M0的发射极面积与PNP三极管M1的发射极面积的比值大于1，所述PNP三极管M0的发射极作为阈值产生电路的输入端接输入电源，所述PNP三极管M0的集电极串联电阻R0接地，所述PNP三极管M0-M2的基极和PNP三极管M0的集电极连接，所述PNP三极管M1的发射极串联电阻R1接PNP三极管M0的发射极，所述PNP三极管M1的集电极接第二电流镜的输入端，所述PNP三极管M2的发射极接PNP三极管M0的发射极，所述PNP三极管M2的集电极接第二电流镜的输出端，所述PNP三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
进一步的，还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
更进一步的，所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源与地之间，所述电阻R3和R4之间的节点接运放A1的同相输入端，所述运放A1的反相输入端接PNP三极管M0的发射极，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源，所述NMOS管M5的源极接PNP三极管M0的发射极。
更进一步的，所述电阻R3和/或电阻R4为可调电阻。
本发明的有益技术效果：
本发明充分考虑了电源电压、工艺偏差、温度对阈值的影响，利用三极管VBE的负温度系数与KT/q的正温度系数互相抵消，从而极大减少温度对阈值的影响；利用双极型(bipolar)器件的VBE随工艺偏差很小的特性减少工艺偏差对阈值的影响，从而得到低功耗的高精度的POR电路，阈值受温度及工艺波动偏差很小。
本发明还可以产生任意阈值值，拓展了应用范围。
附图说明
图1为传统的基于反相器的POR电路原理图；
图2为本发明实施例一的电路原理图；
图3为本发明实施例一的第一电流镜的电路原理图；
图4为本发明实施例的第一电流镜的另一电路原理图；
图5为本发明实施例二的电路原理图；
图6为本发明实施例三的电路原理图；
具体实施方式
现结合附图和具体实施方式对本实用新型进一步说明。
实施例一
如图2所示，一种精确的POR电路，包括阈值产生电路和反相器INV1，所述阈值产生电路包括NPN三极管M0-M2、电阻R0-R1和第一电流镜1，所述NPN三极管M0和M2的发射极面积相等，所述NPN三极管M0的发射极面积与NPN三极管M1的发射极面积之比为N：1，N大于1，所述电阻R0的第一端作为阈值产生电路的输入端接输入电源VIN，所述电阻R0的第二端分别接NPN三极管M0的集电极和基极，所述NPN三极管M0的发射极接地，所述NPN三极管M1的基极与NPN三极管M0的基极连接，所述NPN三极管M1的集电极接第一电流镜1的输入端，所述NPN三极管M1的发射极串联电阻R1接地，所述NPN三极管M2的基极与NPN三极管M0的基极连接，所述NPN三极管M2的集电极接第一电流镜1的输出端，所述NPN三极管M2的发射极接地，所述NPN三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端，反相器INV1的输出端输出复位信号CMPOUT。
本具体实施例中，如图3所示，第一电流镜1包括PMOS管M3和M4，所述PMOS管M3和M4的源极同时接输入电源VIN，所述PMOS管M3和M4的栅极相连，所述PMOS管M3的栅极和漏极(输入端)接NPN三极管M1的集电极，所述PMOS管M4的漏极(输出端)接NPN三极管M2的集电极。
当然，在其它实施例中，第一电流镜1也可以采用如图4所示的电路，其包括PNP三极管M6和M7，所述PNP三极管M6和M7的发射极同时接输入电源VIN，所述PNP三极管M6和M7的基极相连，所述PNP三极管M7的基极和集电极(输入端)接NPN三极管M1的集电极，所述PNP三极管M6的集电极(输出端)接NPN三极管M2的集电极。
当然，在其它实施例中，第一电流镜1还可以采用现有的其它电流镜电路，此是本领域技术人员可以轻易实现的，不再详细说明。
工作原理：本实施例所产生的比较翻转阈值VIN_th满足公式(1):
(VIN_th-VBE0)/R0＝(VBE0-VBE1)/R1 (1)
其中，VBE0为NPN三极管M0的基极与发射极之间的电压差，VBE1为NPN三极管M1的基极与发射极之间的电压差，公式(1)经过变形成公式(2)
VIN_th＝VBE0+(R0/R1)(VBE0-VBE1) (2)
其中VBE0和VBE1是负温度系数，由二极管(NPN三极管M1采用二极管接法)的电流公式可以得出VBE0-VBE1满足关系式(3)
VBE0-VBE1＝(kT/q)*lnN (3)
K跟q为常数，T为温度，因此VBE0-VBE1是正温度系数，反相器INV1的翻转阈值VIN_th满足
VIN_th＝VBE0+(kT/q)*lnN*R0/R1 (4)
由于VBE0为负温度系数，(kT/q)*R0/R1为正温度系数，因此通过合适的N值及R0/R1可以使得VIN_th得到很好的温度补偿。同时NPN三极管M0是个双极器件，因此其VBE0受工艺波动的偏差很小，因此可以得到总体受温度工艺偏差很小的VIN_th。实验表明该电路受温度工艺波动造成的VIN_th偏差范围为79mV，远低于传统的基于反相器结构的900mV左右的波动。
本实施例中，由于VBE0的值在常温下约为0.7V左右，如果想要达到比较理想的温度补偿，最终的VIN_th为1.2V左右。
实施例二
如图5所示，本实施例与实施例一的区别在于：还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
本具体实施例中，所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源VIN与地之间，所述电阻R3和R4之间的节点接运放A1的同相输入端，所述运放A1的反相输入端接电阻R0的第一端(阈值产生电路的输入端)，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源VIN，所述NMOS管M5的源极接电阻R0的第一端。
本具体实施例中，所述电阻R3和/或电阻R4为可调电阻。
当然，在其它实施例中，分压电路还可以采用现有的分压电路结构，此是本领域技术人员可以轻易实现的，不再详细说明。
工作原理：阈值产生电路的输入端的输入电压VCC是通过电阻R3、电阻R4、NMOS管M5及运放A1得到，通过负反馈环路使得VCC＝R4/(R3+R4)*VIN。通过实施例一的分析得知电压VCC的最优阈值在1.2V左右，因此，本实施例的阈值为VIN_th＝1.2V*(R3+R4)/R3，通过改变电阻R3和/或电阻R4的阻值，即可得到任意的阈值VIN_th。
实施三
如图6所示，一种精确的POR电路，包括阈值产生电路和反相器INV1，所述阈值产生电路包括PNP三极管M0-M2、电阻R0-R1和第二电流镜2，所述PNP三极管M0和M2的发射极面积相等，所述PNP三极管M0的发射极面积与PNP三极管M1的发射极面积之比为N:1，N大于1，所述PNP三极管M0的发射极作为阈值产生电路的输入端接输入电源VIN，所述PNP三极管M0的集电极串联电阻R0接地，所述PNP三极管M0-M2的基极和PNP三极管M0的集电极连接，所述PNP三极管M1的发射极串联电阻R1接PNP三极管M0的发射极，所述PNP三极管M1的集电极接第二电流镜2的输入端，所述PNP三极管M2的发射极接PNP三极管M0的发射极，所述PNP三极管M2的集电极接第二电流镜2的输出端，所述PNP三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端，反相器INV1的输出端输出复位信号CMPOUT。
本具体实施例中，第二电流镜2采用现有的电流镜电路，此是本领域技术人员可以轻易实现的，不再详细说明。
本实施例的工作原理与实施例一相似，具体可以参考实施例一，此不再详细说明。
实施例四
本实施例与实施例三的区别在于：还包括分压电路，所述分压电路的输入端接输入电源VIN，所述分压电路的输出端接阈值产生电路的输入端。
本具体实施例中，分压电路与实施例二的分压电路结构相同，具体可以参考实施例二，此不再细说。
本实施例的工作原理与实施例二相似，具体可以参考实施例二，此不再详细说明。
尽管结合优选实施方案具体展示和介绍了本发明，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本发明的精神和范围内，在形式上和细节上可以对本发明做出各种变化，均为本发明的保护范围。
Claims (10)
1.一种精确的POR电路，其特征在于：包括阈值产生电路和反相器INV1，所述阈值产生电路包括NPN三极管M0-M2、电阻R0-R1和第一电流镜，所述NPN三极管M0和M2的发射极面积相等，所述NPN三极管M0的发射极面积与NPN三极管M1的发射极面积的比值大于1，所述电阻R0的第一端作为阈值产生电路的输入端接输入电源，所述电阻R0的第二端分别接NPN三极管M0的集电极和基极，所述NPN三极管M0的发射极接地，所述NPN三极管M1的基极与NPN三极管M0的基极连接，所述NPN三极管M1的集电极接第一电流镜的输入端，所述NPN三极管M1的发射极串联电阻R1接地，所述NPN三极管M2的基极与NPN三极管M0的基极连接，所述NPN三极管M2的集电极接第一电流镜的输出端，所述NPN三极管M2的发射极接地，所述NPN三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
2.根据权利要求1所述的精确的POR电路，其特征在于：所述第一电流镜包括PMOS管M3和M4，所述PMOS管M3和M4的源极同时接输入电源，所述PMOS管M3和M4的栅极相连，所述PMOS管M3的栅极和漏极接NPN三极管M1的集电极，所述PMOS管M4的漏极接NPN三极管M2的集电极。
3.根据权利要求1所述的精确的POR电路，其特征在于：所述第一电流镜包括PNP三极管M6和M7，所述PNP三极管M6和M7的发射极同时接输入电源，所述PNP三极管M6和M7的基极相连，所述PNP三极管M7的基极和集电极接NPN三极管M1的集电极，所述PNP三极管M6的集电极接NPN三极管M2的集电极。
4.根据权利要求1-3任意一项所述的精确的POR电路，其特征在于：还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
5.根据权利要求4所述的精确的POR电路，其特征在于：所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源与地之间，所述电阻R3和R4之间的节点接运放A1的同相输入端，所述运放A1的反相输入端接电阻R0的第一端，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源，所述NMOS管M5的源极接电阻R0的第一端。
6.根据权利要求5所述的精确的POR电路，其特征在于：所述电阻R3和/或电阻R4为可调电阻。
7.一种精确的POR电路，其特征在于：包括阈值产生电路和反相器INV1，所述阈值产生电路包括PNP三极管M0-M2、电阻R0-R1和第二电流镜，所述PNP三极管M0和M2的发射极面积相等，所述PNP三极管M0的发射极面积与PNP三极管M1的发射极面积的比值大于1，所述PNP三极管M0的发射极作为阈值产生电路的输入端接输入电源，所述PNP三极管M0的集电极串联电阻R0接地，所述PNP三极管M0-M2的基极和PNP三极管M0的集电极连接，所述PNP三极管M1的发射极串联电阻R1接PNP三极管M0的发射极，所述PNP三极管M1的集电极接第二电流镜的输入端，所述PNP三极管M2的发射极接PNP三极管M0的发射极，所述PNP三极管M2的集电极接第二电流镜的输出端，所述PNP三极管M2的集电极作为阈值产生电路的输出端接反相器INV1的输入端。
8.根据权利要求7所述的精确的POR电路，其特征在于：还包括分压电路，所述分压电路的输入端接输入电源，所述分压电路的输出端接阈值产生电路的输入端。
9.根据权利要求8所述的精确的POR电路，其特征在于：所述分压电路包括电阻R3-R4、运放A1和NMOS管M5，所述电阻R3和R4串联后接在输入电源与地之间，所述电阻R3和R4之间的节点接运放A1的同相输入端，所述运放A1的反相输入端接PNP三极管M0的发射极，所述运放A1的输出端接NMOS管M5的栅极，所述NMOS管M5的漏极接输入电源，所述NMOS管M5的源极接PNP三极管M0的发射极。
10.根据权利要求9所述的精确的POR电路，其特征在于：所述电阻R3和/或电阻R4为可调电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710515232.4A CN107066018B (zh) | 2017-06-29 | 2017-06-29 | 一种精确的por电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710515232.4A CN107066018B (zh) | 2017-06-29 | 2017-06-29 | 一种精确的por电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107066018A CN107066018A (zh) | 2017-08-18 |
| CN107066018B true CN107066018B (zh) | 2018-09-28 |
Family
ID=59613957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710515232.4A Active CN107066018B (zh) | 2017-06-29 | 2017-06-29 | 一种精确的por电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107066018B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110706726B (zh) * | 2019-01-23 | 2020-07-28 | 深圳市芯天下技术有限公司 | 一种上电复位电压稳定的上电复位电路 |
| CN112134550A (zh) * | 2020-09-23 | 2020-12-25 | 苏州坤元微电子有限公司 | 上电复位电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847586A (en) * | 1995-11-08 | 1998-12-08 | Burstein; Steven | Enhanced power-on-reset/low voltage detection circuit |
| CN102403988B (zh) * | 2011-12-22 | 2013-03-27 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
| CN103427812B (zh) * | 2012-05-25 | 2015-04-01 | 国家电网公司 | 一种上电复位电路及其方法 |
| CN106027006B (zh) * | 2016-05-18 | 2019-02-05 | 上海华虹宏力半导体制造有限公司 | 上电复位电路 |
| CN206848852U (zh) * | 2017-06-29 | 2018-01-05 | 英麦科（厦门）微电子科技有限公司 | 一种精确的por电路 |
-
2017
- 2017-06-29 CN CN201710515232.4A patent/CN107066018B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107066018A (zh) | 2017-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103488227B (zh) | 一种带隙基准电压电路 | |
| CN103092253B (zh) | 参考电压产生电路 | |
| CN111610812B (zh) | 一种带隙基准电源产生电路及集成电路 | |
| CN104111688B (zh) | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 | |
| CN104679092B (zh) | 宽电源电压的过温迟滞保护电路 | |
| CN107066018B (zh) | 一种精确的por电路 | |
| CN104965556A (zh) | 带隙基准电压电路 | |
| CN103412608B (zh) | 一种带隙基准电路 | |
| CN206757446U (zh) | 用于信号放大器的二阶补偿带隙基准电路 | |
| CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
| CN209433274U (zh) | 一种自偏置的恒流生成电路结构 | |
| CN107478890A (zh) | 一种用于集成电路的电流检测装置 | |
| CN206848852U (zh) | 一种精确的por电路 | |
| CN102854913B (zh) | 一种带隙基准电压源电路 | |
| CN206627224U (zh) | 温度监测电路 | |
| CN114062765A (zh) | 一种低功耗高精度电压检测电路 | |
| CN203643886U (zh) | 一种带隙基准源电路和带隙基准源 | |
| CN107132405B (zh) | 一种用于同步降压型变换器的过零检测电路 | |
| CN106339025A (zh) | 一种应用于物联网节点的低电压高精度带隙基准电路 | |
| CN208314603U (zh) | 一种零温漂电流偏置电路 | |
| CN104345762B (zh) | 电压产生装置 | |
| CN206818787U (zh) | 一种用于同步降压型变换器的过零检测电路 | |
| CN102625528A (zh) | 一种恒流控制电路及电子设备 | |
| CN205427686U (zh) | 一种高精度过温保护电路 | |
| CN209821691U (zh) | 一种直流电源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20170818 Assignee: Zhihui Xinlian (Xiamen) Microelectronics Co., Ltd. Assignor: British harvest (Xiamen) Micro Electronics Technology Co., Ltd. Contract record no.: 2019350000008 Denomination of invention: Accurate POR circuit Granted publication date: 20180928 License type: Common License Record date: 20190722 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Accurate POR circuit Effective date of registration: 20200603 Granted publication date: 20180928 Pledgee: Xiamen finance Company limited by guarantee Pledgor: INMICRO (XIAMEN) MICROELECTRONIC TECHNOLOGY Co.,Ltd. Registration number: Y2020980002724 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20220107 Granted publication date: 20180928 Pledgee: Xiamen finance Company limited by guarantee Pledgor: INMICRO (XIAMEN) MICROELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2020980002724 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220407 Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee after: Tuoer Microelectronics Co.,Ltd. Address before: Unit 116, No. 1702, Gangzhong Road, Xiamen area, China (Fujian) pilot Free Trade Zone, Xiamen, Fujian 361000 Patentee before: INMICRO (XIAMEN) MICROELECTRONIC TECHNOLOGY CO.,LTD. |
|
| TR01 | Transfer of patent right |