CN110034753A - 一种P型VDMOS的high-side高速驱动电路及其驱动方法 - Google Patents
一种P型VDMOS的high-side高速驱动电路及其驱动方法 Download PDFInfo
- Publication number
- CN110034753A CN110034753A CN201910324525.3A CN201910324525A CN110034753A CN 110034753 A CN110034753 A CN 110034753A CN 201910324525 A CN201910324525 A CN 201910324525A CN 110034753 A CN110034753 A CN 110034753A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- oxide
- metal
- grid
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000000694 effects Effects 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 558
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 30
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 30
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 30
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 30
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 30
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 27
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 27
- 101150110971 CIN7 gene Proteins 0.000 claims description 21
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 21
- 101150110298 INV1 gene Proteins 0.000 claims description 21
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 21
- 230000005611 electricity Effects 0.000 claims description 12
- 101001124304 Xenopus tropicalis Nuclear receptor subfamily 2 group C member 1 Proteins 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 239000003381 stabilizer Substances 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种P型VDMOS的high‑side高速驱动电路，驱动电路芯片内部电路设计简单，不仅面积小而且还有很小的待机电流，驱动管的开启时具有很快的上升时间和较好的压摆率，根据不同的电路需求灵活VDMOS管的栅极电压，得到不同的输出电压。适用于各种各样的P型VDMOS器件，起到减小面积，降低成本的效果。本发明的VDMOS管的栅极电压在5V‑12V之间根据电路需求进行调整；在电路设计时对电流进行有效地温度补偿，不需要特殊的高压工艺跟额外的Mask，并且使用过程安全可靠，不仅节约成本，还大大减少了研发周期。
Description
技术领域
本发明涉及电路领域，尤其是一种高压VDMOS驱动电路。
背景技术
新世纪随着科技不断地发展，家用电器不断地小型化集成化，也就加大了对芯片的需求。目前大量的电子产品中都需要采用驱动芯片来工作，对芯片的面积要求也是越小越好，成本越低越好。目前绝大多数驱动芯片中的电路设计所采用的工艺为CMOS工艺，如图1所示：电路通过Reference电路将输入的VCC电压转换成VCC-5V的电路内部工作电压，通过Level Shift电路将VCC电压转换成电路中可以切换的不同工作电压，进一步驱动Drive电路产生驱动MOS管栅极的电压，MOS管开启，电路开始工作。这种电路目前存在一些缺点：内部电路比较复杂，功率管开启时间过长，并且对MOS驱动管必须采用高栅压的工艺，就会导致芯片占用的面积过大，造成芯片的待机电流很大，在流片时还需要额外的Mask，增加了芯片的设计成本。
发明内容
为了克服现有技术的不足，本发明提供一种驱动电压可调的P型VDMOS的high-side高速驱动电路，驱动电路芯片内部电路设计简单，对MOS管的工艺无特殊要求，不仅面积小而且还有很小的待机电流，驱动管的开启时具有很快的上升时间和较好的压摆率，可以根据不同的电路需求灵活VDMOS管的栅极电压，可以得到不同的输出电压。可以很好地适用于各种各样的P型VDMOS器件，起到减小面积，降低成本的效果。
本发明解决其技术问题所采用的技术方案是：
一种P型VDMOS的high-side高速驱动电路，包括P沟道增强型MOS管PM1-PM8，高压P沟道增强型MOS管PM9-PM10，N沟道增强型MOS管NM1-NM12，高压VDMOS管VDMOS1，电阻R1-R2，稳压二极管D1-D2，电流源IDC，反相器INV1-INV3，或非门NOR1-NOR2，迟滞电路Delay1-Delay2，高压输入端口VCC、输出端口VOUT和逻辑输入端口HS-ON。
所述P沟道增强型MOS管PM1源极连接VCC端口，栅极漏极连接MOS管PM2栅极和MOS管NM2漏极；所述P沟道增强型MOS管PM2源极连接VCC端口，栅极连接MOS管PM1栅极和MOS管NM2漏极，漏极连接MOS管PM3的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极；所述P沟道增强型MOS管PM3源极连接VCC端口，栅极连接MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接MOS管PM2的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极、高压MOS管PM9的栅极；所述P沟道增强型MOS管PM4源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极，漏极连接MOS管PM3的栅极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D1阴极连接VCC端口，阳极连接MOS管PM3的栅极、MOS管PM4的漏极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D2阴极连接VCC端口，阳极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和高压MOS管PM9的栅极；其中MOS管PM1和PM2构成电流镜电路，MOS管PM3和PM4构成钳位电路，电流镜电路、钳位电路和稳压二极管D1、D2共同将MOS管PM3和PM4的漏极支路根据不同工作状态对应支路电压钳位在VCC-VDZ电压值，VDZ为稳压二极管压降电压。
所述P沟道增强型MOS管PM5源极连接VCC端口，栅极漏极连接MOS管PM6的栅极和MOS管NM6的漏极；所述P沟道增强型MOS管PM6源极连接VCC端口，栅极连接MOS管PM5的栅极漏极和MOS管NM6的漏极，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述P沟道增强型MOS管PM7源极连接VCC端口，栅极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接电阻R1的一端；所述P沟道增强型MOS管PM8源极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM6的漏极和MOS管NM8的漏极，栅极漏极连接高压MOS管PM10的栅极和MOS管NM10的漏极；所述电阻R1一端连接MOS管PM7的漏极，另一端连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、MOS管PM6的漏极、MOS管PM8的源极和MOS管NM8的漏极。其中MOS管MP5和MP6构成电流镜电路，电阻R1起负载电阻的作用。
所述高压P沟道增强型MOS管PM9源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和二极管D2的阳极，漏极连接高压MOS管PM10的源极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端；所述高压P沟道增强型MOS管PM10源极连接高压MOS管PM9的漏极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端，栅极连接MOS管PM8的栅极漏极和MOS管NM10的漏极，漏极接地；所述高压VDMOS管VDMOS1的源极连接VCC端口，栅极连接高压MOS管PM9的漏极、高压MOS管PM10的源极和电阻R2的另一端，漏极连接VOUT输出端口；所述电阻R2一端连接VCC端口，另一端连接高压MOS管PM9的漏极、高压MOS管PM10的源极和高压VDMOS管VDMOS1的栅极。其中MOS管PM9和PM10构成推挽级输出电路，电阻R2为高压MOS管PM10的源极支路的偏置电阻，高压VDMOS管VDMOS1为整体电路的输出功率管。
所述电流源IDC正端连接VCC端口，负端连接MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM1源极接地，栅极漏极连接电流源IDC负端、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接MOS管NM2的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM5源极接地，漏极连接MOS管NM4的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM7源极接地，漏极连接MOS管NM6的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接MOS管NM8的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM11源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极。其中电流源IDC提供偏置电流，MOS管NM1、NM3、NM5、NM7、NM9、NM11和NM12构成电流镜电路，电流镜电路负责镜像电流源IDC产生的电流。
所述N沟道增强型MOS管NM2源极连接MOS管NM3的漏极，栅极连接或非门NOR2的输出端，漏极连接MOS管PM1的栅极漏极和MOS管PM2的栅极；所述N沟道增强型MOS管NM4源极连接MOS管NM5的漏极，栅极连接迟滞电路Delay1输出端和或非门NOR1的输入一端，漏极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管PM4的栅极、二极管D2的阳极和高压MOS管PM9的栅极；所述N沟道增强型MOS管NM6源极连接MOS管NM7的漏极，栅极连接或非门NOR1的输出端，漏极连接MOS管PM5的栅极漏极和MOS管PM6的栅极；所述N沟道增强型MOS管NM8源极连接MOS管NM9的漏极，栅极连接反相器INV2低的输出端和或非门NOR1的输入另一端，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极，电阻R1的另一端和MOS管PM8的源极；所述N沟道增强型MOS管NM10源极连接MOS管NM11的漏极和MOS管NM12的漏极，栅极连接反相器INV3的输出端和或非门NOR2的输入一端，漏极连接MOS管PM8的栅极漏极和高压MOS管PM10的栅极。其中MOS管NM2、NM4、NM6、NM8和NM10均为开关管，通过逻辑电路控制各自支路的通断。
所述反相器INV1输入端连接逻辑输入端口HS-ON，输出端连接迟滞电路Delay1输入端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端；所述迟滞电路Delay1输入端连接反相器INV1输出端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接MOS管NM4的栅极和或非门NOR1的输入一端；所述反相器INV2输入端连接反相器INV1输出端、迟滞电路Delay1输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接或非门NOR1的另一输入端和MOS管NM8的栅极；所述或非门NOR1输入一端连接迟滞电路Delay1的输出端和MOS管NM4的栅极，输入另一端连接反相器INV2的输出端和MOS管NM8的栅极，输出端连接MOS管NM6的栅极；所述迟滞电路Delay2输入端连接反相器INV1的输出端、迟滞电路Delay1的输入端、反相器INV2的输入端和或非门NOR2的另一输入端，输出端连接反相器INV3的输入端；所述反相器INV3输入端连接迟滞电路Delay2的输出端，输出端连接或非门DOR2的输入一端和MOS管NM10的栅极；所述或非门NOR1输入一端连接反相器INV3的输出端和MOS管NM10的栅极，输出端连接MOS管NM2的栅极。其中反相器INV1、迟滞电路Delay1、反相器INV2、或非门NOR1、迟滞电路Delay2、反相器INV3和或非门NOR1构成逻辑电路，根据逻辑输入端口HS-ON的输入高低电平状态转化成对应开关管的逻辑电平，进而控制各个开关管的通断状态。
所述P型VDMOS的high-side高速驱动电路的驱动方法为：
当逻辑输入端口HS-ON输入高电平时，通过反相器INV1输出端输出低电平，低电平通过迟滞电路Delay1传输到开关管NM4栅极，MOS开关管NM4关断；同时低电平通过迟滞电路Delay2、反相器INV3和或非门NOR2后输出低电平传输到开关管NM2的栅极，MOS开关管NM2关断，MOS管PM1和PM2构成的电流镜电路关断；同时低电平通过反相器INV2和或非门NOR1后输出低电平传输到MOS管NM6的栅极，MOS开关管NM6关断，MOS管PM5支路关断；同时低电平通过反相器INV2输出高电平传输到开关管NM8的栅极，MOS开关管NM8开启，MOS管PM6支路导通，由于稳压管D1将电压稳定在VCC-VDZ电压值，MOS管PM7栅极和MOS管PM3的栅极相对于VCC输入端为低电压，MOS管PM7和PM3源漏端导通，MOS管PM3开启导致高压MOS管PM9的栅极电压为高电压，高压MOS管PM9关断；同时低电平通过迟滞电路Delay2和反相器INV3后输出高电平传输到开关管NM8的栅极，开关管NM10开启，MOS管PM7支路导通，并且电流值I的大小根据电流镜镜像管子的多少决定，即电流值I等于电流镜镜像管电流的总和：
I＝I1+I2 (1)
由于MOS管PM7支路导通，MOS管PM10的栅极电压为：
U＝IR1 (2)
通过在电路中调整电阻R1和电流I的大小，控制MOS管PM10的栅极电压，进而可以开启高压MOS管PM10，拉低功率管VDMOS1的栅极电压，功率管开启，VOUT输出端输出与VCC输入相关的电压。
相反的，当逻辑输入端口HS-ON输入低电平时，通过反相器INV1输出端输出高电平，通过逻辑电路，MOS管NM2、NM6、NM8和NM10都关断对应所在支路电路关断，MOS开关管NM4开启，拉低高压MOS管PM9的栅压，高压MOSPM9开启，拉高功率管VDMOS1的栅极电压，功率管关断，电路无输出。
本发明的有益效果在于：
1.本发明的VDMOS管的栅极电压可以在5V-12V之间根据电路需求进行调整。
2.本发明的适用于各种类型P型VDMOS的高压驱动电路，可根据需求改变电路中功率管栅极的驱动电压，驱动管具有比MOS工艺器件更快的上升时间，从而使得输出电压不仅灵活可控，而且具有很好的压摆率。
3.本发明电路中在电路设计时对电流进行有效地温度补偿，所以本发明电路中的电流与温度无关。
4.本发明实现电路简单，适用于各种高压MOS工艺中的驱动电路，不需要特殊的高压工艺跟额外的Mask，并且使用过程安全可靠，不仅节约成本，还大大减少了研发周期。
附图说明
图1为传统CMOS工艺高压驱动电路示意图。
图2为本发明的一种驱动电压可调的P型VDMOS的high-side高速驱动电路示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
一种P型VDMOS的high-side高速驱动电路，如图2所示，包括P沟道增强型MOS管PM1-PM8，高压P沟道增强型MOS管PM9-PM10，N沟道增强型MOS管NM1-NM12，高压VDMOS管VDMOS1，电阻R1-R2，稳压二极管D1-D2，电流源IDC，反相器INV1-INV3，或非门NOR1-NOR2，迟滞电路Delay1-Delay2，高压输入端口VCC、输出端口VOUT和逻辑输入端口HS-ON。
所述P沟道增强型MOS管PM1源极连接VCC端口，栅极漏极连接MOS管PM2栅极和MOS管NM2漏极；所述P沟道增强型MOS管PM2源极连接VCC端口，栅极连接MOS管PM1栅极和MOS管NM2漏极，漏极连接MOS管PM3的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极；所述P沟道增强型MOS管PM3源极连接VCC端口，栅极连接MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接MOS管PM2的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极、高压MOS管PM9的栅极；所述P沟道增强型MOS管PM4源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极，漏极连接MOS管PM3的栅极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D1阴极连接VCC端口，阳极连接MOS管PM3的栅极、MOS管PM4的漏极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D2阴极连接VCC端口，阳极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和高压MOS管PM9的栅极；其中MOS管PM1和PM2构成电流镜电路，MOS管PM3和PM4构成钳位电路，电流镜电路、钳位电路和稳压二极管D1、D2共同将MOS管PM3和PM4的漏极支路根据不同工作状态对应支路电压钳位在VCC-VDZ电压值，VDZ为稳压二极管压降电压。
所述P沟道增强型MOS管PM5源极连接VCC端口，栅极漏极连接MOS管PM6的栅极和MOS管NM6的漏极；所述P沟道增强型MOS管PM6源极连接VCC端口，栅极连接MOS管PM5的栅极漏极和MOS管NM6的漏极，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述P沟道增强型MOS管PM7源极连接VCC端口，栅极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接电阻R1的一端；所述P沟道增强型MOS管PM8源极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM6的漏极和MOS管NM8的漏极，栅极漏极连接高压MOS管PM10的栅极和MOS管NM10的漏极；所述电阻R1一端连接MOS管PM7的漏极，另一端连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、MOS管PM6的漏极、MOS管PM8的源极和MOS管NM8的漏极。其中MOS管MP5和MP6构成电流镜电路，电阻R1起负载电阻的作用。
所述高压P沟道增强型MOS管PM9源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和二极管D2的阳极，漏极连接高压MOS管PM10的源极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端；所述高压P沟道增强型MOS管PM10源极连接高压MOS管PM9的漏极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端，栅极连接MOS管PM8的栅极漏极和MOS管NM10的漏极，漏极接地；所述高压VDMOS管VDMOS1的源极连接VCC端口，栅极连接高压MOS管PM9的漏极、高压MOS管PM10的源极和电阻R2的另一端，漏极连接VOUT输出端口；所述电阻R2一端连接VCC端口，另一端连接高压MOS管PM9的漏极、高压MOS管PM10的源极和高压VDMOS管VDMOS1的栅极。其中MOS管PM9和PM10构成推挽级输出电路，电阻R2为高压MOS管PM10的源极支路的偏置电阻，高压VDMOS管VDMOS1为整体电路的输出功率管。
所述电流源IDC正端连接VCC端口，负端连接MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM1源极接地，栅极漏极连接电流源IDC负端、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接MOS管NM2的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM5源极接地，漏极连接MOS管NM4的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM7源极接地，漏极连接MOS管NM6的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接MOS管NM8的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM11源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极。其中电流源IDC提供偏置电流，MOS管NM1、NM3、NM5、NM7、NM9、NM11和NM12构成电流镜电路，电流镜电路负责镜像电流源IDC产生的电流。
所述N沟道增强型MOS管NM2源极连接MOS管NM3的漏极，栅极连接或非门NOR2的输出端，漏极连接MOS管PM1的栅极漏极和MOS管PM2的栅极；所述N沟道增强型MOS管NM4源极连接MOS管NM5的漏极，栅极连接迟滞电路Delay1输出端和或非门NOR1的输入一端，漏极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管PM4的栅极、二极管D2的阳极和高压MOS管PM9的栅极；所述N沟道增强型MOS管NM6源极连接MOS管NM7的漏极，栅极连接或非门NOR1的输出端，漏极连接MOS管PM5的栅极漏极和MOS管PM6的栅极；所述N沟道增强型MOS管NM8源极连接MOS管NM9的漏极，栅极连接反相器INV2低的输出端和或非门NOR1的输入另一端，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极，电阻R1的另一端和MOS管PM8的源极；所述N沟道增强型MOS管NM10源极连接MOS管NM11的漏极和MOS管NM12的漏极，栅极连接反相器INV3的输出端和或非门NOR2的输入一端，漏极连接MOS管PM8的栅极漏极和高压MOS管PM10的栅极。其中MOS管NM2、NM4、NM6、NM8和NM10均为开关管，通过逻辑电路控制各自支路的通断。
所述反相器INV1输入端连接逻辑输入端口HS-ON，输出端连接迟滞电路Delay1输入端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端；所述迟滞电路Delay1输入端连接反相器INV1输出端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接MOS管NM4的栅极和或非门NOR1的输入一端；所述反相器INV2输入端连接反相器INV1输出端、迟滞电路Delay1输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接或非门NOR1的另一输入端和MOS管NM8的栅极；所述或非门NOR1输入一端连接迟滞电路Delay1的输出端和MOS管NM4的栅极，输入另一端连接反相器INV2的输出端和MOS管NM8的栅极，输出端连接MOS管NM6的栅极；所述迟滞电路Delay2输入端连接反相器INV1的输出端、迟滞电路Delay1的输入端、反相器INV2的输入端和或非门NOR2的另一输入端，输出端连接反相器INV3的输入端；所述反相器INV3输入端连接迟滞电路Delay2的输出端，输出端连接或非门DOR2的输入一端和MOS管NM10的栅极；所述或非门NOR1输入一端连接反相器INV3的输出端和MOS管NM10的栅极，输出端连接MOS管NM2的栅极。其中反相器INV1、迟滞电路Delay1、反相器INV2、或非门NOR1、迟滞电路Delay2、反相器INV3和或非门NOR1构成逻辑电路，根据逻辑输入端口HS-ON的输入高低电平状态转化成对应开关管的逻辑电平，进而控制各个开关管的通断状态。
所述P型VDMOS的high-side高速驱动电路的驱动方法为：
当逻辑输入端口HS-ON输入高电平时，通过反相器INV1输出端输出低电平，低电平通过迟滞电路Delay1传输到开关管NM4栅极，MOS开关管NM4关断；同时低电平通过迟滞电路Delay2、反相器INV3和或非门NOR2后输出低电平传输到开关管NM2的栅极，MOS开关管NM2关断，MOS管PM1和PM2构成的电流镜电路关断；同时低电平通过反相器INV2和或非门NOR1后输出低电平传输到MOS管NM6的栅极，MOS开关管NM6关断，MOS管PM5支路关断；同时低电平通过反相器INV2输出高电平传输到开关管NM8的栅极，MOS开关管NM8开启，MOS管PM6支路导通，由于稳压管D1将电压稳定在VCC-VDZ电压值，MOS管PM7栅极和MOS管PM3的栅极相对于VCC输入端为低电压，MOS管PM7和PM3源漏端导通，MOS管PM3开启导致高压MOS管PM9的栅极电压为高电压，高压MOS管PM9关断；同时低电平通过迟滞电路Delay2和反相器INV3后输出高电平传输到开关管NM8的栅极，开关管NM10开启，MOS管PM7支路导通，并且电流值I的大小根据电流镜镜像管子的多少决定，即电流值I等于电流镜镜像管电流的总和：
I＝I1+I2 (1)
由于MOS管PM7支路导通，MOS管PM10的栅极电压为：
U＝IR1 (2)
通过在电路中调整电阻R1和电流I的大小，控制MOS管PM10的栅极电压，进而可以开启高压MOS管PM10，拉低功率管VDMOS1的栅极电压，功率管开启，VOUT输出端输出与VCC输入相关的电压。
相反的，当逻辑输入端口HS-ON输入低电平时，通过反相器INV1输出端输出高电平，通过逻辑电路，MOS管NM2、NM6、NM8和NM10都关断对应所在支路电路关断，MOS开关管NM4开启，拉低高压MOS管PM9的栅压，高压MOSPM9开启，拉高功率管VDMOS1的栅极电压，功率管关断，电路无输出。
综上，本发明提出了一种驱动电压可调的P型VDMOS的high-side高速驱动电路，实现方法简单，可适用于高压MOS工艺，并且具有高输入阻抗、开关速度快、负温度系数、高可靠性等一系列的优点。
Claims (2)
1.一种P型VDMOS的high-side高速驱动电路，包括P沟道增强型MOS管PM1-PM8，高压P沟道增强型MOS管PM9-PM10，N沟道增强型MOS管NM1-NM12，高压VDMOS管VDMOS1，电阻R1-R2，稳压二极管D1-D2，电流源IDC，反相器INV1-INV3，或非门NOR1-NOR2，迟滞电路Delay1-Delay2，高压输入端口VCC、输出端口VOUT和逻辑输入端口HS-ON，其特征在于：
所述P沟道增强型MOS管PM1源极连接VCC端口，栅极漏极连接MOS管PM2栅极和MOS管NM2漏极；所述P沟道增强型MOS管PM2源极连接VCC端口，栅极连接MOS管PM1栅极和MOS管NM2漏极，漏极连接MOS管PM3的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极；所述P沟道增强型MOS管PM3源极连接VCC端口，栅极连接MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接MOS管PM2的漏极、MOS管PM4的栅极、MOS管NM4的漏极、二极管D2的阳极、高压MOS管PM9的栅极；所述P沟道增强型MOS管PM4源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、二极管D2的阳极和高压MOS管PM9的栅极，漏极连接MOS管PM3的栅极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D1阴极连接VCC端口，阳极连接MOS管PM3的栅极、MOS管PM4的漏极、MOS管PM6的漏极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述二极管D2阴极连接VCC端口，阳极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和高压MOS管PM9的栅极；其中MOS管PM1和PM2构成电流镜电路，MOS管PM3和PM4构成钳位电路，电流镜电路、钳位电路和稳压二极管D1、D2共同将MOS管PM3和PM4的漏极支路根据不同工作状态对应支路电压钳位在VCC-VDZ电压值，VDZ为稳压二极管压降电压；
所述P沟道增强型MOS管PM5源极连接VCC端口，栅极漏极连接MOS管PM6的栅极和MOS管NM6的漏极；所述P沟道增强型MOS管PM6源极连接VCC端口，栅极连接MOS管PM5的栅极漏极和MOS管NM6的漏极，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极；所述P沟道增强型MOS管PM7源极连接VCC端口，栅极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、电阻R1的另一端、MOS管PM8的源极和MOS管NM8的漏极，漏极连接电阻R1的一端；所述P沟道增强型MOS管PM8源极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、电阻R1的另一端、MOS管PM6的漏极和MOS管NM8的漏极，栅极漏极连接高压MOS管PM10的栅极和MOS管NM10的漏极；所述电阻R1一端连接MOS管PM7的漏极，另一端连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM7的栅极、MOS管PM6的漏极、MOS管PM8的源极和MOS管NM8的漏极；其中MOS管MP5和MP6构成电流镜电路，电阻R1起负载电阻的作用；
所述高压P沟道增强型MOS管PM9源极连接VCC端口，栅极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管NM4的漏极、MOS管PM4的栅极和二极管D2的阳极，漏极连接高压MOS管PM10的源极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端；所述高压P沟道增强型MOS管PM10源极连接高压MOS管PM9的漏极、高压VDMOS管VDMOS1的栅极和电阻R2的另一端，栅极连接MOS管PM8的栅极漏极和MOS管NM10的漏极，漏极接地；所述高压VDMOS管VDMOS1的源极连接VCC端口，栅极连接高压MOS管PM9的漏极、高压MOS管PM10的源极和电阻R2的另一端，漏极连接VOUT输出端口；所述电阻R2一端连接VCC端口，另一端连接高压MOS管PM9的漏极、高压MOS管PM10的源极和高压VDMOS管VDMOS1的栅极；其中MOS管PM9和PM10构成推挽级输出电路，电阻R2为高压MOS管PM10的源极支路的偏置电阻，高压VDMOS管VDMOS1为整体电路的输出功率管；
所述电流源IDC正端连接VCC端口，负端连接MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM1源极接地，栅极漏极连接电流源IDC负端、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM3源极接地，漏极连接MOS管NM2的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM5源极接地，漏极连接MOS管NM4的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM7的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM7源极接地，漏极连接MOS管NM6的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM9的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM9源极接地，漏极连接MOS管NM8的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM11的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM11源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM12的栅极；所述N沟道增强型MOS管NM12源极接地，漏极连接MOS管NM10的源极，栅极连接电流源IDC负端、MOS管NM1的栅极漏极、MOS管NM3的栅极、MOS管NM5的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极；其中电流源IDC提供偏置电流，MOS管NM1、NM3、NM5、NM7、NM9、NM11和NM12构成电流镜电路，电流镜电路负责镜像电流源IDC产生的电流；
所述N沟道增强型MOS管NM2源极连接MOS管NM3的漏极，栅极连接或非门NOR2的输出端，漏极连接MOS管PM1的栅极漏极和MOS管PM2的栅极；所述N沟道增强型MOS管NM4源极连接MOS管NM5的漏极，栅极连接迟滞电路Delay1输出端和或非门NOR1的输入一端，漏极连接MOS管PM2的漏极、MOS管PM3的漏极、MOS管PM4的栅极、二极管D2的阳极和高压MOS管PM9的栅极；所述N沟道增强型MOS管NM6源极连接MOS管NM7的漏极，栅极连接或非门NOR1的输出端，漏极连接MOS管PM5的栅极漏极和MOS管PM6的栅极；所述N沟道增强型MOS管NM8源极连接MOS管NM9的漏极，栅极连接反相器INV2低的输出端和或非门NOR1的输入另一端，漏极连接MOS管PM3的栅极、MOS管PM4的漏极、二极管D1的阳极、MOS管PM6的漏极、MOS管PM7的栅极，电阻R1的另一端和MOS管PM8的源极；所述N沟道增强型MOS管NM10源极连接MOS管NM11的漏极和MOS管NM12的漏极，栅极连接反相器INV3的输出端和或非门NOR2的输入一端，漏极连接MOS管PM8的栅极漏极和高压MOS管PM10的栅极；其中MOS管NM2、NM4、NM6、NM8和NM10均为开关管，通过逻辑电路控制各自支路的通断；
所述反相器INV1输入端连接逻辑输入端口HS-ON，输出端连接迟滞电路Delay1输入端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端；所述迟滞电路Delay1输入端连接反相器INV1输出端、反相器INV2输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接MOS管NM4的栅极和或非门NOR1的输入一端；所述反相器INV2输入端连接反相器INV1输出端、迟滞电路Delay1输入端、或非门NOR2输入另一端和迟滞电路Delay2输入端，输出端连接或非门NOR1的另一输入端和MOS管NM8的栅极；所述或非门NOR1输入一端连接迟滞电路Delay1的输出端和MOS管NM4的栅极，输入另一端连接反相器INV2的输出端和MOS管NM8的栅极，输出端连接MOS管NM6的栅极；所述迟滞电路Delay2输入端连接反相器INV1的输出端、迟滞电路Delay1的输入端、反相器INV2的输入端和或非门NOR2的另一输入端，输出端连接反相器INV3的输入端；所述反相器INV3输入端连接迟滞电路Delay2的输出端，输出端连接或非门DOR2的输入一端和MOS管NM10的栅极；所述或非门NOR1输入一端连接反相器INV3的输出端和MOS管NM10的栅极，输出端连接MOS管NM2的栅极；其中反相器INV1、迟滞电路Delay1、反相器INV2、或非门NOR1、迟滞电路Delay2、反相器INV3和或非门NOR1构成逻辑电路，根据逻辑输入端口HS-ON的输入高低电平状态转化成对应开关管的逻辑电平，进而控制各个开关管的通断状态。
2.一种利用权利要求1所述P型VDMOS的high-side高速驱动电路的驱动方法，其特征在于包括下述步骤：
当逻辑输入端口HS-ON输入高电平时，通过反相器INV1输出端输出低电平，低电平通过迟滞电路Delay1传输到开关管NM4栅极，MOS开关管NM4关断；同时低电平通过迟滞电路Delay2、反相器INV3和或非门NOR2后输出低电平传输到开关管NM2的栅极，MOS开关管NM2关断，MOS管PM1和PM2构成的电流镜电路关断；同时低电平通过反相器INV2和或非门NOR1后输出低电平传输到MOS管NM6的栅极，MOS开关管NM6关断，MOS管PM5支路关断；同时低电平通过反相器INV2输出高电平传输到开关管NM8的栅极，MOS开关管NM8开启，MOS管PM6支路导通，由于稳压管D1将电压稳定在VCC-VDZ电压值，MOS管PM7栅极和MOS管PM3的栅极相对于VCC输入端为低电压，MOS管PM7和PM3源漏端导通，MOS管PM3开启导致高压MOS管PM9的栅极电压为高电压，高压MOS管PM9关断；同时低电平通过迟滞电路Delay2和反相器INV3后输出高电平传输到开关管NM8的栅极，开关管NM10开启，MOS管PM7支路导通，并且电流值I的大小根据电流镜镜像管子的多少决定，即电流值I等于电流镜镜像管电流的总和：
I＝I1+I2 (1)
由于MOS管PM7支路导通，MOS管PM10的栅极电压为：
U＝IR1 (2)
通过在电路中调整电阻R1和电流I的大小，控制MOS管PM10的栅极电压，进而可以开启高压MOS管PM10，拉低功率管VDMOS1的栅极电压，功率管开启，VOUT输出端输出与VCC输入相关的电压；
相反的，当逻辑输入端口HS-ON输入低电平时，通过反相器INV1输出端输出高电平，通过逻辑电路，MOS管NM2、NM6、NM8和NM10都关断对应所在支路电路关断，MOS开关管NM4开启，拉低高压MOS管PM9的栅压，高压MOSPM9开启，拉高功率管VDMOS1的栅极电压，功率管关断，电路无输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910324525.3A CN110034753A (zh) | 2019-04-22 | 2019-04-22 | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910324525.3A CN110034753A (zh) | 2019-04-22 | 2019-04-22 | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110034753A true CN110034753A (zh) | 2019-07-19 |
Family
ID=67239582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910324525.3A Pending CN110034753A (zh) | 2019-04-22 | 2019-04-22 | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110034753A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110719093A (zh) * | 2019-10-08 | 2020-01-21 | 西安拓尔微电子有限责任公司 | 用于负载开关的多路高速宽带过流检测电路及控制方法 |
| CN111565027A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | 一种用于开关电源的低压振荡器电路及实现方法 |
| CN112688541A (zh) * | 2020-12-23 | 2021-04-20 | 西安拓尔微电子有限责任公司 | 一种high side高压NMOS控制方法及驱动电路 |
| CN112737551A (zh) * | 2019-10-28 | 2021-04-30 | 株式会社三社电机制作所 | 栅极驱动电路 |
| CN113315371A (zh) * | 2021-04-13 | 2021-08-27 | 西安拓尔微电子有限责任公司 | 四开关管升降压变换器自适应电荷泵控制电路及控制方法 |
| WO2021232579A1 (zh) * | 2020-05-21 | 2021-11-25 | 广东省大湾区集成电路与系统应用研究院 | 一种可控压摆率n型mos高边驱动电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2181022Y (zh) * | 1993-10-13 | 1994-10-26 | 西安华拓电子系统研究所 | 微机型大功率恒流、恒压电源装置 |
| US20050122178A1 (en) * | 2003-11-25 | 2005-06-09 | Sanyo Electric Co., Ltd. | Oscillator circuit |
| KR20150113697A (ko) * | 2014-03-31 | 2015-10-08 | 한양대학교 에리카산학협력단 | 전력 변환이 가능한 캐스코드 증폭기 |
| CN105470297A (zh) * | 2014-09-10 | 2016-04-06 | 北大方正集团有限公司 | 一种vdmos器件及其制作方法 |
| CN107315440A (zh) * | 2017-08-29 | 2017-11-03 | 桂林电子科技大学 | 一种高速宽频带频率电压转换电路 |
| CN210137309U (zh) * | 2019-04-22 | 2020-03-10 | 西安拓尔微电子有限责任公司 | 一种P型VDMOS的high-side高速驱动电路 |
-
2019
- 2019-04-22 CN CN201910324525.3A patent/CN110034753A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2181022Y (zh) * | 1993-10-13 | 1994-10-26 | 西安华拓电子系统研究所 | 微机型大功率恒流、恒压电源装置 |
| US20050122178A1 (en) * | 2003-11-25 | 2005-06-09 | Sanyo Electric Co., Ltd. | Oscillator circuit |
| KR20150113697A (ko) * | 2014-03-31 | 2015-10-08 | 한양대학교 에리카산학협력단 | 전력 변환이 가능한 캐스코드 증폭기 |
| CN105470297A (zh) * | 2014-09-10 | 2016-04-06 | 北大方正集团有限公司 | 一种vdmos器件及其制作方法 |
| CN107315440A (zh) * | 2017-08-29 | 2017-11-03 | 桂林电子科技大学 | 一种高速宽频带频率电压转换电路 |
| CN210137309U (zh) * | 2019-04-22 | 2020-03-10 | 西安拓尔微电子有限责任公司 | 一种P型VDMOS的high-side高速驱动电路 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110719093A (zh) * | 2019-10-08 | 2020-01-21 | 西安拓尔微电子有限责任公司 | 用于负载开关的多路高速宽带过流检测电路及控制方法 |
| CN110719093B (zh) * | 2019-10-08 | 2024-05-24 | 拓尔微电子股份有限公司 | 用于负载开关的多路高速宽带过流检测电路及控制方法 |
| CN112737551A (zh) * | 2019-10-28 | 2021-04-30 | 株式会社三社电机制作所 | 栅极驱动电路 |
| CN111565027A (zh) * | 2020-05-18 | 2020-08-21 | 西安拓尔微电子有限责任公司 | 一种用于开关电源的低压振荡器电路及实现方法 |
| CN111565027B (zh) * | 2020-05-18 | 2024-05-24 | 拓尔微电子股份有限公司 | 一种用于开关电源的低压振荡器电路及实现方法 |
| WO2021232579A1 (zh) * | 2020-05-21 | 2021-11-25 | 广东省大湾区集成电路与系统应用研究院 | 一种可控压摆率n型mos高边驱动电路 |
| CN112688541A (zh) * | 2020-12-23 | 2021-04-20 | 西安拓尔微电子有限责任公司 | 一种high side高压NMOS控制方法及驱动电路 |
| CN112688541B (zh) * | 2020-12-23 | 2024-05-10 | 拓尔微电子股份有限公司 | 一种high side高压NMOS控制方法及驱动电路 |
| CN113315371A (zh) * | 2021-04-13 | 2021-08-27 | 西安拓尔微电子有限责任公司 | 四开关管升降压变换器自适应电荷泵控制电路及控制方法 |
| CN113315371B (zh) * | 2021-04-13 | 2024-05-10 | 拓尔微电子股份有限公司 | 四开关管升降压变换器自适应电荷泵控制电路及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110034753A (zh) | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 | |
| CN109951060A (zh) | 高压半桥驱动电路 | |
| CN207427111U (zh) | 输出驱动器和驱动装置 | |
| CN101662275B (zh) | 一种交流固态功率开关的控制方法 | |
| CN107968569A (zh) | 一种同步整流控制器及同步整流控制方法 | |
| CN102751977B (zh) | 一种自举驱动电路 | |
| CN109638797A (zh) | 一种带过流保护的多开关同步隔离驱动电路 | |
| CN208241569U (zh) | 一种基于mos管实现上电缓启和断电快速泄放的电路 | |
| CN205510006U (zh) | 一种开关机电路和医疗设备 | |
| CN106533144B (zh) | 防反接及电流反灌电路 | |
| CN109245535A (zh) | 适用于电源管理的电平转换模块 | |
| CN109194126A (zh) | 一种电源切换电路 | |
| CN107968567A (zh) | 一种nmos开关管驱动电路 | |
| CN105958632B (zh) | 一种电源切换电路及信号传递方法 | |
| CN108199704A (zh) | 一种感性负载下mosfet开关控制方法 | |
| CN208094444U (zh) | 自驱动同步整流电路 | |
| CN210137309U (zh) | 一种P型VDMOS的high-side高速驱动电路 | |
| CN206341200U (zh) | 一种栅极驱动电路 | |
| CN106130525A (zh) | 单向导通电路和用该电路制成的配电线路故障定位装置 | |
| CN105656468A (zh) | 电子器件的开关控制装置、方法和电子器件 | |
| CN208939826U (zh) | 适用于电源管理的电平转换模块 | |
| CN108809285A (zh) | 一种隔离高压输入的传输门电路 | |
| CN114421946A (zh) | 一种低反向导通压降的耗尽型功率器件的直驱电路 | |
| CN207968454U (zh) | 一种开关电路和水下设备 | |
| CN209708002U (zh) | 一种用于低电压低压差ldo的限流电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Xi'an Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: XI'AN TUOER MICROELECTRONICS Co.,Ltd. Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant before: Xi'an Tuoer Microelectronics Co.,Ltd. |