CN110719093B - 用于负载开关的多路高速宽带过流检测电路及控制方法 - Google Patents

Abstract

本发明提供了一种用于负载开关的多路高速宽带过流检测电路及控制方法，驱动电路模块通过驱动电路内部转换后控制开关管的开关，从而控制整个电路的通断，实现多路控制过流检测的电路方法，使电路中对负载电流的检测更有效。本发明整体电路设计简单，可以采用CMOS工艺完成，电路响应速度快带宽大，可以在1us以内的时间里响应。电路可以在不同的温度下设定不同的电流限定值，可以实现在温度升高时限流值减小，从而更为有效地保护整体电路，避免在电流过大而烧毁功率管，损坏整个芯片。可根据电路中实际情况设置多个过流检测点，只需要添加对应的检测电路即可，实现电路简单可靠。

Description

用于负载开关的多路高速宽带过流检测电路及控制方法

技术领域

本发明涉及电路领域，尤其是一种宽带过流检测电路。

背景技术

现在大多数的电源产品中都应用到负载开关来保护电源设备，这就需要所采用的负载开关具有相关的功能需求和很好的保护性能。当电源工作时，无论芯片的工作环境还是其他原因，电源的电流产生很大的变化，当电流过大时就会影响电源的使用更为严重的可能损坏电源产品，有时根据需求还需要设置多个过流检测点，增加设计难度。应对以上问题，目前传统的方法采用的过流检测电路是检测流经功率管的大电流或电压，来监控芯片的工作状态。传统方法电路实现复杂，在电路检测响应速度不够快，带宽较窄，不能够实时有效地保护整体电路，并且所采用的传统工艺占用芯片面积过大，成本较高。

所以需要开发一种电路设计简单，响应速度快，面积小的安全可靠的多路高速宽带过流检测电路。

发明内容

为了克服现有技术的不足，本发明提供一种用于负载开关的多路高速宽带过流检测电路及控制方法，来解决相关领域的技术难题，主要用于相关保护电路领域。

本发明解决其技术问题所采用的技术方案是：

一种用于负载开关的多路高速宽带过流检测电路，包括P沟道增强型高压MOS管PM1、PM2、PM3、PM4、PM5，P沟道增强型MOS管PM6、PM7，N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6，N沟道增强型高压功率开关管NM7，电阻R1、R2、R3、R4、R5、R6、R7、R8，电流源IDC1，控制电路模块，逻辑电路模块，驱动电路模块以及输入VCC端口和输出VOUT端口；

所述VCC端口与外部输入电源端连接，所述VOUT端口为整体电路输出端口。

所述电流源IDC1一端连接输入VCC端口，另一端连接N沟道增强型MOS管NM1的栅极漏极、NM2、NM3、NM4、NM5和NM6的栅极；所述N沟道增强型MOS管NM1栅极漏极连接电流源IDC1的另一端、N沟道增强型MOS管NM2、NM3、NM4、NM5和NM6的栅极，源极接地；所述N沟道增强型MOS管NM2栅极连接N沟道增强型MOS管NM1栅极漏极、NM3、NM4、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM1的栅极漏极和PM2、PM3的栅极，源极接地；所述N沟道增强型MOS管NM3栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM4、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM2的漏极和P沟道增强型高压MOS管PM4的栅极，源极接地；所述N沟道增强型MOS管NM4栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM3的漏极和P沟道增强型高压MOS管PM5的栅极，源极接地；所述N沟道增强型MOS管NM5栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM4和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM4的漏极、P沟道增强型MOS管PM6的源极和逻辑电路输入另一端，源极接地；所述N沟道增强型MOS管NM6栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM4和NM5的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM5的漏极、P沟道增强型MOS管PM7的源极和逻辑电路输入一端，源极接地。其中电流源IDC1和N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6共同组成电流镜电路，为N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6所在支路提供镜像电流。

所述P沟道增强型高压MOS管PM1栅极漏极连接N沟道增强型MOS管NM2的漏极和P沟道增强型高压MOS管PM2、PM3的栅极，源极连接电阻R3的另一端；所述P沟道增强型高压MOS管PM2栅极连接N沟道增强型MOS管NM2的漏极、P沟道增强型高压MOS管PM1栅极漏极和PM3的栅极，漏极连接N沟道增强型MOS管NM3的漏极和P沟道增强型高压MOS管PM4栅极，源极连接电阻R4的另一端；所述P沟道增强型高压MOS管PM3栅极连接N沟道增强型MOS管NM2的漏极、P沟道增强型高压MOS管PM1栅极漏极和PM2的栅极，漏极连接N沟道增强型MOS管NM4的漏极和P沟道增强型高压MOS管PM5栅极，源极连接电阻R5的另一端；所述P沟道增强型高压MOS管PM4栅极连接P沟道增强型高压MOS管PM2的漏极和N沟道增强型MOS管NM3的漏极，漏极连接P沟道增强型MOS管PM6的源极、N沟道增强型MOS管NM5的漏极和逻辑电路模块的另一输入端，源极连接电阻R6的另一端；所述P沟道增强型高压MOS管PM5栅极连接P沟道增强型高压MOS管PM3的漏极和N沟道增强型MOS管NM4的漏极，漏极连接P沟道增强型MOS管PM7的源极、N沟道增强型MOS管NM6的漏极和逻辑电路模块的一输入端，源极连接电阻R7的另一端；所述P沟道增强型MOS管PM6栅极连接控制电路输出端和P沟道增强型MOS管PM7栅极，漏极连接P沟道增强型MOS管PM7漏极和电阻R8的一端，源极连接P沟道增强型高压MOS管PM4的漏极、N沟道增强型MOS管NM5的漏极和逻辑电路模块的另一输入端；所述P沟道增强型MOS管PM7栅极连接控制电路输出端和P沟道增强型MOS管PM6栅极，漏极连接P沟道增强型MOS管PM6漏极和电阻R8一端，源极连接P沟道增强型高压MOS管PM5的漏极、N沟道增强型MOS管NM6的漏极和逻辑电路模块的一输入端。其中P沟道增强型高压MOS管PM1、PM2和PM3构成电压比较器电路，P沟道增强型高压MOS管PM4、PM5分别构成PM2和PM3漏极支路的输出电路，P沟道增强型MOS管PM6和PM7作为开关管使用。

所述电阻R1的一端连接输入VCC端口、电流源IDC1的输入端、电阻R3的一端、电阻R6的一端和电阻R7的一端，电阻R1的另一端连接电阻R2的一端和电阻R4的一端；所述电阻R2的一端连接电阻R1的另一端和电阻R4的一端，电阻R2的另一端连接电阻R5的一端和N沟道增强型高压功率开关管NM7的漏极；所述电阻R3的一端连接输入VCC端口和电阻R1的一端、电阻R6的一端和电阻R7的一端，电阻R3的另一端连接P沟道增强型高压MOS管PM1的源极；所述电阻R4的一端连接电阻R1的另一端和电阻R2的一端，电阻R4的另一端连接P沟道增强型高压MOS管PM2的源极；所述电阻R5的一端连接电阻R2的另一端和N沟道增强型高压功率开关管NM7的漏极，电阻R5的另一端连接P沟道增强型高压MOS管PM3的源极；所述电阻R6的一端连接输入VCC端口和电阻R1的一端、电阻R3的一端和电阻R7的一端，电阻R6的另一端连接P沟道增强型高压MOS管PM4的源极；所述电阻R7的一端连接输入VCC端口和电阻R1的一端、电阻R3的一端和电阻R6的一端，电阻R7的另一端连接P沟道增强型高压MOS管PM5的源极；所述电阻R8的一端连接P沟道增强型MOS管PM6和PM7的漏极，电阻R8的另一端连接地；其中电阻R1和R2选用具有负温度系数金属电阻，工作在线性区，对通过的N沟道增强型高压功率开关管NM7源极漏极的电流进行及时有效地采样；电阻R3、R4、R5、R6和R7作为P沟道增强型高压MOS管PM1、PM2、PM3、PM4和PM5各自支路的负载，起到分压作用，并且电阻R4、R5、R6和R7的阻值和尺寸大小都一样，电阻R8作为P沟道增强型MOS管PM6和PM7的漏极支路的负载，起到分压作用。

所述控制电路模块输出端连接P沟道增强型MOS管PM6和PM7的栅极；所述逻辑电路模块一个输入端连接P沟道增强型高压MOS管PM5的漏极和N沟道增强型MOS管NM6的漏极，另一输入端连接P沟道增强型高压MOS管PM4的漏极和N沟道增强型MOS管NM5的漏极，逻辑电路模块的输出端连接驱动电路的输入端；

所述驱动电路模块输入端连接逻辑电路模块输出端，驱动电路模块输出端连接N沟道增强型高压功率开关管NM7的栅极；

所述N沟道增强型高压功率开关管NM7栅极连接所述驱动电路模块输出端，漏极连接电阻R2的另一端，源极连接整个电路的VOUT输出端。

所述用于负载开关的多路高速宽带过流检测电路的控制方法的步骤为：

当VCC端接入电压VIN电路工作时，由于电阻R1、R2和功率管NM7的源漏为串联关系，通过功率管NM7的源漏的电流等于通过电阻R1、R2上的电流，电压VIN通过电阻R1的另一端后，电压降低为V_R1R，电阻R1两端电压分别通过电阻R3和R4后，传递到P沟道增强型高压MOS管PM1的源端和P沟道增强型高压MOS管PM2的源端电压相比较，由于电阻R3和R4的尺寸大小和阻值一样，电阻R3和R4产生的压降相互抵消，即P沟道增强型高压MOS管PM1、PM2构成电压比较器电路对电阻R1的两端的电压进行比较，确定通过R1端的电流的大小为：

I₁＝(VIN-V_R1R)/R1 (1)

P沟道增强型高压MOS管PM2的漏极将电压的比较结果传递到P沟道增强型高压MOS管PM4的栅极，P沟道增强型高压MOS管PM4将栅极上的电压信号转化为栅漏极通断的数字信号；同理，VIN通过电阻R1、R2后到达电阻R2另一端电压为记为V_R2R，电阻R2另一端电压V_R2R通过电阻R5传递到P沟道增强型高压MOS管PM3的源端，和VCC输入端电压VIN通过电阻R3后传递到P沟道增强型高压MOS管PM1的源端电压相比较，由于电阻R3和R5的尺寸大小和阻值一样，电阻R3和R5产生的压降相互抵消，即P沟道增强型高压MOS管PM1、PM3构成电压比较器电路在比较输入端电压VCC和电阻R2的另一端电压V_R2R的大小，确定通过R2端的电流的大小为：

I₂＝(VIN-V_R2R)/R2 (2)

P沟道增强型高压MOS管PM3的漏极将电压的比较结果传递到P沟道增强型高压MOS管PM5的栅极，P沟道增强型高压MOS管PM5将栅极上的电压信号转化为栅漏极通断的数字信号；其中控制电路模块根据芯片逻辑判断关系控制P沟道增强型MOS开关管PM6、PM7的栅极的通断，实现对过流检测电路的开启与关断的控制。

当控制电路模块将开关管PM6和PM7关断时，整个电路通过逻辑电路模块判断电阻R1和R2通过的电流是否超过电路设置的最大电流设定值，并将比较结果通过高电平或低电平形式传递到驱动电路模块，驱动电路模块根据逻辑电路模块传递的结果，通过驱动电路内部转换后控制N沟道增强型高压功率开关管NM7的栅极的开关，从而控制整个电路的通断，实现多路控制过流检测的电路方法，使电路中对负载电流的检测更有效。

本发明的有益效果在于：

1.整体电路设计简单，可以采用CMOS工艺完成，电路响应速度快带宽大，可以在1us以内的时间里响应。

2.电路可以在不同的温度下设定不同的电流限定值，可以实现在温度升高时限流值减小，从而更为有效地保护整体电路，避免在电流过大而烧毁功率管，损坏整个芯片。

3.可根据电路中实际情况设置多个过流检测点，只需要添加对应的检测电路即可，实现电路简单可靠。

附图说明

图1为本发明用于负载开关的多路高速宽带过流检测电路示意图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。一种用于负载开关的多路高速宽带过流检测电路，包括P沟道增强型高压MOS管PM1、PM2、PM3、PM4、PM5，P沟道增强型MOS管PM6、PM7，N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6，N沟道增强型高压功率开关管NM7，电阻R1、R2、R3、R4、R5、R6、R7、R8，电流源IDC1，控制电路模块，逻辑电路模块，驱动电路模块以及输入VCC端口和输出VOUT端口；

所述VCC端口与外部输入电源端连接，所述VOUT端口为整体电路输出端口。

所述电流源IDC1一端连接输入VCC端口，另一端连接N沟道增强型MOS管NM1的栅极漏极、NM2、NM3、NM4、NM5和NM6的栅极；所述N沟道增强型MOS管NM1栅极漏极连接电流源IDC1的另一端、N沟道增强型MOS管NM2、NM3、NM4、NM5和NM6的栅极，源极接地；所述N沟道增强型MOS管NM2栅极连接N沟道增强型MOS管NM1栅极漏极、NM3、NM4、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM1的栅极漏极和PM2、PM3的栅极，源极接地；所述N沟道增强型MOS管NM3栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM4、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM2的漏极和P沟道增强型高压MOS管PM4的栅极，源极接地；所述N沟道增强型MOS管NM4栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM3的漏极和P沟道增强型高压MOS管PM5的栅极，源极接地；所述N沟道增强型MOS管NM5栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM4和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM4的漏极、P沟道增强型MOS管PM6的源极和逻辑电路输入另一端，源极接地；所述N沟道增强型MOS管NM6栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM4和NM5的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM5的漏极、P沟道增强型MOS管PM7的源极和逻辑电路输入一端，源极接地。其中电流源IDC1和N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6共同组成电流镜电路，为N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6所在支路提供镜像电流。

所述P沟道增强型高压MOS管PM1栅极漏极连接N沟道增强型MOS管NM2的漏极和P沟道增强型高压MOS管PM2、PM3的栅极，源极连接电阻R3的另一端；所述P沟道增强型高压MOS管PM2栅极连接N沟道增强型MOS管NM2的漏极、P沟道增强型高压MOS管PM1栅极漏极和PM3的栅极，漏极连接N沟道增强型MOS管NM3的漏极和P沟道增强型高压MOS管PM4栅极，源极连接电阻R4的另一端；所述P沟道增强型高压MOS管PM3栅极连接N沟道增强型MOS管NM2的漏极、P沟道增强型高压MOS管PM1栅极漏极和PM2的栅极，漏极连接N沟道增强型MOS管NM4的漏极和P沟道增强型高压MOS管PM5栅极，源极连接电阻R5的另一端；所述P沟道增强型高压MOS管PM4栅极连接P沟道增强型高压MOS管PM2的漏极和N沟道增强型MOS管NM3的漏极，漏极连接P沟道增强型MOS管PM6的源极、N沟道增强型MOS管NM5的漏极和逻辑电路模块的另一输入端，源极连接电阻R6的另一端；所述P沟道增强型高压MOS管PM5栅极连接P沟道增强型高压MOS管PM3的漏极和N沟道增强型MOS管NM4的漏极，漏极连接P沟道增强型MOS管PM7的源极、N沟道增强型MOS管NM6的漏极和逻辑电路模块的一输入端，源极连接电阻R7的另一端；所述P沟道增强型MOS管PM6栅极连接控制电路输出端和P沟道增强型MOS管PM7栅极，漏极连接P沟道增强型MOS管PM7漏极和电阻R8的一端，源极连接P沟道增强型高压MOS管PM4的漏极、N沟道增强型MOS管NM5的漏极和逻辑电路模块的另一输入端；所述P沟道增强型MOS管PM7栅极连接控制电路输出端和P沟道增强型MOS管PM6栅极，漏极连接P沟道增强型MOS管PM6漏极和电阻R8一端，源极连接P沟道增强型高压MOS管PM5的漏极、N沟道增强型MOS管NM6的漏极和逻辑电路模块的一输入端。其中P沟道增强型高压MOS管PM1、PM2和PM3构成电压比较器电路，P沟道增强型高压MOS管PM4、PM5分别构成PM2和PM3漏极支路的输出电路，P沟道增强型MOS管PM6和PM7作为开关管使用。

所述电阻R1的一端连接输入VCC端口、电流源IDC1的输入端、电阻R3的一端、电阻R6的一端和电阻R7的一端，电阻R1的另一端连接电阻R2的一端和电阻R4的一端；所述电阻R2的一端连接电阻R1的另一端和电阻R4的一端，电阻R2的另一端连接电阻R5的一端和N沟道增强型高压功率开关管NM7的漏极；所述电阻R3的一端连接输入VCC端口和电阻R1的一端、电阻R6的一端和电阻R7的一端，电阻R3的另一端连接P沟道增强型高压MOS管PM1的源极；所述电阻R4的一端连接电阻R1的另一端和电阻R2的一端，电阻R4的另一端连接P沟道增强型高压MOS管PM2的源极；所述电阻R5的一端连接电阻R2的另一端和N沟道增强型高压功率开关管NM7的漏极，电阻R5的另一端连接P沟道增强型高压MOS管PM3的源极；所述电阻R6的一端连接输入VCC端口和电阻R1的一端、电阻R3的一端和电阻R7的一端，电阻R6的另一端连接P沟道增强型高压MOS管PM4的源极；所述电阻R7的一端连接输入VCC端口和电阻R1的一端、电阻R3的一端和电阻R6的一端，电阻R7的另一端连接P沟道增强型高压MOS管PM5的源极；所述电阻R8的一端连接P沟道增强型MOS管PM6和PM7的漏极，电阻R8的另一端连接地；其中电阻R1和R2选用具有负温度系数金属电阻，工作在线性区，对通过的N沟道增强型高压功率开关管NM7源极漏极的电流进行及时有效地采样；电阻R3、R4、R5、R6和R7作为P沟道增强型高压MOS管PM1、PM2、PM3、PM4和PM5各自支路的负载，起到分压作用，并且电阻R4、R5、R6和R7的阻值和尺寸大小都一样，电阻R8作为P沟道增强型MOS管PM6和PM7的漏极支路的负载，起到分压作用。

所述控制电路模块输出端连接P沟道增强型MOS管PM6和PM7的栅极；所述逻辑电路模块一个输入端连接P沟道增强型高压MOS管PM5的漏极和N沟道增强型MOS管NM6的漏极，另一输入端连接P沟道增强型高压MOS管PM4的漏极和N沟道增强型MOS管NM5的漏极，逻辑电路模块的输出端连接驱动电路的输入端；

所述驱动电路模块输入端连接逻辑电路模块输出端，驱动电路模块输出端连接N沟道增强型高压功率开关管NM7的栅极；

所述N沟道增强型高压功率开关管NM7栅极连接所述驱动电路模块输出端，漏极连接电阻R2的另一端，源极连接整个电路的VOUT输出端。

所述用于负载开关的多路高速宽带过流检测电路的控制方法的步骤为：

当VCC端接入电压VIN电路工作时，由于电阻R1、R2和功率管NM7的源漏为串联关系，通过功率管NM7的源漏的电流等于通过电阻R1、R2上的电流，电压VIN通过电阻R1的另一端后，电压降低为V_R1R，电阻R1两端电压分别通过电阻R3和R4后，传递到P沟道增强型高压MOS管PM1的源端和P沟道增强型高压MOS管PM2的源端电压相比较，由于电阻R3和R4的尺寸大小和阻值一样，电阻R3和R4产生的压降相互抵消，即P沟道增强型高压MOS管PM1、PM2构成电压比较器电路对电阻R1的两端的电压进行比较，确定通过R1端的电流的大小为：

I₁＝(VIN-V_R1R)/R1 (1)

P沟道增强型高压MOS管PM2的漏极将电压的比较结果传递到P沟道增强型高压MOS管PM4的栅极，P沟道增强型高压MOS管PM4将栅极上的电压信号转化为栅漏极通断的数字信号；同理，VIN通过电阻R1、R2后到达电阻R2另一端电压为记为V_R2R，电阻R2另一端电压V_R2R通过电阻R5传递到P沟道增强型高压MOS管PM3的源端，和VCC输入端电压VIN通过电阻R3后传递到P沟道增强型高压MOS管PM1的源端电压相比较，由于电阻R3和R5的尺寸大小和阻值一样，电阻R3和R5产生的压降相互抵消，即P沟道增强型高压MOS管PM1、PM3构成电压比较器电路在比较输入端电压VCC和电阻R2的另一端电压V_R2R的大小，确定通过R2端的电流的大小为：

I₂＝(VIN-V_R2R)/R2 (2)

P沟道增强型高压MOS管PM3的漏极将电压的比较结果传递到P沟道增强型高压MOS管PM5的栅极，P沟道增强型高压MOS管PM5将栅极上的电压信号转化为栅漏极通断的数字信号；其中控制电路模块根据芯片逻辑判断关系控制P沟道增强型MOS开关管PM6、PM7的栅极的通断，实现对过流检测电路的开启与关断的控制。

当控制电路模块将开关管PM6和PM7关断时，整个电路通过逻辑电路模块判断电阻R1和R2通过的电流是否超过电路设置的最大电流设定值，并将比较结果通过高电平或低电平形式传递到驱动电路模块，驱动电路模块根据逻辑电路模块传递的结果，通过驱动电路内部转换后控制N沟道增强型高压功率开关管NM7的栅极的开关，从而控制整个电路的通断，实现多路控制过流检测的电路方法，使电路中对负载电流的检测更有效。

综上，本发明提出了一种用于负载开关的多路高速宽带过流检测电路，可以有效地进行过流检测，并保证电路的安全可靠。相对于之前的过流检测电路，这种方法整体电路设计简单，对于电路的过流具有很好的保护作用，而且电路内部功耗很小，对于其他电路具有很好的过流保护效果。

Claims (1)

1.一种用于负载开关的多路高速宽带过流检测电路的控制方法，其特征在于，包括下述步骤：

当VCC端接入电压VIN电路工作时，由于电阻R1、R2和功率管NM7的源漏为串联关系，通过功率管NM7的源漏的电流等于通过电阻R1、R2上的电流，电压VIN通过电阻R1的另一端后，电压降低为VR1R，电阻R1两端电压分别通过电阻R3和R4后，传递到P沟道增强型高压MOS管PM1的源端和P沟道增强型高压MOS管PM2的源端电压相比较，由于电阻R3和R4的尺寸大小和阻值一样，电阻R3和R4产生的压降相互抵消，即P沟道增强型高压MOS管PM1、PM2构成电压比较器电路对电阻R1的两端的电压进行比较，确定通过R1端的电流的大小为：

I1＝(VIN-VR1R)/R1 (1)

P沟道增强型高压MOS管PM2的漏极将电压的比较结果传递到P沟道增强型高压MOS管PM4的栅极，P沟道增强型高压MOS管PM4将栅极上的电压信号转化为栅漏极通断的数字信号；同理，VIN通过电阻R1、R2后到达电阻R2另一端电压为记为VR2R，电阻R2另一端电压VR2R通过电阻R5传递到P沟道增强型高压MOS管PM3的源端，和VCC输入端电压VIN通过电阻R3后传递到P沟道增强型高压MOS管PM1的源端电压相比较，由于电阻R3和R5的尺寸大小和阻值一样，电阻R3和R5产生的压降相互抵消，即P沟道增强型高压MOS管PM1、PM3构成电压比较器电路在比较输入端电压VCC和电阻R2的另一端电压VR2R的大小，确定通过R2端的电流的大小为：

I2＝(VIN-VR2R)/R2 (2)

P沟道增强型高压MOS管PM3的漏极将电压的比较结果传递到P沟道增强型高压MOS管PM5的栅极，P沟道增强型高压MOS管PM5将栅极上的电压信号转化为栅漏极通断的数字信号；其中控制电路模块根据芯片逻辑判断关系控制P沟道增强型MOS开关管PM6、PM7的栅极的通断，实现对过流检测电路的开启与关断的控制；

当控制电路模块将开关管PM6和PM7关断时，整个电路通过逻辑电路模块判断电阻R1和R2通过的电流是否超过电路设置的最大电流设定值，并将比较结果通过高电平或低电平形式传递到驱动电路模块，驱动电路模块根据逻辑电路模块传递的结果，通过驱动电路内部转换后控制N沟道增强型高压功率开关管NM7的栅极的开关，从而控制整个电路的通断，实现多路控制过流检测的电路方法，使电路中对负载电流的检测更有效；

所述用于负载开关的多路高速宽带过流检测电路，包括P沟道增强型高压MOS管PM1、PM2、PM3、PM4、PM5，P沟道增强型MOS管PM6、PM7，N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6，N沟道增强型高压功率开关管NM7，电阻R1、R2、R3、R4、R5、R6、R7、R8，电流源IDC1，控制电路模块，逻辑电路模块，驱动电路模块以及输入VCC端口和输出VOUT端口，其特征在于：

所述VCC端口与外部输入电源端连接，所述VOUT端口为整体电路输出端口；

所述电流源IDC1一端连接输入VCC端口，另一端连接N沟道增强型MOS管NM1的栅极漏极、NM2、NM3、NM4、NM5和NM6的栅极；所述N沟道增强型MOS管NM1栅极漏极连接电流源IDC1的另一端、N沟道增强型MOS管NM2、NM3、NM4、NM5和NM6的栅极，源极接地；所述N沟道增强型MOS管NM2栅极连接N沟道增强型MOS管NM1栅极漏极、NM3、NM4、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM1的栅极漏极和PM2、PM3的栅极，源极接地；所述N沟道增强型MOS管NM3栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM4、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM2的漏极和P沟道增强型高压MOS管PM4的栅极，源极接地；所述N沟道增强型MOS管NM4栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM5和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM3的漏极和P沟道增强型高压MOS管PM5的栅极，源极接地；所述N沟道增强型MOS管NM5栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM4和NM6的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM4的漏极、P沟道增强型MOS管PM6的源极和逻辑电路输入另一端，源极接地；所述N沟道增强型MOS管NM6栅极连接N沟道增强型MOS管NM1栅极漏极、NM2、NM3、NM4和NM5的栅极和电流源IDC1的输出端，漏极连接P沟道增强型高压MOS管PM5的漏极、P沟道增强型MOS管PM7的源极和逻辑电路输入一端，源极接地；其中电流源IDC1和N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6共同组成电流镜电路，为N沟道增强型MOS管NM1、NM2、NM3、NM4、NM5、NM6所在支路提供镜像电流；

所述P沟道增强型高压MOS管PM1栅极漏极连接N沟道增强型MOS管NM2的漏极和P沟道增强型高压MOS管PM2、PM3的栅极，源极连接电阻R3的另一端；所述P沟道增强型高压MOS管PM2栅极连接N沟道增强型MOS管NM2的漏极、P沟道增强型高压MOS管PM1栅极漏极和PM3的栅极，漏极连接N沟道增强型MOS管NM3的漏极和P沟道增强型高压MOS管PM4栅极，源极连接电阻R4的另一端；所述P沟道增强型高压MOS管PM3栅极连接N沟道增强型MOS管NM2的漏极、P沟道增强型高压MOS管PM1栅极漏极和PM2的栅极，漏极连接N沟道增强型MOS管NM4的漏极和P沟道增强型高压MOS管PM5栅极，源极连接电阻R5的另一端；所述P沟道增强型高压MOS管PM4栅极连接P沟道增强型高压MOS管PM2的漏极和N沟道增强型MOS管NM3的漏极，漏极连接P沟道增强型MOS管PM6的源极、N沟道增强型MOS管NM5的漏极和逻辑电路模块的另一输入端，源极连接电阻R6的另一端；所述P沟道增强型高压MOS管PM5栅极连接P沟道增强型高压MOS管PM3的漏极和N沟道增强型MOS管NM4的漏极，漏极连接P沟道增强型MOS管PM7的源极、N沟道增强型MOS管NM6的漏极和逻辑电路模块的一输入端，源极连接电阻R7的另一端；所述P沟道增强型MOS管PM6栅极连接控制电路输出端和P沟道增强型MOS管PM7栅极，漏极连接P沟道增强型MOS管PM7漏极和电阻R8的一端，源极连接P沟道增强型高压MOS管PM4的漏极、N沟道增强型MOS管NM5的漏极和逻辑电路模块的另一输入端；所述P沟道增强型MOS管PM7栅极连接控制电路输出端和P沟道增强型MOS管PM6栅极，漏极连接P沟道增强型MOS管PM6漏极和电阻R8一端，源极连接P沟道增强型高压MOS管PM5的漏极、N沟道增强型MOS管NM6的漏极和逻辑电路模块的一输入端；其中P沟道增强型高压MOS管PM1、PM2和PM3构成电压比较器电路，P沟道增强型高压MOS管PM4、PM5分别构成PM2和PM3漏极支路的输出电路，P沟道增强型MOS管PM6和PM7作为开关管使用；

所述电阻R1的一端连接输入VCC端口、电流源IDC1的输入端、电阻R3的一端、电阻R6的一端和电阻R7的一端，电阻R1的另一端连接电阻R2的一端和电阻R4的一端；所述电阻R2的一端连接电阻R1的另一端和电阻R4的一端，电阻R2的另一端连接电阻R5的一端和N沟道增强型高压功率开关管NM7的漏极；所述电阻R3的一端连接输入VCC端口和电阻R1的一端、电阻R6的一端和电阻R7的一端，电阻R3的另一端连接P沟道增强型高压MOS管PM1的源极；所述电阻R4的一端连接电阻R1的另一端和电阻R2的一端，电阻R4的另一端连接P沟道增强型高压MOS管PM2的源极；所述电阻R5的一端连接电阻R2的另一端和N沟道增强型高压功率开关管NM7的漏极，电阻R5的另一端连接P沟道增强型高压MOS管PM3的源极；所述电阻R6的一端连接输入VCC端口和电阻R1的一端、电阻R3的一端和电阻R7的一端，电阻R6的另一端连接P沟道增强型高压MOS管PM4的源极；所述电阻R7的一端连接输入VCC端口和电阻R1的一端、电阻R3的一端和电阻R6的一端，电阻R7的另一端连接P沟道增强型高压MOS管PM5的源极；所述电阻R8的一端连接P沟道增强型MOS管PM6和PM7的漏极，电阻R8的另一端连接地；其中电阻R1和R2选用具有负温度系数金属电阻，工作在线性区，对通过的N沟道增强型高压功率开关管NM7源极漏极的电流进行及时有效地采样；电阻R3、R4、R5、R6和R7作为P沟道增强型高压MOS管PM1、PM2、PM3、PM4和PM5各自支路的负载，起到分压作用，并且电阻R4、R5、R6和R7的阻值和尺寸大小都一样，电阻R8作为P沟道增强型MOS管PM6和PM7的漏极支路的负载，起到分压作用；

所述控制电路模块输出端连接P沟道增强型MOS管PM6和PM7的栅极；所述逻辑电路模块一个输入端连接P沟道增强型高压MOS管PM5的漏极和N沟道增强型MOS管NM6的漏极，另一输入端连接P沟道增强型高压MOS管PM4的漏极和N沟道增强型MOS管NM5的漏极，逻辑电路模块的输出端连接驱动电路的输入端；

所述驱动电路模块输入端连接逻辑电路模块输出端，驱动电路模块输出端连接N沟道增强型高压功率开关管NM7的栅极；

所述N沟道增强型高压功率开关管NM7栅极连接所述驱动电路模块输出端，漏极连接电阻R2的另一端，源极连接整个电路的VOUT输出端。