CN104283421A - 热插拔应用中的故障检测 - Google Patents

Abstract

用于检测系统中的故障的电路，所述系统用于提供从输入节点到输出节点的功率且具有耦合在所述输入节点和所述输出节点之间的至少一个开关。当所述开关被命令导通且至少一个以下状态被检测到时，所述故障检测电路被配置用来指示所述开关的故障状态：所述开关两端的电压超过预定值或所述开关控制信号值不足以导通所述开关。仅当所述故障检测到的状态出现预定时间周期时，指示所述故障状态。

Description

热插拔应用中的故障检测

本申请要求2013年7月12日提交的美国临时专利申请号为61/845,502，名称为“热插拔应用中的故障检测”的优先权，其内容通过引用合并于此。

技术领域

本发明一般涉及电气系统中的保护开关，尤其涉及在能够导致开关过热的限流系统中的故障检测。

背景技术

热插拔电路以控制和保护的方式提供从输入源到负载的功率。当功率第一次被提供或若电源电压突然增加时，这种控制器的一个功能为限制从电源到负载的浪涌电流，尤其是负载电容。若负载试图吸引(draw)过多的电流，例如若负载短路，该控制器的另一功能为限制电流。

图1示出一种传统热插拔电路，该电路具有从电源接收功率的输入节点V_输入(V_IN)和耦合至负载的输出节点V_输出(V_OUT)。单一的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效晶体管)100与输入节点V_IN和输出节点V_OUT之间的电流检测电阻102串联耦合。热插拔电路也具有控制电路，该控制电路包括电压源104、电流限制放大器106、电流源108和晶体管110。

许多这样的电路是可商购的。当限制电流时，电流限制放大器106将代表电流检测电阻102中的电流的电压与由电压源104产生的电压V限制(VLIMIT)进行比较，以控制MOSFET100的栅极，以便当所检测的电流超过由电压VLIMIT确定的最大值时减少流过MOSFET100的电流。为了限制电流检测电阻102两端的电压从而限制通过MOSFET100的电流，电流限制放大器104调整MOSFET100的栅源电压。电流源108被提供用于上拉栅极电压。晶体管110被提供用于向MOSFET100分别提供导通(ON)和断开(OFF)信号以命令MOSFET100导通或断开。

在电流限制工作中，通过MOSFET100的电压和电流可以都是大的，从而引起MOSFET100中的高功耗。如果该功耗持续，MOSFET100可达到造成损坏的温度。MOSFET制造商提出了MOSFET电压、电流以及时间的安全范围，如被称为安全工作区(Safe Operating Area，SOA)的曲线。通常，定时器电路112设置最大时间周期，在此期间MOSFET100被允许在电流限制模式中工作。

定时器电路112可以耦合至电流限制放大器106以接收指示电流限制工作被初始化的信号。当由定时器电路112设置的时间周期结束时，产生过流故障信号，且MOSFET100可断开以防止其过热。负载将掉电且热插拔控制器将指示故障已发生。

通常高功率热插拔应用需要给负载两端的大旁路电容126(C_L)充电。为了减少MOSFET100上的压力，负载可以保持关闭直至旁路电容126被充电。该电容的小充电电流使MOSFET100中的功率保持足够低以防止危险的温度提升。栅极电压可由源自电流源108的、通常在10-50μA范围内的电流上拉。

热插拔控制器一般也产生指示功率良好且负载能安全地吸引电流的信号。例如，功率良好信号可由监测输出电压的比较器产生。当输出电压已经高于阈值时，输出电压可被用作指示功率良好的条件。

同时，功率良好信号可通过监测开关导通控制信号产生。对于MOSFET开关100而言此为栅源电压。如果该电压显著高于MOSFET的阈值电压，则MOSFET通道完全导通且负载电流可以从中流过。然而，该栅源电压可以在正常工作期间电流限制短暂发作时减小。在这种情况下，输出功率仍可以被认为良好。因此，指示栅源电压已经超过阈值的信号被锁定。该锁定的信号被用来指示MOSFET已完全导通且负载可以被导通。即使栅极电压随后在短持续电流限制事件期间减少，锁定的信号将继续指示功率良好。如果MOSFET断开，该锁定重置。

进一步地，功率良好信号可通过监测MOSFET100的漏极和源极之间的电压产生。一旦该电压低于阈值，则MOSFET100被设定完全导通，负载电流可从中流过。然而，漏极和源极之间的电压也可以在正常工作期间增加，例如如果输入电压快速增加。这种情况下，输出功率仍可以被认为良好。因此，指示漏极和栅极之间的电压低于阈值的信号也可被锁定。该锁定的信号可用来指示MOSFET100已完全导通且负载可被导通。

在热插拔应用中，几件事情可阻止金属氧化物半导体场效应晶体管(MOSFETs)低阻抗导通。损坏的MOSFET可能具有从栅极到漏极的泄漏或具有递降的栅极到漏极的导通电阻RDS(ON)，接线板(board)上的碎片也可导致栅极引脚到漏极引脚、MOSFET漏极或到接地的泄漏或短路。在这些情况下热插拔控制器可能无法将栅极引脚上拉足够高以完全加强(enhance)MOSFET，或当栅极引脚完全加强时MOSFET可能达不到预期的导通电阻。这可使MOSFET处于一种状态：即使电流低于电流限制，MOSFET的功率还是高于它的持续功率容量。

传统方法通过监测栅极到漏极的电压或栅极到源极的电压确定MOSFET已经完全导通。然后该信息被锁定。然而，如果MOSFET随后性能降低，该锁定的信息将不能更新以指示问题已经出现(develop)。

发明内容

本发明提出用于检测系统中故障的电路，该系统用于提供从输入节点到输出节点的功率，并具有耦合在输入节点和输出节点之间的至少一个开关，以及由用于执行开关工作以提供从输入节点到输出节点的功率的开关控制信号控制。所述开关被提供ON信号以命令所述开关导通。电流限制电路可被配置用来控制所述开关，以便限制流过所述开关的电流值。

当开关被命令导通且至少一个以下状态被检测到时，故障检测电路被配置用来指示开关的故障状态：

—开关两端的电压超过预定值，或者，

—开关控制信号的值不足以导通开关。

仅当检测到的状态出现预定时间周期时，指示故障状态。

例如，开关可包括MOSFET，以及故障检测电路可被配置用来当在所述MOSFET被命令导通且所述MOSFET的漏极和源极之间的电压高于第一预定时间周期的第一阈值时，指示故障状态的故障检测电路。

可选的，当所述MOSFET被命令导通且所述MOSFET的漏极和栅源极之间的电压低于第二预定时间周期的第二阈值时，可指示所述故障状态的故障检测电路。

在一个具体实施例中，多个开关可并联耦合在所述输入节点和所述输出节点之间。

当多个开关被命令导通且全部所述多个开关的开关控制信号不足以导通所述多个开关时，故障检测电路可被配置用来指示所述故障状态。

同时，当多个开关被命令导通且用于所述多个开关中任一个开关的开关控制信号不足以导通所述开关时，可指示所述故障状态可被指示。

进一步地，当一个开关被命令导通，以及并且所述开关的开关控制信号不足以导通所述开关且所述开关的输出信号没有正在被调节时，可指示所述故障检测状态。

例如，多个MOSFET开关可并联耦合在所述输入和输出节点之间。

当所述多个MOSFET开关被命令导通且全部所述多个MOSFET开关的栅源电压低于预定时间周期的阈值时，故障检测电路可被配置用来指示所述故障状态。

并且，当所述多个MOSFET开关被命令导通且所述多个MOSFET开关中任一个MOSFET开关的栅源电压低于预定时间周期的阈值时，可指示所述故障状态。

进一步地，当所述多个MOSFET开关被命令导通且所述多个MOSFET开关中的一个MOSFET开关的栅源电压低于第一阈值并且所述一个MOSFET开关的输出信号没有正在被调节时，可指示所述故障状态。

例如，故障检测电路可被配置用来检测热插拔控制器中的MOSFET故障。

通过下面的详细描述，本发明另外的优点和方面对本领域的技术人员而言将变得显而易见。其中，仅仅通过用于实施本发明设想的最优模式，展示和描述本发明的实施例。如同将要进行的描述，本发明能够具有其他的以及不同的实施例，且它的若干细节容许变形为各种明显的方面而不脱离本发明的精神。相应地，附图和说明书在本质上应被视为说明性的，而不是限制性的。

附图说明

当结合以下附图阅读时，能够最好地理解以下对本发明实施例的详细描述，附图中的各个特征并不一定按比例绘制，而是按能够最好地说明相关特征来绘制，其中：

图1示出了一种传统的热插拔控制器。

图2和图3示出了根据本发明的热插拔控制器的示例性实施例。

具体实施方式

利用图2和图3出现的热插拔控制器的具体实例来阐述本发明。然而，本发明适用于任何向负载提供功率的开关电路。

图2示出了一种热插拔控制器，该热插拔控制器具有用于从电源接收功率的输入节点V_IN，以及耦合至负载的输出节点V_OUT。单一的MOSFET200与电流检测电阻202串联耦合在输入节点V_IN和输出节点V_OUT之间。所述热插拔电路也具有包括电压源204、电流限制放大器206、电流源208和晶体管210的控制电路。这些元件可分别类似于图1中的各元件。旁路电容226可被提供在负载两端。

热插拔电路也可包括电压源214、迟滞比较器215、转换器216、电压源217、迟滞比较器218、或门219、与门227、228以及定时器电路229和230。具体地，一对比较器215和218监测存在于故障MOSFET开关200中的可能的两种状态。如果这两种故障状态中任一种状态发生且持续，则产生场效应晶体管(FET)故障信号。

第一故障状态为MOSFET的漏极和源极之间过电压。例如，当栅极引脚被完全加强时，MOSFET或接线板损坏可导致MOSFET不能达到期望的导通电阻。比较器218监测MOSFET200的漏极电压VDD和MOSFET200的源极电压，以将该具有阈值的MOSFET的漏极和源极之间的电压(VDS)与阈值电压比较，所述阈值电压例如为200mV，由电压源217设定。

当VDS高于阈值电压时，VDS_高(VDS_HIGH)信号在比较器218输出处被断定。该信号被提供到与门228的一个输入。与门228的第二输入被提供ON信号，该ON信号用于导通MOSFET200。与门228的输出信号启动VDS定时器230，VDS定时器230提供预定时间延迟周期，在其期满后，FET故障(FET_FAULT)信号由或门219产生以设定MOSFET故障状态。因此，第一MOSFET故障状态指示VDS超过阈值一个时间周期，且该时间周期比预定时间延迟周期长。

由VDS定时器230提供的时间延迟是需要的，因为有一些正常情况，例如启动，在这些情况下，VDS超过阈值电压直至直到MOSFET的栅极已达到它的最终电压。这些情况实际上是暂时的，在此期间MOSFET功率耗散。仅当功率耗散持续太长时间时其成为故障。VDS定时器的时间延迟周期被设定为长于这些正常的暂时的工作情况。

第二故障状态为MOSFET200的不足的栅源电压(VGS)，即，开关控制信号值不足以导通MOSFET开关。接线板上的碎片或损坏的MOSFET可导致降低栅源电压并提高导通电阻的栅漏。即使导通电阻太高，输出电压可以足够得高从而显示正常。严重损坏的MOSFET可能栅极、漏极和源极同时一起短路。在这种情况下，如果通道被短路，MOSFET将不能断开。

为了检测这种类型的故障，比较器215监测栅源电压(VGS)，该栅源电压与选择的远高于MOSFET阈值的、源自电压源217的阈值电压相关。例如，该阈值电压可被设置在4.5V。当栅源电压低于该阈值电压时，栅极_低(GATE_LOW)信号在转换器216的输出处被断定。该信号被提供至与门227的一个输入。与门227的第二输入被提供用于导通MOSFET200的ON信号。与门227的输出信号启动提供预设时间延迟周期的VGS定时器229，在预设时间延迟周期期满后，FET故障信号由或门219产生，用来设定第二MOSFET故障状态。该MOSFET故障状态指示MOSFET200的栅源电压低于阈值一个时间周期，且该时间周期比VGS定时器229的时间延迟周期长。

由VGS定时器229提供的时间延迟是需要的，因为有一些栅源电压低于阈值的正常情况，在这些情况下，栅源电压低于阈值。这些情况实际上是暂时的，例如启动或在电流限制期间，栅源电压低且MOSFET正耗散功率。仅当功率耗散持续太长时间时其成为故障。由VGS定时器229确定的时间延迟周期与这些正常的暂时的工作情况相比，设定的更长。

当使用多个MOSFET时，如果这些MOSFET中至少一个MOSFET具有低栅源电压且不处于电流限制中，则一个MOSFET故障被设定，如图3所示，其中介绍了一种具有多个MOSFET300、301的示例性热插拔控制器。

每个MOSFET300和301通过使用各自的电流检测电阻302和303、以及各自的电流限制放大器306和307被独立控制。电流检测电阻302耦合在代表MOSFET300的正节点检测+1(SENSE+1)和负节点检测-1(SENSE-1)之间，且电流检测电阻303耦合在代表MOSFET301的正节点检测+2(SENSE+2)和负节点检测-2(SENSE-2)之间。独立于其它放大器的电流限制放大器306和307每一个控制各自的MOSFET300和301的栅极，以便当在各自的电阻器302和303中检测到的电流超过由各自电压源304和305提供的由VLIMIT电压定义的最大电流值时，限制流过MOSFET300和301的电流。电流源308和309分别提供电流以上拉MOSFET300和301的栅极电压。提供晶体管310和311用于分别向各自的MOSFET300和301提供ON和OFF信号以分别命令MOSFET300和301导通或断开。

分别在电流限制放大器306和307的状态引脚处产生的信号限制1(LIMITING1)和限制2(LIMITING2)指示各自的MOSFET300和301正限制流经它们的电流。这些信号被提供到各自的与门313的各自的输入，其中该与门313产生一个提供给定时器312的输出信号，其中该定时器312设定一个用于指示过流故障状态的延迟周期。

当MOSFET300和301正在限制电流时，由电流限制放大器304和305提供的栅极控制均匀地分离MOSFET300和301之间的电流和应激(stress)，而不管它们的阈值电压或温度的任何错配。

当负载电流增加到MOSFET300和301两者已经开始限制电流的点时，VDS和耗散的功率开始增加，并要求MOSFET切断用于保护。由于与门313、定时器312仅当LIMITING1和LIMITING2两个信号都产生，即当MOSFET300和301两者都工作来限制电流时才启动，即，当MOSFET300和301两者都工作来限制电流时。当由定时器312确定的延迟周期期满时，产生一个过流故障信号以指示MOSFET300和301两者都应被断开(OFF)。

图3中的热插拔控制器进一步包括用于检测MOSFET300和301的故障状态的电路。该电路包括电压源314、迟滞比较器315、转换器316、电压源317、迟滞比较器318，以及或门319、电压源320、迟滞比较器321、与门322、323和324、或门325、与门327、328以及定时器电路329和330。与图2中的电路类似，图3中的故障检测电路监测在故障的MOSFET300和301中可能存在的两种状态。如果这两种故障状态中的任一个发生且持续，则产生FET故障信号。

比较器318监测MOSFET300和301的漏极和源极之间的过电压，其中MOSFET300和301并联连接。具体地，比较器318将MOSFET300和301的VDS与阈值电压进行比较，所述阈值电压例如为200mV，由电压源317设定。

当VDS高于阈值电压时，VDS_高(VDS_HIGH)信号在比较器318的输出处被断定。该信号被提供给与门328的一个输入。与门328的第二输入被提供用来导通MOSFET300和301的ON信号。与门328的输出信号启动提供预定时间延迟周期的VDS定时器330，在所述预定时间延迟周期期满后，FET_故障(FET_FAULT)信号由或门319产生以设定MOSFET的故障状态。因此，第一MOSFET故障状态指示VDS超过阈值的一个时间周期，且该时间周期比预定时间延迟周期长。

比较器315和321分别检测MOSFET300和301的不足的栅源电压。具体地，比较器315和321监测各自的MOSFET300和301的栅源电压(VGS)，该栅源电压与选择的远高于MOSFET阈值的、源自各自的电压源314和320的阈值电压相关，所述MOSFET阈值例如为4.5V。当各自的MOSFET300或301的栅源电压低于阈值电压时，在各自的比较器315或321的输出处断定的信号被提供给各自的与门322或324的一个输入。同时，比较器315和321的输出信号被提供在与门323的输入处。

与门324的第二输入被提供指示MOSFET300限制电流的LIMITING1信号，而与门322的第二输入被提供指示MOSFET301限制电流的LIMITING2信号。经过或门325的与门322、323和324中任一个的输出信号引起在转换器316的输出处的GATE_LOW信号，所述GATE_LOW信号被提供给与门327一个输入。与门327的另一输入被提供用于导通MOSFET300和301的ON信号。

与门328的输出信号启动提供预定时间延迟周期的VGS定时器329，在预定时间延迟周期期满后，由或门319产生FET_故障信号由或门319产生以设定第二MOSFET故障状态。该MOSFET故障状态指示MOSFET300或301的栅源电压低于阈值的一个时间周期，且该时间周期比VGS定时器329的时间延迟周期长。

当FET_故障被设定时，热插拔控制器或系统可采取保护措施。例如，热插拔控制器能断开所有的MOSFET从而切断负载功率。在栅极到漏极短路的情况下，对热插拔控制器来说断开一个或多个MOSFET是不可能的。然而，MOSFET故障信号能被用来将负载置于低电流状态中，关闭上游供应，和/或标识该服务系统。

因此，本发明的MOSFET故障检测电路可提供：

—一个MOSFET故障的指示，当该MOSFET被命令为ON且VDS高于预定时间周期的阈值时；

—一个MOSFET故障的指示，当该MOSFET被命令为ON且所有MOSFET或多个MOSFET中任一个MOSFE的栅源电压VGS低于预定时间周期的阈值时，即所有开关或任一开关的栅极控制信号不足以导通该开关时；和/或

—并联开关的系统中一个开关故障的指示，如果至少一个MOSFET既不限制电流也不具有低栅源电压VGS，即，多个MOSFET中至少一个MOSFET的栅极控制信号不足以导通各自的MOSFET且没有正在被主动(actively)调节。

虽然图3中示出了用于两个MOSFET的MOSFET故障检测，该配置能够扩展为检测被布置为并联的任何数量的MOSFET的故障状态。

同时，本发明的故障检测电路可用于以上讨论的故障状态的两者中的一个或两个。

前述的说明示出并描述了本发明的各方面。此外，本披露仅示出并描述了优选的实施例，但如前所述，应该理解本发明能够用于多种其它合并、修改和环境，以及能够在如本文所表达的本发明构思范围内变化或修改，相当于上述教导和/或相关领域的技术或知识。

例如，VDS能通过或不通过电流检测电阻测量。VDS和VGS能提供在或门219或319之前或之后。

本文以上描述的实施例进一步旨在阐述实施本发明所知的最佳模式，并能使本领域的其它技术人员以这种或其它实施例以及由具体应用或发明用途所要求的各种修改而利用本发明。相应地，描述不是要将本发明限制于前文披露的形式。

Claims (18)

1.一种用于提供从输入节点到输出节点的功率的系统，其特征在于，包括：

至少一个开关，所述至少一个开关耦合在所述输入节点和所述输出节点之间并由开关控制信号控制，所述开关控制信号用于执行开关工作以提供从所述输入节点到所述输出节点的功率，所述开关被提供导通ON信号以命令所述开关导通，以及

故障检测电路，所述故障检测电路用于当所述开关被命令导通且至少一个以下状态被检测到时，指示所述开关的故障状态：

所述开关两端的电压超过预定值，或

所述开关控制信号的值不足以导通所述开关；

仅当所述检测到的状态出现预定时间周期时，指示所述故障状态。

2.根据权利要求1所述的系统，其特征在于，多个开关并联耦合在所述输入节点和所述输出节点之间。

3.根据权利要求2所述的系统，其特征在于，当所述多个开关被命令导通并且全部所述多个开关的开关控制信号不足以导通所述多个开关时，所述故障检测电路被配置用来指示所述故障状态。

4.根据权利要求2所述的系统，其特征在于，当所述多个开关被命令导通并且所述多个开关中任一个开关的开关控制信号不足以导通所述开关时，所述故障检测电路被配置用来指示所述故障状态。

5.根据权利要求1所述的系统，其特征在于，当所述一个开关被命令导通，所述一个开关的开关控制信号不足以导通所述开关时且所述开关的输出信号没有正在被调节时，所述故障检测电路被配置用来指示所述故障状态。

6.根据权利要求1所述的系统，其特征在于，所述一个开关包括金属氧化物半导体场效晶体管MOSFET，当所述MOSFET被命令导通且所述MOSFET的漏极和源极之间的电压高于第一预定时间周期的第一阈值时，所述故障检测电路被配置用来指示所述故障状态。

7.根据权利要求1所述的系统，其特征在于，所述一个开关包括MOSFET，当所述MOSFET被命令导通且所述MOSFET的栅源电压低于第二预定时间周期的第二阈值时，所述检测检测电路被配置用来指示所述故障状态。

8.根据权利要求1所述的系统，其特征在于，多个MOSFET开关耦合在所述输入和输出节点之间。

9.根据权利要求8所述的系统，其特征在于，当所述多个MOSFET开关被命令导通并且全部所述多个MOSFET开关的栅源电压低于预定时间周期的阈值时，所述故障检测电路被配置用来指示所述故障状态。

10.根据权利要求8所述的系统，其特征在于，当所述多个MOSFET开关被命令导通并且所述多个MOSFET开关中任一个MOSFET开关的栅源电压低于预定时间周期的阈值时，所述故障检测电路被配置用来指示所述故障状态。

11.根据权利要求8所述的系统，其特征在于，当所述多个MOSFET开关被命令导通并且一个MOSFET开关的栅源电压低于阈值且所述MOSFET开关的输出信号没有正在被调节时，所述故障检测电路被配置用来指示所述故障状态。

12.一种用于检测系统中的故障状态的电路，其特征在于，

所述系统用于提供从输入节点到输出节点的功率且具有耦合在所述输入节点和所述输出节点之间的一个或多个MOSFET开关；

当所述MOSFET被命令导通并且所述MOSFET的漏极和栅极之间的电压高于第一预定时间周期的第一阈值时，或当所述MOSFET被命令导通并且所述MOSFET的栅源电压低于第二预定时间周期的第二阈值时，所述电路被配置用来指示所述MOSFET的故障状态。

13.根据权利要求12所述的电路，其特征在于，多个MOSFET开关被并联布置在所述输入节点和所述输出节点之间。

14.根据权利要求13所述的电路，其特征在于，当所述多个MOSFET开关被命令导通，并且全部所述多个MOSFET开关的栅源电压低于所述第二预定时间周期的第二阈值时，指示所述MOSFET的故障状态。

15.根据权利要求13所述的电路，其特征在于，当所述多个MOSFET被命令导通，并且所述多个MOSFET开关中任一个MOSFET开关的栅源电压低于所述第二预定时间周期的第二阈值时，指示所述MOSFET的故障状态。

16.根据权利要求13所述的电路，其特征在于，当所述多个MOSFET开关被命令导通，并且一个MOSFET开关的栅源电压低于所述第二阈值且所述MOSFET开关的输出信号没有正在被调节时，指示所述MOSFET的故障状态。

17.一种检测系统中的故障状态的方法，其特征在于，

所述系统用于提供从输入节点到输出节点功率并具有耦合在所述输入节点和所述输出节点之间的一个或多个MOSFET开关，所述方法包括：

当所述MOSFET被命令导通并且所述MOSFET的漏极和源极之间的电压高于第一预定时间周期的第一阈值时，指示所述MOSFET的故障状态；或

当所述MOSFET被命令导通并且所述MOSFET的栅源电压低于第二预定时间周期的第二阈值时，指示所述MOSFET的故障状态。

18.根据权利要求17所述的方法，其特征在于，所述多个MOSFET开关并联耦合在所述输入节点和所述输出节点之间；当所述多个MOSFET开关被命令导通，并且一个MOSFET开关的栅源电压低于所述第二阈值且所述MOSFET开关的输出信号没有正在被调节时，指示所述MOSFET的故障状态。