JP6369890B2 - 電源用スイッチング回路、システム、及びプログラム - Google Patents

Description

本発明は、電源用スイッチング回路、システム、及びプログラムに関する。

電源装置から電力の供給を受ける電気機器では、電源装置がオン状態になったとき、電気機器に定常状態よりもはるかに大きい電流が一時的に流れることがある。この電流は突入電流と呼ばれる。大きな突入電流が流れる電気機器は、突入電流を低減するために突入電流防止回路を備えている場合がある。
特許文献１には、関連する技術として、突入電流を低減する技術が記載されている。

特開平７−２１２９６９号公報

特許文献１のような電気機器では、電源回路として、例えば、ＡＣアダプタ（交流−直流変換器）が用いられることがある。電源回路としてＡＣアダプタが用いられる場合、電気機器は、ＡＣアダプタが有するプラグが電気機器に挿入されることで、電力が供給された状態になる。また、電源回路としてＡＣアダプタが用いられる場合、電気機器は、ＡＣアダプタが有するプラグが電気機器から抜かれることで、電源が遮断された状態になる。ＡＣアダプタが有するプラグが電気機器から抜かれ、電気機器が電源を遮断された状態になった場合、その電気機器がデータ処理を行う機器であれば、電力が供給されていた時点の電気機器の設定状態や使用していたデータのバックアップをとることが望ましい。

しかしながら、特許文献１に記載の技術では、電気機器の突入電流を低減することはできるが、電気機器が電源装置から電力の供給を遮断されたとき、電気機器における電圧が急激に低下してしまう。そのため、電気機器が電力を供給される際の電気機器における突入電流を低減しつつ、電気機器が電力を遮断される際のバックアップ作業を行う時間を延長できる技術が求められていた。

そこでこの発明は、上記の課題を解決することのできる電源用スイッチング回路、システム、及びプログラムを提供することを目的としている。

上記目的を達成するために、本発明は、スイッチング素子、ＣＲ回路、ツェナーダイオード、制御手段のそれぞれを有する電源用スイッチング回路であって、前記スイッチング素子は、電源と該電源により駆動される負荷との間に直列に接続され、前記ＣＲ回路は、前記スイッチング素子がオン状態のときに、前記ツェナーダイオードの降伏電圧と同様の電圧が２つの端子の両端に印加されるような抵抗値を有する抵抗と、当該抵抗と並列に接続されたコンデンサとによって構成され、前記スイッチング素子のソースとゲートとの間を接続し、前記ツェナーダイオードは、５ボルト以下の降伏電圧を有するシリコンのツェナーダイオードであって、前記ＣＲ回路と並列に前記ソースと前記ゲートとの間を接続し、前記制御手段は、前記電源の電圧に係る指令に基づいて、前記ゲートをオープンノードにする、電源用スイッチング回路である。

また本発明は、前記電源用スイッチング回路と、スイッチング素子に入力される電圧に係る信号を検出する電圧検出回路を備え、前記電圧検出回路は、前記検出した信号に基づいて、前記制御手段に制御信号を出力することを特徴とするシステムである。

また本発明は、前記電源用スイッチング回路と、負荷の状態をバックアップ記録制御するバックアップ回路を備え、前記バックアップ回路は、前記バックアップ回路に電力を供給する電源に接続された前記電源用スイッチング回路の入力端に接続されることを特徴とするシステムである。

また本発明は、前記電源用スイッチング回路を備えるシステムのコンピュータを、スイッチング素子に入力される電圧に係る信号を検出し、前記検出した信号に基づいて、制御手段に制御信号を出力する電圧検出手段として機能させるプログラムである。

本発明の電源用スイッチング回路の処理により、電気機器が電力を供給される際の電気機器における突入電流を低減しつつ、電気機器が電力を遮断される際のバックアップ作業を行う時間を延長できる。

本発明の電源用スイッチング回路３０の最小構成を示す図である。 本発明の第一の実施形態による電源用スイッチング回路３０を備えるシステム１の一例を示す図である。 ツェナーダイオードＺ１の電流−電圧特性の例を示す図である。 本発明の第一の実施形態によるシステム１における突入電流増大の抑制の例を示す図である。 本発明の第一の実施形態によるシステム１における定常状態での電圧・電流波形の例を示す図である。 本発明の第一の実施形態による直流電圧源Ｖ１から電源装置１０の外部への電力供給遮断時における電圧・電流波形の例を示す図である。 本発明の第二の実施形態による電源用スイッチング回路３０を備えるシステム１の一例を示す図である。 本発明の第二の実施形態による直流電圧源Ｖ１から電源装置１０の外部への電力供給遮断時における電圧・電流波形の例を示す図である。 電源用スイッチング回路３０においてツェナーダイオードＺ１を備えない場合のシステム１における実測の例を示す図である。

図１は、本発明の電源用スイッチング回路３０の最小構成を示す図である。
この図で示すように、電源用スイッチング回路３０は、少なくとも、スイッチング素子Ｔ１と、抵抗Ｒ１と、コンデンサＣ１と、ツェナーダイオードＺ１と、スイッチＳＷ２とを備える。

スイッチング素子Ｔ１は、例えばｐチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）をトランスミッションゲートとして使用する半導体スイッチである。
抵抗Ｒ１は、スイッチング素子Ｔ１のソースＳとゲートＧとの間を接続するＣＲ回路を構成する。抵抗Ｒ１は、コンデンサＣ１と共に、ＣＲ回路の時定数を設定する。
コンデンサＣ１は、スイッチング素子のソースとゲートとの間を接続するＣＲ回路を構成する。コンデンサＣ１は、抵抗Ｒ１と共にＣＲ回路の時定数を設定する。

ツェナーダイオードＺ１は、ＣＲ回路と並列にスイッチング素子のソースとゲートとの間を接続する。ツェナーダイオードＺ１は、ＣＲ回路を構成するコンデンサＣ１が蓄える電荷を放電させる。
スイッチＳＷ２は、スイッチング素子Ｔ１に入力される電源の電圧に係る信号に基づいて、スイッチング素子Ｔ１のゲートＧをオープンノードにする（制御手段）。ここでスイッチング素子Ｔ１に入力される電源の電圧に係る信号とは、電源用スイッチング回路３０に入力される電圧と１対１の対応関係がある電圧、またはシステムが所定の状態であると電源用スイッチング回路３０を備えるシステムの有するＣＰＵが判定したときに出力する指令信号のことである。

＜第一の実施形態＞
図２は、本発明の第一の実施形態による電源用スイッチング回路３０を備えるシステム１の一例を示す図である。
本発明の第一の実施形態によるシステム１は、図２で示すように、電源装置１０と、制御部２０と、電源用スイッチング回路３０と、電流計４０と、負荷５０と、負荷６０とを備える。なお、電流計４０はシステム１の動作を説明するためのものであり、実際のシステム１が電流計４０を備える必要はない。

第一の実施形態による電源装置１０は、直流電圧源Ｖ１と、スイッチＳＷ１とを備える。
直流電圧源Ｖ１は、基準点（グラウンド）の基準電位（グラウンド電位）に対して所定の直流電圧を出力する電圧源である。例えば、直流電圧源Ｖ１は、電池である。また、例えば、直流電圧源Ｖ１は、交流電圧を直流電圧に変換するＡＣ−ＤＣコンバータである。
スイッチＳＷ１は、直流電圧源Ｖ１の直流電圧の出力をオン状態（出力する状態）またはオフ状態（出力しない状態）にする。スイッチＳＷ１は、直流電圧源Ｖ１の出力端子と負荷６０との間に接続される。
負荷６０は、コンデンサＣ２を備える。コンデンサＣ２は、直流電圧源Ｖ１の出力電圧を平滑化するコンデンサである。コンデンサＣ２は、スイッチＳＷ１の一端子とグラウンドとの間に接続される。コンデンサＣ２とスイッチＳＷ１との接続点が、電源装置１０の出力端子である。
電源装置１０の出力端子は、制御部２０と電源用スイッチング回路３０とに接続されている。電源装置１０は、この出力端子を介して制御部２０と電源用スイッチング回路３０とに直流電圧を出力する。

第一の実施形態による制御部２０は、電圧検出回路２１を備える。電圧検出回路２１は、スイッチング素子Ｔ１に入力される電源の電圧に係る信号を検出する。そして、電圧検出回路２１は、検出した信号に応じて制御信号を電源用スイッチング回路３０に出力する。例えば、電圧検出回路２１は、電源装置１０の出力端子における電圧ＶＦ１を検出する。そして、電圧検出回路２１は、検出した電圧ＶＦ１が所定の電圧よりも高くなると制御信号（図２で示すシステム１では、スイッチ２をオープン状態からショート状態にする制御信号）を電源用スイッチング回路３０に出力する。

第一の実施形態による電源用スイッチング回路３０は、図１で示した最小構成の電源用スイッチング回路３０におけるスイッチング素子Ｔ１のゲートＧとスイッチＳＷ２との間に抵抗Ｒ２を接続した構成である。抵抗Ｒ２を追加することで、抵抗Ｒ１とＲ２との比でスイッチング素子Ｔ１のゲート電圧を任意に設定することができる。抵抗Ｒ１とＲ２との比を調整することで、スイッチング素子Ｔ１のゲート・ソース間耐圧は直流電圧源Ｖ１よりも低いものが使用できる。例えば、抵抗Ｒ１とＲ２との比を調整することで、２０ボルトの直流電圧源Ｖ１に対して、ゲート・ソース間耐圧Ｖｇｓｓが１２ボルトのスイッチング素子Ｔ１を使用することができる。
また、スイッチング素子Ｔ１がオンとなるゲート・ソース間電圧を比較的小さくすることで、電流変化に対して所定以上の電圧変化する特性を有するツェナーダイオードを選択することができる。
スイッチング素子Ｔ１のドレインＤが電源用スイッチング回路３０の出力端子である。

電流計４０は、電源用スイッチング回路３０の出力端子と負荷５０との間に直列に接続される。電流計４０は、例えば直流電流計である。
スイッチング素子Ｔ１がオン状態のとき、ソース・ドレイン間は導通状態となる。そのため、電源装置１０の出力端子は、電源用スイッチング回路３０と電流計４０とを介して負荷５０に接続される。従って、スイッチング素子Ｔ１がオン状態のとき、電流計４０は電流を検出する。
また、スイッチング素子Ｔ１がオフ状態のとき、ソース・ドレイン間は絶縁状態となる。そのため、スイッチング素子Ｔ１がオフ状態のとき、電流計４０は電流を検出しない。

負荷５０は、電流計４０の出力端子（実際のシステム１では、電源用スイッチング回路３０の出力端子）に接続する装置を電流計４０とグラウンドとの間に接続される等価的な抵抗ＲＬと、コンデンサＣＬとで表したものである。抵抗ＲＬは、抵抗性負荷を表している。また、コンデンサＣＬは、容量性負荷を表している。

図３は、ツェナーダイオードＺ１の電流−電圧特性の例を示す図である。
図３において、横軸はツェナー電圧を示している。また、縦軸はツェナー電流を示している。
本発明におけるツェナーダイオードＺ１は、図２で示した電源装置１０が負荷５０への電力供給を遮断した際に、コンデンサＣ１が蓄えている電荷を放電させるためのものである。そのため、本発明におけるツェナーダイオードＺ１は、ツェナー電流の変化に対するツェナー電圧の変化が大きい領域で使用することが望ましい。すなわち、ツェナーダイオードＺ１は、ツェナー降伏となだれ降伏のうちツェナー降伏が支配的な領域で定まる電流−電圧特性の領域で使用することが望ましい。

一般的に、ツェナーダイオードＺ１において、ツェナー降伏はなだれ降伏よりも低い電圧で発生する。例えば、シリコンのツェナーダイオードＺ１の場合、純粋なツェナー降伏は、およそ５ボルト以下の降伏電圧のダイオードで見られる。それよりも高い電圧の降伏電圧のダイオードでは、なだれ降伏が支配的となる。
また、一般的に、半導体の不純物濃度が高い場合、空乏層の幅が狭くなるため、ツェナー降伏が発生し易くなる。また、半導体の不純物濃度が低い場合、空乏層の幅が広くなるため、ツェナー降伏が発生し難くなりなだれ降伏が支配的となる。
また、一般的に、温度が高くなると、空乏層の幅は小さくなり、ツェナー降伏が発生し易くなる。また、格子振動が激しくなりキャリアの移動度が小さくなるため、なだれ降伏が発生し難くなる。つまり、温度が高くなると、ツェナー降伏が支配的となる。また、温度が低くなると、空乏層の幅は広くなり、ツェナー降伏が発生し難くなる。また、格子振動が穏やかになりキャリアの移動度が大きくなるため、なだれ降伏が発生し易くなる。つまり、温度が低くなると、なだれ降伏が支配的となる。

図４は、本発明の第一の実施形態によるシステム１における突入電流増大の抑制の例を示す図である。
図５は、本発明の第一の実施形態によるシステム１における定常状態での電圧・電流波形の例を示す図である。
図６は、本発明の第一の実施形態による直流電圧源Ｖ１から電源装置１０の外部への電力供給遮断時における電圧・電流波形の例を示す図である。
次に、図４〜図６を用いて、第一の実施形態によるシステム１の動作を説明する。
なお、初期状態において、スイッチＳＷ１とスイッチＳＷ２は共にオープン状態である。また、初期状態において、負荷６０が備えるコンデンサＣ２は電荷が蓄積されていない状態であり、電源装置１０の出力端子の電圧ＶＦ１はグラウンド電位である。

まず、図４を用いて、第一の実施形態によるシステム１の突入電流の増大を抑制するまでの動作を説明する。
システム１において、電源装置１０の備えるスイッチＳＷ１がショート状態になる。すると、直流電圧源Ｖ１の出力電圧がコンデンサＣ２に印加され、コンデンサＣ２が充電される。電圧ＶＦ１は、コンデンサＣ２が充電されるにつれ、上昇する。
電圧検出回路２１は、電圧ＶＦ１と電圧検出回路２１で予め設定したしきい値とを比較し、電圧ＶＦ１がしきい値を超えないと判定した場合、所定の電源の電圧に係る電圧を検出していないと判定する。この場合、電圧検出回路２１は、スイッチＳＷ２に対してオープン状態のままにする指令を出力する。例えば、スイッチＳＷ２が半導体スイッチである場合、電圧検出回路２１は、半導体スイッチがオフ状態になるゲート電圧を出力する。
スイッチＳＷ２は、電圧ＶＦ１が電圧検出回路２１で予め設定されているしきい値を超えたと電圧検出回路２１が判定するまで、オープン状態である。この間、スイッチング素子Ｔ１のゲート・ソース間電圧はゼロボルト（電圧ＶＦ１＝電圧ＶＦ２）であり、スイッチング素子Ｔ１はオフ状態である。

電圧ＶＦ１が電圧検出回路２１で予め設定したしきい値を超えたと電圧検出回路２１が判定すると、電圧検出回路２１は所定の電源の電圧に係る電圧を検出したと判定する（図４において、電圧検出と記載）。電圧検出回路２１は、電源の電圧に係る電圧を検出したと判定すると、スイッチＳＷ２に対して電源の電圧に係る指令であるショート状態にする指令を出力する。例えば、スイッチＳＷ２が半導体スイッチである場合、電圧検出回路２１は、半導体スイッチがオン状態になるゲート電圧を出力する。

スイッチＳＷ２がショート状態になると、電流が電源装置１０の出力端子から抵抗Ｒ１と抵抗Ｒ２を経由してグラウンドへと流れる。このとき、コンデンサＣ１には、コンデンサＣ１の端子間電圧が抵抗Ｒ１の端子間電圧となるように、電荷が蓄積される。そのため、スイッチング素子Ｔ１のゲートＧの電圧ＶＦ２は、抵抗Ｒ１とコンデンサＣ１とで構成されるＣＲ回路と抵抗Ｒ２とで定まる時定数に従い電圧ＶＦ１から緩やかに低下する。

電圧ＶＦ２が電圧ＶＦ１から緩やかに低下することは、スイッチング素子Ｔ１のゲート・ソース間電圧が緩やかに上昇することである。そのため、電圧ＶＦ２が電圧ＶＦ１から緩やかに低下することで、スイッチング素子Ｔ１のオン抵抗が緩やかに小さくなり、突入電流の増大が抑制される（図４において、突入電流抑制と記載）。
なお、この間、ツェナーダイオードＺ１のツェナー電流は微小である。そのため、突入電流の抑制は、抵抗Ｒ１とコンデンサＣ１とで構成されるＣＲ回路と抵抗Ｒ２とで定まる時定数が支配的となる。
以上が、第一の実施形態によるシステム１の突入電流の増大を抑制するまでの動作説明である。

次に、図５を用いて、第一の実施形態によるシステム１の定常状態における動作を説明する。
スイッチング素子Ｔ１のオン抵抗が緩やかに小さくなり、突入電流の増大が抑制された後、更に電圧ＶＦ２が低下すると、ツェナーダイオードＺ１の端子間電圧が緩やかに大きくなり、ツェナー電流が緩やかに大きくなる。そして、電圧ＶＦ２は定常状態となる（図５において、定常状態と記載）。
電圧ＶＦ２は、定常状態において、次の条件１〜条件３を満足するときの電圧となる。電圧ＶＦ２は、抵抗Ｒ１を流れる電流とツェナーダイオードＺ１を流れる電流との総和に、抵抗Ｒ２の抵抗値を乗算した電圧である（条件１）。抵抗Ｒ１の端子間電圧は、ツェナーダイオードＺ１の端子間電圧に等しい（条件２）。電圧ＶＦ２は、電圧ＶＦ１から抵抗Ｒ１の端子間電圧を減算した電圧である（条件３）。
なお、抵抗Ｒ１とＲ２の抵抗比は、定常状態における電圧ＶＦ２で、スイッチング素子Ｔ１が完全なオン状態となる抵抗比である。
以上が、第一の実施形態によるシステム１の定常状態における動作説明である。

次に、図６を用いて、第一の実施形態による直流電圧源Ｖ１から電源装置１０の外部への電力供給遮断時におけるシステム１の動作を説明する。
定常状態において、スイッチＳＷ１は、電源装置１０から負荷５０への電力供給を遮断するために、ショート状態からオープン状態になる（図６において、オープン状態と記載）。スイッチＳＷ１がオープン状態になると、直流電圧源Ｖ１から電源装置１０の外部への電力供給が遮断される。

直流電圧源Ｖ１から電源装置１０の外部への電力供給が遮断されると、コンデンサＣ２は、蓄えている電荷を電源装置１０の外部へ放電する。すると、電圧ＶＦ１は低下する。
電圧検出回路２１は、電圧ＶＦ１が予め設定したしきい値よりも低いと判定すると（図６において、電圧検出と記載）、スイッチＳＷ２に対してオープン状態にする指令を出力する。例えば、スイッチＳＷ２が半導体スイッチである場合、電圧検出回路２１は、半導体スイッチがオフ状態になるゲート電圧を出力する。

スイッチＳＷ２がオープン状態になると、ツェナーダイオードＺ１には、電圧ＶＦ１と電圧ＶＦ２との差電圧が逆バイアスで印加される。そのため、コンデンサＣ１は、ツェナーダイオードＺ１を介して蓄えている電荷を急速に放電する。また、このとき、ツェナーダイオードＺ１は、ツェナー電圧が小さくなる方向に動作する。そのため、電圧ＶＦ２は急速に上昇し（図６において、Ｚ１による電圧上昇と記載）、スイッチング素子Ｔ１のゲート・ソース間電圧は急速に低くなる。そして、スイッチング素子Ｔ１は、急速にオフ状態となる（図６において、スイッチング素子オフと記載）。
その結果、負荷６０が備えるコンデンサＣ２に対する負荷は、素早く切り離される。そのため、コンデンサＣ２が蓄えている電荷は放電されず、電圧ＶＦ１の低下が緩和される。
以上が、第一の実施形態による直流電圧源Ｖ１から電源装置１０の外部への電力供給遮断時における動作説明である。

なお、ツェナーダイオードＺ１、スイッチング素子Ｔ１、抵抗Ｒ１、Ｒ２、コンデンサＣ１のそれぞれは、例えば次のように選択すればよい。
ツェナーダイオードＺ１として、ツェナー降伏が支配的となるおよそ５ボルト以下の降伏電圧のものを選択する。
スイッチング素子Ｔ１として、ツェナーダイオードＺ１の降伏電圧でオン状態となる特性の半導体スイッチ（例えば、一般品のｐチャネルＭＯＳＦＥＴ）を選択する。
抵抗Ｒ２として、選択したツェナーダイオードＺ１のツェナー電圧が変化しやすい範囲の電流となる抵抗値の抵抗を選択する。
抵抗Ｒ１として、自身の端子間電圧が選択したツェナーダイオードＺ１の降伏電圧程度となる抵抗値の抵抗を選択する。
コンデンサＣ１として、抵抗Ｒ１との時定数で突入電流の増大を十分に抑制できる容量値のコンデンサを選択する。

以上、本発明の第一の実施形態による電源用スイッチング回路３０を備えるシステム１の処理について説明した。上述の電源用スイッチング回路３０は、スイッチング素子Ｔ１と、抵抗Ｒ１と、抵抗Ｒ２と、コンデンサＣ１と、ツェナーダイオードＺ１と、スイッチＳＷ２と、を備える。
抵抗Ｒ１とコンデンサＣ１とで構成されるＣＲ回路と抵抗Ｒ２とで定まる時定数に従い、電圧ＶＦ２が電圧ＶＦ１から緩やかに低下する。そのため、スイッチング素子Ｔ１のオン抵抗が緩やかに小さくなり、突入電流の増大が抑制される。また、スイッチＳＷ２によりスイッチング素子Ｔ１のゲートをオープンノードにし、ツェナーダイオードＺ１がコンデンサＣ１の電荷を放電させることで、負荷５０を素早く切り離すことができ、電源装置１０からの電力の供給が遮断された場合であっても、コンデンサＣ２からの放電を緩和し、電圧ＶＦ１の低下を緩和することができる。その結果、このような電圧ＶＦ１を用いることで、電気機器が電力を遮断される際のバックアップ作業を行う時間を延長できる。

＜第二の実施形態＞
図７は、本発明の第二の実施形態による電源用スイッチング回路３０を備えるシステム１の一例を示す図である。
本発明の第二の実施形態によるシステム１は、図７で示すように、電源装置１０と、制御部２０と、電源用スイッチング回路３０ａ、３０ｂと、電流計４０ａ、４０ｂと、負荷５０ａ、５０ｂと、負荷６０とを備える。
第二の実施形態による負荷６０は、第一の実施形態による負荷Ｃ２に加え、ＤＣ／ＤＣ変換回路６１と、リセット回路６２と、ＣＰＵ６３と、バックアップ回路６４と、記憶部６５と、コンデンサＣ３とを備える。

なお、電源用スイッチング回路３０ａ、３０ｂを総称して電源用スイッチング回路３０と言うことがある。また、電流計４０ａ、４０ｂを総称して電流計４０と言うことがある。また、負荷５０ａ、５０ｂを総称して負荷５０と言うことがある。
また、第一の実施形態による電流計４０と同様に、第二の実施形態による電流計４０は、システム１の動作を説明するためのものであり、実際のシステム１が電流計４０を備える必要はない。

第二の実施形態による電源用スイッチング回路３０ａ、３０ｂのそれぞれは、第一の実施形態による電源用スイッチング回路３０と同様である。
第二の実施形態による電流計４０ａ、４０ｂのそれぞれは、第一の実施形態による電流計４０と同様である。
第二の実施形態による負荷５０ａ、負荷５０ｂのそれぞれは、第一の実施形態による負荷５０と同様である。
従って、第二の実施形態によるシステム１は、第一の実施形態によるシステム１に加え、電源用スイッチング回路３０ｂと、電流計４０ｂと、負荷５０ｂと、ＤＣ／ＤＣ変換回路６１と、リセット回路６２と、ＣＰＵ６３と、バックアップ回路６４と、記憶部６５と、コンデンサＣ３とを備える。

ＤＣ／ＤＣ変換回路６１の入力端子は、電源装置１０の出力端子とコンデンサＣ２の一端とに接続されている。また、ＤＣ／ＤＣ変換回路６１の出力端子は、コンデンサＣ３の一端と、リセット回路６２の入力端子と、バックアップ回路６４の入力端子と、電源用スイッチング回路３０ｂの入力端子とに接続されている。
ＤＣ／ＤＣ変換回路６１は、電源装置１０から供給された電圧ＶＦ１を電圧ＶＦ３に降圧する回路である。ＤＣ／ＤＣ変換回路６１は、例えば、１２ボルトの電圧ＶＦ１を、３．３ボルトの電圧ＶＦ３に変換する。
このように、図７で示すシステム１において、負荷５０ａには、電源用スイッチング回路３０ａを介して電圧ＶＦ１が供給される。また、リセット回路６２と、ＣＰＵ６３と、バックアップ回路６４とには、電圧ＶＦ３が供給される。また、負荷５０ｂには、電源用スイッチング回路３０ｂを介して電圧ＶＦ３が供給される。

コンデンサＣ２の他端、及びコンデンサＣ３の他端は、それぞれグラウンドに接続されている。
リセット回路６２の出力端子は、ＣＰＵ６３の入力端に接続されている。リセット回路６２は、電圧ＶＦ３を監視し、電圧ＶＦ３が予め定められているしきい値よりも低くなった場合、リセット信号（例えば、ハイレベルからローレベルに変化する信号）を生成する。リセット回路６２は、生成したリセット信号をＣＰＵ６３に出力する。

ＣＰＵ６３は、例えば負荷５０ａ及び負荷５０ｂを制御する。ＣＰＵ６３は、バックアップ回路６４から入力されるバックアップ作業開始を示す指令（以下、バックアップ開始指令）に応じて、電源装置１０からの電力供給が遮断される前のシステム１の設定状態や使用していたデータ、負荷５０ａの設定状態、負荷５０ｂの設定状態などを記憶部６５に記録する。ＣＰＵ６３は、記憶部６５にアクセス可能である。

バックアップ回路６４は、電圧検出回路２１から入力された制御信号に基づいて、ＣＰＵ６３にバックアップ開始指令を出力する（バックアップ記録制御する）。なお、バックアップ回路６４は、ＤＣ／ＤＣ変換回路６１から供給された電圧ＶＦ３を電力源として動作する。
記憶部６５は、電源装置１０からの電力供給が遮断される前のシステム１の設定状態や使用していたデータ、負荷５０ａの設定状態、負荷５０ｂの設定状態などのシステム１の処理に必要な種々の情報を記憶する記憶部である。

図８は、本発明の第二の実施形態による直流電圧源Ｖ１から電源装置１０の外部への電力供給遮断時における電圧・電流波形の例を示す図である。
次に、図８を用いて、第二の実施形態による直流電圧源Ｖ１から電源装置１０の外部への電力供給遮断時におけるシステム１の動作を説明する。

定常状態において、スイッチＳＷ１は、電源装置１０から負荷５０への電力供給を遮断するために、ショート状態からオープン状態になる。スイッチＳＷ１がオープン状態になると、直流電圧源Ｖ１から電源装置１０の外部への電力供給が遮断される。

直流電圧源Ｖ１から電源装置１０の外部への電力供給が遮断されると、コンデンサＣ２は、蓄えている電荷を電源装置１０の外部へ放電する。すると、電圧ＶＦ１は低下する（図８において、電圧ＶＦ１低下と記載）。
電圧検出回路２１は、電圧ＶＦ１が予め設定したしきい値よりも低いと判定すると（図８において、電圧検出と記載）、電源用スイッチング回路３０のそれぞれが備えるスイッチＳＷ２に対してオープン状態にする指令を出力する。例えば、スイッチＳＷ２が半導体スイッチである場合、電圧検出回路２１は、半導体スイッチがオフ状態になるゲート電圧を出力する。

各スイッチＳＷ２がオープン状態になると、ツェナーダイオードＺ１には、電圧ＶＦ１と電圧ＶＦ２との差電圧が逆バイアスで印加される。そのため、コンデンサＣ１は、ツェナーダイオードＺ１を介して蓄えている電荷を急速に放電する。また、このとき、ツェナーダイオードＺ１は、ツェナー電圧が小さくなる方向に動作する。そのため、電圧ＶＦ２は急速に上昇し、スイッチング素子Ｔ１のゲート・ソース間電圧は急速に低くなる。そして、スイッチング素子Ｔ１は、急速にオフ状態となる（図８において、スイッチング素子オフと記載）。
その結果、負荷６０が備えるコンデンサＣ２に対する負荷は、素早く切り離される。そのため、コンデンサＣ２が蓄えている電荷は放電されず、電圧ＶＦ１の低下が緩和される。
また、このとき、負荷６０が備えるコンデンサＣ３に対する負荷は、素早く切り離される。そのため、コンデンサＣ３が蓄えている電荷は放電されず、電圧ＶＦ３の低下が緩和される。
ＤＣ／ＤＣ変換回路６１は、電源装置１０から供給された電圧ＶＦ１を電圧ＶＦ３に降圧する回路である。従って、本発明の第二の実施形態によるシステム１におけるＤＣ／ＤＣ変換回路６１は、ここで示す実測値の例では、リセット回路６２、ＣＰＵ６３、バックアップ回路６４にコンデンサＣ３が蓄えている電荷をおよそ４８ミリ秒の間電圧ＶＦ３を維持したまま供給することができる（図８において、システム電源維持と記載）。

リセット回路６２は、電圧ＶＦ３を監視し、電圧ＶＦ３が予め定められているしきい値よりも低くなった場合、リセット信号を生成する。リセット回路６２は、生成したリセット信号をＣＰＵ６３に出力する。
また、バックアップ回路６４は、電圧検出回路２１から入力された制御信号に基づいて、ＣＰＵ６３にバックアップ開始指令を出力する。
ＣＰＵ６３は、バックアップ回路６４から入力されるバックアップ開始指令に応じて、電源装置１０からの電力供給が遮断される前のシステム１の設定状態や使用していたデータ、負荷５０ａの設定状態、負荷５０ｂの設定状態などを記憶部６５に記録する。

なお、図９は、電源用スイッチング回路３０においてツェナーダイオードＺ１を備えない場合のシステム１における実測の例を示す図である。
ツェナーダイオードＺ１を備えない場合のシステム１におけるＤＣ／ＤＣ変換回路６１は、ここで示す実測値の例では、リセット回路６２、ＣＰＵ６３、バックアップ回路６４にコンデンサＣ３が蓄えている電荷をおよそ１８ミリ秒の間しか電圧ＶＦ３を維持したまま供給することができない（図９において、システム電源維持と記載）。つまり、本発明のツェナーダイオードＺ１を追加することで、ツェナーダイオードＺ１を備えない場合のおよそ２．５倍のバックアップ時間を確保することができる。

以上、本発明の第二の実施形態による電源用スイッチング回路３０を備えるシステム１の処理について説明した。上述の電源用スイッチング回路３０は、スイッチング素子Ｔ１と、抵抗Ｒ１と、抵抗Ｒ２と、コンデンサＣ１と、ツェナーダイオードＺ１と、スイッチＳＷ２と、を備える。
抵抗Ｒ１とコンデンサＣ１とで構成されるＣＲ回路と抵抗Ｒ２とで定まる時定数に従い、電圧ＶＦ２が電圧ＶＦ１から緩やかに低下する。そのため、スイッチング素子Ｔ１のオン抵抗が緩やかに小さくなり、突入電流の増大が抑制される。また、スイッチＳＷ２によりスイッチング素子Ｔ１のゲートをオープンノードにし、ツェナーダイオードＺ１がコンデンサＣ１の電荷を放電させることで、負荷５０を素早く切り離すことができ、電源装置１０からの電力の供給が遮断された場合であっても、コンデンサＣ２からの放電を緩和し、電圧ＶＦ１の低下を緩和することができる。その結果、ＤＣ／ＤＣ変換回路６１が電圧ＶＦ１から変換した電圧ＶＦ３の低下も緩和され、電気機器が電力を遮断される際のバックアップ作業を行う時間を延長できる。

なお、本発明の実施形態による抵抗Ｒ２は、必ずしも必要ではない。スイッチング素子Ｔ１のゲート・ソース間容量やコンデンサＣ１に蓄えられる電荷が少なく、ツェナーダイオードＺ１がコンデンサＣ１の電荷を必要な速度で放電させることができれば、抵抗Ｒ２はなくてもよい。また、抵抗Ｒ２の代わりに例えばダイオードなどの電流を流した際に電圧降下を生じる素子を用いても良い。

なお、本発明における記憶部は、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部は、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。

なお本発明の実施形態について説明したが、上述の電源用スイッチング回路３０は内部に、コンピュータシステムを有している。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体７０に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体７０とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。

また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定するものではない。また、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができるものである。

１・・・システム
１０・・・電源装置
２０・・・制御部
２１・・・電圧検出回路
３０、３０ａ、３０ｂ・・・電源用スイッチング回路
４０、４０ａ、４０ｂ・・・電流計
５０、５０ａ、５０ｂ、６０・・・負荷
６１・・・ＤＣ／ＤＣ変換回路
６２・・・リセット回路
６３・・・ＣＰＵ
６４・・・バックアップ回路
６５・・・記憶部
Ｃ１、Ｃ２、Ｃ３、ＣＬ・・・コンデンサ
Ｒ１、Ｒ２、ＲＬ・・・抵抗
ＳＷ１、ＳＷ２・・・スイッチ
Ｔ１・・・半導体スイッチ
Ｖ１・・・直流電圧源
Ｚ１・・・ツェナーダイオード
ＶＦ１、ＶＦ２、ＶＦ３・・・電圧

Claims (8)

1. スイッチング素子、ＣＲ回路、ツェナーダイオード、制御手段のそれぞれを有する電源用スイッチング回路であって、
   前記スイッチング素子は、
   電源と該電源により駆動される負荷との間に直列に接続され、
   前記ＣＲ回路は、
   前記スイッチング素子がオン状態のときに、前記ツェナーダイオードの降伏電圧と同様の電圧が２つの端子の両端に印加されるような抵抗値を有する抵抗と、当該抵抗と並列に接続されたコンデンサとによって構成され、前記スイッチング素子のソースとゲートとの間を接続し、
   前記ツェナーダイオードは、
   ５ボルト以下の降伏電圧を有するシリコンのツェナーダイオードであって、前記ＣＲ回路と並列に前記ソースと前記ゲートとの間を接続し、
   前記制御手段は、
   前記電源の電圧に係る指令に基づいて、前記ゲートをオープンノードにする、
   電源用スイッチング回路。
2. 前記スイッチング素子のゲートと基準点との間に抵抗を備える
   請求項１に記載の電源用スイッチング回路。
3. 前記ツェナーダイオードは、前記スイッチング素子のゲートをオープンノードにした後にＣＲ回路のコンデンサが蓄える電荷を放電させる
   請求項１または請求項２に記載の電源用スイッチング回路。
4. 前記スイッチング素子は半導体スイッチである
   請求項１から請求項３の何れか一項に記載の電源用スイッチング回路。
5. 請求項１から請求項４の何れか一項に記載の電源用スイッチング回路と、
   スイッチング素子に入力される電圧に係る信号を検出する電圧検出回路を備え、
   前記電圧検出回路は、
   前記検出した信号に基づいて、前記制御手段に制御信号を出力する
   ことを特徴とするシステム。
6. 請求項１から請求項４の何れか一項に記載の電源用スイッチング回路と、
   負荷の状態をバックアップ記録制御するバックアップ回路を備え、
   前記バックアップ回路は、
   前記バックアップ回路に電力を供給する電源に接続された前記電源用スイッチング回路の入力端に接続される
   ことを特徴とするシステム。
7. スイッチング素子に入力される電圧に係る信号を検出する電圧検出回路を備え、
   前記電圧検出回路は、
   前記検出した信号に基づいて、前記制御手段に制御信号を出力する
   請求項６に記載のシステム。
8. 請求項１から請求項４の何れか一項に記載の電源用スイッチング回路を備えるシステムのコンピュータを、
   スイッチング素子に入力される電圧に係る信号を検出し、
   前記検出した信号に基づいて、制御手段に制御信号を出力する電圧検出手段
   として機能させるプログラム。