CN105470297A - 一种vdmos器件及其制作方法 - Google Patents
一种vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN105470297A CN105470297A CN201410456905.XA CN201410456905A CN105470297A CN 105470297 A CN105470297 A CN 105470297A CN 201410456905 A CN201410456905 A CN 201410456905A CN 105470297 A CN105470297 A CN 105470297A
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- side wall
- impurity
- vdmos device
- tagma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005094 computer simulation Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000035755 proliferation Effects 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000931705 Cicada Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种VDMOS器件及其制作方法。该方法包括，在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得所述介质层在所述栅极侧壁形成的侧墙达到预定厚度，所述预定厚度是根据需要的阈值电压确定的；利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入。本发明实施例能够根据需要制作具有不同阈值电压的VDMOS器件，提高了阈值电压的可调节范围，并且不会使沟道电阻变大或者N+/P-结过早穿通。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种垂直双扩散金属氧化物半导体晶体管(VerticialDouble-diffusedMetalOxideSemiconductor,VDMOS)器件及其制作方法。
背景技术
VDMOS是新一代电力电子器件，主要应用于电子开关、汽车电器、逆变器、音频放大等领域。阈值电压是VDMOS性能的重要参数，也是VDMOS器件制作工艺中的重要控制参数。如图1所示，现有技术中一种平面型VDMOS的元胞结构：
N型半导体衬底101；
N型外延层102，形成于N型半导体衬底101表面；
P-体区105，位于N型外延层102的内部；
P+体区108，位于P-体区105内部；
N型体区106，位于P-体区105内部；
栅氧化层103，形成于N型外延层102上表面；
多晶硅层104，形成于栅氧化层103上表面；
介质层107，形成于多晶硅层104上表面；
金属层间介电质(Inter-layerDielectric,ILD)层109，形成于介质层107上表面；
金属层1010，形成于P+体区108和ILD层109上表面。
在现有技术中，对于平面型VDMOS器件，从器件制作工艺上调整阈值电压通常有两种方法：一是改变栅氧化层的厚度，栅氧化层的厚度会直接影响到器件的高频特性，通常在产品版图确定后栅氧化层的厚度也就基本确定，后续可调整的空间很小；二是调整用于形成P-体区的杂质注入剂量的大小：提高用于形成P-体区的杂质注入剂量能有效提升阈值电压，但是同时也会引起沟道电阻变大；减小用于形成P-体区的杂质注入剂量能够减低阈值电压，但低的P-体区的杂质浓度可能引起N+/P-结过早穿通。
发明内容
本发明实施例的目的是提供一种VDMOS器件及其制作方法，以解决现有技术中调整阈值电压存在的如下问题：改变栅氧化层厚度时，阈值电压调节的范围小。改变用于形成P-体区的杂质注入剂量：提高用于形成P-体区的杂质注入剂量，使沟道电阻变大；减小用于形成P-体区的杂质注入剂量，低的P-体区的杂质浓度使N+/P-结过早穿通。
本发明实施例的目的是通过以下技术方案实现的：
一种VDMOS器件的制作方法，包括：
在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得所述介质层在所述栅极侧壁形成的侧墙达到预定厚度，所述预定厚度是根据需要的阈值电压确定的；
利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入。
较佳地，该方法还包括：确定阈值电压与侧墙厚度的对应关系。
较佳地，确定阈值电压与侧墙厚度的对应关系，包括：
统计已经制作出的VDMOS器件的阈值电压与侧墙厚度，根据统计结果确定阈值电压与侧墙厚度的对应关系。
较佳地，确定阈值电压与侧墙厚度的对应关系，包括：
通过计算机仿真的方式确定阈值电压与侧墙厚度的对应关系。
较佳地，所述介质层的材料为二氧化硅或者氮化硅。
较佳地，所述介质层正面的厚度为120～200nm。
较佳地，利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入，包括：
利用每两个相对的所述侧墙作为掩膜窗口，采用自对准方式注入P+杂质。
一种VDMOS器件，所述VDMOS器件采用以上任一方法制作得到。
本发明实施例的有益效果如下：
本发明实施例形成的侧墙，其厚度是根据VDMOS器件需要的阈值电压确定的。即，通过侧墙的厚度控制VDMOS器件的阈值电压。与控制栅氧化层厚度达到需要的阈值电压相比，提高了阈值电压的可调范围。与控制P-体区杂质的注入剂量达到需要的阈值电压相比，P-体区杂质的注入剂量没有改变，只是P+杂质向N+/P-结一侧的横向扩散深度发生变化，引起沟道区局部杂质浓度的改变，P-体区的杂质浓度没有改变。因此，不会引起沟道电阻变大，也不会使P-体区的杂质浓度过低，造成N+/P-结过早穿通。
附图说明
图1为现有技术中一种平面型VDMOS的元胞结构图；
图2为本发明实施例中形成侧墙和注入P+杂质的流程图；
图3为本发明实施例中形成外延层的结构图；
图4为本发明实施例中形成牺牲氧化层的结构图；
图5为本发明实施例中形成栅极的结构图；
图6为本发明实施例中注入P-体区的结构图；
图7为本发明实施例中注入N型源区的结构图；
图8为本发明实施例中形成侧墙的结构图；
图9为本发明实施例中注入P+体区的结构图；
图10为本发明实施例中沉积ILD层的结构图；
图11为本申发明实施例中形成金属层的结构图。
具体实施方式
下面结合附图和实施例对本发明提供的VDMOS器件及其制作方法进行更详细地说明。
本发明的实施例中，如图2所示，VDMOS的制作方法至少包括如下步骤：
步骤210：在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得介质层在栅极侧壁形成的侧墙达到预定厚度，预定厚度是根据需要的阈值电压确定的。
其中，晶元是制作VDMOS器件的载体。晶元正面是指用于形成VDMOS器件的那一面。
其中，根据需要的阈值电压确定侧墙厚度的实现方式有多种。下面例举其中几种：
一是根据预先确定的侧墙厚度与阈值电压的对应关系，查找需要的阈值电压对应的侧墙厚度。侧墙厚度与阈值电压的对应关系是通过获取经验值确定的。具体的，通过测量大量VDMOS器件的阈值电压和侧墙厚度，统计侧墙与阈值电压的对应关系。
二是根据侧墙厚度与阈值电压的理论关系，计算得出所需阈值电压应该选取的侧墙厚度。
步骤220：利用每两个相对的侧墙作为掩膜窗口，进行P+杂质注入。
本发明实施例中，P+杂质用于形成P+体区。
具体的，步骤210中所形成的侧墙厚度不同，使得P+杂质向N+/P-结一侧的横向扩散深度不同，进一步地，P+杂质横向扩散结深的变化，会引起靠近N+体区一侧的P+体区杂质浓度改变，从而使阈值电压发生改变。
具体的，侧墙越薄，P+杂质向N+/P-结一侧的横向扩散深度越深，靠近N+体区一侧的P+体区杂质浓度升高，阈值电压升高；侧墙越厚，P+杂质向N+/P-结一侧的横向扩散深度越少，靠近N+体区一侧的P+体区杂质浓度降低，阈值电压降低。
本发明实施例与现有技术相比，至少具有以下有益效果：
本发明实施例形成的侧墙，其厚度是根据VDMOS器件需要的阈值电压确定的。即，通过侧墙的厚度控制VDMOS器件的阈值电压。与控制栅氧化层厚度达到需要的阈值电压相比，提高了阈值电压的可调范围。与控制P-体区杂质的注入剂量达到需要的阈值电压相比，P-体区杂质的注入剂量没有改变，只是P+杂质向N+/P-结一侧的横向扩散深度发生变化，引起沟道区局部杂质浓度的改变，P-体区的杂质浓度没有改变。因此，不会引起沟道电阻变大，也不会使P-体区的杂质浓度过低，造成N+/P-结过早穿通。
本发明实施例提供的技术方案，特别适用于平面型VDMOS。
下面的实施例是结合完整的VDMOS工艺流程，对本发明所提供的VDMOS器件的制作方法进行详细地说明。
本实施例中，VDMOS器件的具体制作过程如下：
步骤1：在晶元的一个表面形成外延层，如图3所示。
其中，晶元即衬底401，形成外延层402的这个表面为晶元正面。
步骤2：消除外延层表面的缺陷。具体的，在外延层的表面生长牺牲氧化层，如图4所示，通过刻蚀将牺牲氧化层403剥除。
本步骤用于生长高质量的栅氧化层。
优选的，该牺牲氧化层403的厚度为100nm。
步骤2：形成栅极，包括生长栅氧化层，沉积多晶硅层和刻蚀多晶硅层，如图5所示。
具体的，在外延层402表面生长栅氧化层404，在栅氧化层404的表面沉积多晶硅层405，刻蚀部分多晶硅层405形成开口。
优选的，该栅氧化层404的厚度为80～100nm，该多晶硅层405的厚度为600～700nm。
步骤3：注入P-体区。具体的，利用多晶硅层做屏蔽，通过刻蚀多晶硅层形成的开口注入P-杂质，形成P-体区，采用高温将注入的P-杂质推至需要的深度，P-体区形成于外延层内，如图6所示。
P-体区406注入的方式有多种，优选的，采用自对准方式注入。
P-体区406注入的杂质的种类有多种，优选的，该步骤所注入的P-杂质为硼，能量值为80～100KeV，注入杂质的剂量参考范围为4.0～5.0e13/cm2，该步骤采用的温度范围为1100℃～1150℃。
步骤4：注入N型源区。具体的，在晶元正面涂覆光刻胶，对光刻胶进行光刻形成如图7所示的掩膜图案，然后注入高剂量的N型杂质，在图7所示的位置形成N型源区407。
N型杂质注入的方式有多种，优选的，采用自对准方式注入。
注入杂质的种类有多种，优选的，注入的N型杂质为砷或磷，注入杂质剂量值的参考范围为1.0e15～1.0e16/cm2。
步骤5：沉积介质层。具体的，在已形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，介质层在多晶硅层的侧壁形成侧墙，如图8所示。
其中，介质层4010的材料有多种，优选的，该介质层4010的材料为二氧化硅或者氮化硅。
优选的，介质层正面的厚度为120～200nm。其中，介质层的正面如图8所示。
具体的，侧墙409的厚度根据VDMOS所需的阈值电压确定。
步骤6：注入P+体区。具体的，利用每两个相对的侧墙作为掩膜窗口，进行P+杂质注入，如图9所示，形成P+体区408。在介质层4010表面沉积ILD层，如图10所示。采用高温回流，将N型源区407和P+体区408推至需要的深度，高温回流使晶元表面变得平坦，为下层光刻做准备。
具体的，P+杂质注入的方式有多种，优选的，采用自对准方式注入。
具体的，沉积ILD层4011的方法有多种，优选的，采用无掺杂二氧化硅(UndopedSilicionGlass，USG)和硼磷硅酸盐玻璃(Boro-phospho-silicate-glass，BPSG)进行ILD层4011沉积，可选的，该ILD层4011的厚度为800～1000nm。
如果侧墙409相对于图10中所示厚度减薄，P+体区横向扩散的深度如图10中P+体区408内侧虚线所示；如果侧墙409相对于图10中所示厚度加厚，P+体区横向扩散的深度如图10中P+体区408外侧虚线所示。
步骤7：金属层淀积，包括光刻、刻蚀除去外延层上表面两栅极之间的区域，暴露出源极，淀积金属膜和刻蚀金属连线，如图11所示，形成金属层4012。
具体的，暴露出源极时的光刻方法有多种，可选的，采用接触光刻。
淀积的方法有多种，可选的，采用物理气相淀积。
可选的，金属膜的材料有多种，本实施例中，该步骤的金属膜所采用的材料为铝。可选的，所淀积的金属膜的厚度为2800～3200nm。
本发明实施例提供了一种VDMOS器件，该VDMOS器件采用以上任一方法制作得到。
本发明实施例与现有技术相比，至少具有以下有益效果：
本发明实施例形成的侧墙，其厚度是根据VDMOS器件需要的阈值电压确定的。即，通过侧墙的厚度控制VDMOS器件的阈值电压。与控制栅氧化层厚度达到需要的阈值电压相比，提高了阈值电压的可调范围。与控制P-体区杂质的注入剂量达到需要的阈值电压相比，P-体区杂质的注入剂量没有改变，只是P+杂质向N+/P-结一侧的横向扩散深度发生变化，引起沟道区局部杂质浓度的改变，P-体区的杂质浓度没有改变。因此，不会引起沟道电阻变大，也不会使P-体区的杂质浓度过低，造成N+/P-结过早穿通。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种VDMOS器件的制作方法，其特征在于，包括：
在已经形成栅极的晶元正面采用化学气相淀积的方法沉积介质层，使得所述介质层在所述栅极侧壁形成的侧墙达到预定厚度，所述预定厚度是根据需要的阈值电压确定的；
利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入。
2.根据权利要求1所述的方法，其特征在于，该方法还包括：
确定阈值电压与侧墙厚度的对应关系。
3.根据权利要求2所述的方法，其特征在于，确定阈值电压与侧墙厚度的对应关系，包括：
统计已经制作出的VDMOS器件的阈值电压与侧墙厚度，根据统计结果确定阈值电压与侧墙厚度的对应关系。
4.根据权利要求2所述的方法，其特征在于，确定阈值电压与侧墙厚度的对应关系，包括：
通过计算机仿真的方式确定阈值电压与侧墙厚度的对应关系。
5.根据权利要求1所述的方法，其特征在于，所述介质层的材料为二氧化硅。
6.根据权利要求1所述的方法，其特征在于，所述介质层的材料为氮化硅。
7.根据权利要求1所述的方法，其特征在于，所述介质层正面的厚度为120～200nm。
8.根据权利要求1所述的方法，其特征在于，利用每两个相对的所述侧墙作为掩膜窗口，进行P+杂质注入，包括：
利用每两个相对的所述侧墙作为掩膜窗口，采用自对准方式注入P+杂质。
9.一种VDMOS器件，其特征在于，所述VDMOS器件采用权利要求1～4任一项所述的方法制作得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410456905.XA CN105470297B (zh) | 2014-09-10 | 2014-09-10 | 一种vdmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410456905.XA CN105470297B (zh) | 2014-09-10 | 2014-09-10 | 一种vdmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105470297A true CN105470297A (zh) | 2016-04-06 |
| CN105470297B CN105470297B (zh) | 2018-09-28 |
Family
ID=55607827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410456905.XA Active CN105470297B (zh) | 2014-09-10 | 2014-09-10 | 一种vdmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105470297B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054099A (zh) * | 2017-12-12 | 2018-05-18 | 深圳迈辽技术转移中心有限公司 | 半导体功率器件的制作方法 |
| CN110034753A (zh) * | 2019-04-22 | 2019-07-19 | 西安拓尔微电子有限责任公司 | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69131376T2 (de) * | 1990-12-21 | 1999-10-21 | Siliconix Inc | Verfahren zur Herstellung von doppelt-diffundierten integrierten MOSFET-Zellen |
| CN102751332B (zh) * | 2012-07-20 | 2014-11-12 | 杭州士兰微电子股份有限公司 | 耗尽型功率半导体器件及其制造方法 |
-
2014
- 2014-09-10 CN CN201410456905.XA patent/CN105470297B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054099A (zh) * | 2017-12-12 | 2018-05-18 | 深圳迈辽技术转移中心有限公司 | 半导体功率器件的制作方法 |
| CN108054099B (zh) * | 2017-12-12 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 半导体功率器件的制作方法 |
| CN110034753A (zh) * | 2019-04-22 | 2019-07-19 | 西安拓尔微电子有限责任公司 | 一种P型VDMOS的high-side高速驱动电路及其驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105470297B (zh) | 2018-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108364870B (zh) | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN104966720A (zh) | Tft基板结构及其制作方法 | |
| CN103367157A (zh) | 一种超结mosfet的制备方法 | |
| CN105742365A (zh) | 射频ldmos晶体管及其制作方法 | |
| US8624302B2 (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| CN102130006B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
| CN103035610A (zh) | Rfldmos中连接阱和基板的电连接结构及制造方法 | |
| CN105470297A (zh) | 一种vdmos器件及其制作方法 | |
| CN102129998B (zh) | N型超结vdmos中多晶硅p型柱的形成方法 | |
| CN105304492A (zh) | 一种半导体器件及其制造方法 | |
| CN105448722B (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| CN104681438A (zh) | 一种半导体器件的形成方法 | |
| CN104538452A (zh) | 沟槽型mosfet的结构及制造方法 | |
| CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN102956487B (zh) | 隔离型功率晶体管的制造方法 | |
| CN111128745B (zh) | 一种SiC基MOS器件的制作方法 | |
| CN102376618B (zh) | N型射频ldmos中多晶硅p型沉阱的制造方法 | |
| CN103426735A (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
| CN105742166A (zh) | 一种降低器件漏电流的方法 | |
| CN101764157A (zh) | 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法 | |
| CN100501971C (zh) | 提高高压栅氧化层均匀性的工艺方法 | |
| CN104810289A (zh) | 一种vdmos管的制造方法和vdmos | |
| CN104867829A (zh) | 金属氧化物半导体器件制作方法和金属氧化物半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |