CN104538452A - 沟槽型mosfet的结构及制造方法 - Google Patents

沟槽型mosfet的结构及制造方法 Download PDF

Info

Publication number
CN104538452A
CN104538452A CN201410856764.0A CN201410856764A CN104538452A CN 104538452 A CN104538452 A CN 104538452A CN 201410856764 A CN201410856764 A CN 201410856764A CN 104538452 A CN104538452 A CN 104538452A
Authority
CN
China
Prior art keywords
groove
grid
contact hole
deposited
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410856764.0A
Other languages
English (en)
Inventor
丛茂杰
许凯强
徐俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410856764.0A priority Critical patent/CN104538452A/zh
Publication of CN104538452A publication Critical patent/CN104538452A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽型MOSFET的制造方法，其特征在于，步骤包括：1)沟槽刻蚀，其中栅极沟道沟槽的侧壁倾斜；2)生长栅氧，淀积多晶硅并回刻；3)体区、源区注入及退火；4)淀积层间电介质，接触孔刻蚀、注入并退火；5)淀积接触孔阻挡层，淀积钨并回刻；淀积顶层金属，并刻蚀形成栅极和源极；淀积背面金属，形成漏极。本发明还公开了用上述方法制造的MOSFET的结构。本发明通过优化沟槽刻蚀参数，把栅极沟道沟槽的形貌由垂直调整到倾斜，使沟槽内填充的多晶硅在回刻之后没有缝隙，从而避免了CT刻蚀在多晶硅内沿着缝隙往下刻的情况出现，保证了器件边缘不被击穿。

Description

沟槽型MOSFET的结构及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及沟槽型MOSFET(金属氧化物半导体场效应晶体管)的制造方法。
背景技术
硅基功率MOSFET是通过并联大量的MOS(金属氧化物半导体)单元来实现大电流工作的。对于MOSFET来说，位于器件中间的各并联MOS单元间的表面电压大致相同,而位于边界(即终端)的MOS单元与衬底表面的电压却相差很大，往往引起表面电场过于集中，造成器件的边缘击穿。因此，为了保证硅基功率MOSFET能够正常工作，通常需要在器件边界处采取Termination(终端)技术，来减小表面电场强度，提高MOS功率器件PN结击穿电压。
如图1所示，对于垂直的沟槽形貌，多晶硅填充并回刻之后，在多晶硅中间会有缝隙。这是因为，多晶硅淀积是用的CVD(化学气相沉积)的方法，在理想情况下，晶圆表面各处淀积速率相同，沟槽侧壁多晶硅逐渐淀积最后闭合，但实际情况却是沟槽顶部比底部淀积速率要快一些，导致沟槽顶部多晶硅先闭合，从而在内部形成多晶硅缝隙，如图2所示。
在Termination区域，CT(Contact，接触孔)刻蚀会沿着缝隙刻到多晶硅底部，后续的CT注入穿透多晶硅注入到沟槽底部，会导致Termination失效，BV(击穿电压)降低。失效断面如图3所示，失效BV曲线如图4所示。
发明内容
本发明要解决的技术问题之一是提供一种沟槽型MOSFET的制造方法，它可以避免器件边缘被击穿。
为解决上述技术问题，本发明的沟槽型MOSFET的制造方法，步骤包括：
1)在外延上刻蚀出沟槽，其中栅极沟道沟槽的侧壁呈倾斜形貌；
2)生长栅氧，淀积多晶硅并回刻到栅氧层；
3)体区注入及退火，源区注入及退火；
4)淀积层间电介质，刻蚀接触孔，进行接触孔注入并退火；
5)淀积接触孔阻挡层，淀积钨并回刻；淀积顶层金属，并刻蚀形成栅极和源极；淀积背面金属，形成漏极，完成MOSFET的制造。
步骤1)，所述栅极沟道沟槽的倾斜角度在87～89度之间。
步骤4)，接触孔注入，对于NMOS注入的是BF2，对于PMOS注入的As。
本发明要解决的技术问题之二是提供用上述方法制造的沟槽型MOSFET的结构，其栅极沟道沟槽位于结终端区域内，接触孔刻在栅极沟道沟槽内，栅极沟道沟槽的侧壁呈倾斜形貌。
所述栅极沟道沟槽的倾斜角度在87～89度之间。
本发明通过优化沟槽刻蚀参数，把栅极沟道沟槽的形貌由垂直调整到倾斜，使沟槽内填充的多晶硅在回刻之后没有缝隙，从而避免了CT刻蚀在多晶硅内沿着缝隙往下刻的情况出现，保证了器件边缘不被击穿。
附图说明
图1是常规沟槽型MOSFET的垂直沟槽在多晶硅填充并回刻后，多晶硅中间出现缝隙的示意图。
图2是常规沟槽型MOSFET的垂直沟槽在多晶硅淀积时的情况示意图。
图3是常规沟槽型MOSFET的垂直沟槽的最终断面结构图。
图4是图3的沟槽型MOSFET的失效BV曲线。
图5～图9是本发明的沟槽型MOSFET的制造方法流程示意图。
图10是本发明的沟槽型MOSFET的栅极沟道沟槽的形貌。
图11是本发明的沟槽型MOSFET的栅极沟道沟槽的最终断面结构图。
图12是本发明的沟槽型MOSFET的栅极沟道沟槽在多晶硅淀积时的情况示意图。
图中附图标记说明如下：
1：N型衬底
2：N型外延
3：栅极氧化层
4：多晶硅
5：P型体区
6：N型源区
7：层间电介质
8：接触孔
9：接触孔BF2注入区
10：钨
11：栅极
12：源极
13：漏极
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，详述如下：
本发明的沟槽型MOSFET的制造方法，其具体工艺步骤如下：
步骤1，在N型外延2上刻蚀出沟槽，如图5所示。其中，位于终端区的Gate Runner trench(栅极沟道沟槽)的倾斜角度要求在87～89度之间(通过调整沟槽刻蚀的压力和气体流量来调整倾斜角度)，如图10所示，位于原胞(cell)区的其他沟槽均为垂直沟槽，沟槽的深度根据产品要求而定。
步骤2，生长栅极氧化层3，淀积多晶硅4，然后回刻到栅极氧化层3，如图6所示。
由于斜沟槽上部CD(临界尺寸)大，下部CD小，多晶硅淀积会从沟槽底部向上逐渐闭合，如图12所示，所以多晶硅内部不会出现缝隙。
步骤3，进行P型体区5的注入及退火，以及N型源区6的注入及退火，如图7所示。
步骤4，淀积ILD(层间电介质)7，刻蚀接触孔8，进行接触孔8BF2注入并退火，如图8所示。
步骤5，淀积接触孔阻挡层(CT barrier)，淀积钨并回刻；淀积顶层金属，并刻蚀形成栅极11和源极12；淀积背面金属，形成漏极13，完成MOSFET的制造，如图9所示。
由图11的栅极沟道沟槽断面结构图可见，本发明没有出现CT刻蚀在多晶硅内沿着缝隙往下刻的情况。

Claims (5)

1.沟槽型MOSFET的制造方法，其特征在于，步骤包括：
1)在外延上刻蚀出沟槽，其中栅极沟道沟槽的侧壁呈倾斜形貌；
2)生长栅氧，淀积多晶硅并回刻到栅氧层；
3)体区注入及退火，源区注入及退火；
4)淀积层间电介质，刻蚀接触孔，进行接触孔注入并退火；
5)淀积接触孔阻挡层，淀积钨并回刻；淀积顶层金属，并刻蚀形成栅极和源极；淀积背面金属，形成漏极，完成MOSFET的制造。
2.根据权利要求1所述的方法，其特征在于，步骤1)，栅极沟道沟槽的倾斜角度在87～89度之间。
3.根据权利要求1所述的方法，其特征在于，步骤4)的接触孔注入，对于NMOS注入的是BF2，对于PMOS注入的As。
4.根据权利要求1所述方法制造的沟槽型MOSFET的结构，其特征在于，栅极沟道沟槽位于结终端区域内，接触孔刻在栅极沟道沟槽内，栅极沟道沟槽的侧壁呈倾斜形貌。
5.根据权利要求4所述的沟槽型MOSFET的结构，其特征在于，栅极沟道沟槽的倾斜角度在87～89度之间。
CN201410856764.0A 2014-12-29 2014-12-29 沟槽型mosfet的结构及制造方法 Pending CN104538452A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410856764.0A CN104538452A (zh) 2014-12-29 2014-12-29 沟槽型mosfet的结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410856764.0A CN104538452A (zh) 2014-12-29 2014-12-29 沟槽型mosfet的结构及制造方法

Publications (1)

Publication Number Publication Date
CN104538452A true CN104538452A (zh) 2015-04-22

Family

ID=52853952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410856764.0A Pending CN104538452A (zh) 2014-12-29 2014-12-29 沟槽型mosfet的结构及制造方法

Country Status (1)

Country Link
CN (1) CN104538452A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931955A (zh) * 2016-07-12 2016-09-07 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
CN106024898A (zh) * 2016-07-12 2016-10-12 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
CN106024609A (zh) * 2016-07-12 2016-10-12 杭州士兰集成电路有限公司 沟槽功率器件及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508534A (en) * 1994-02-24 1996-04-16 Mitsubishi Denki Kabushiki Kaisha Trench gate type insulated gate bipolar transistor
JP2000012842A (ja) * 1998-06-18 2000-01-14 Denso Corp Ｍｏｓトランジスタ及びその製造方法
CN101567314A (zh) * 2008-04-24 2009-10-28 飞兆半导体公司 用于控制半导体结构中沟槽轮廓的技术
CN103137450A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 一种沟槽型功率mos器件及其制造工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508534A (en) * 1994-02-24 1996-04-16 Mitsubishi Denki Kabushiki Kaisha Trench gate type insulated gate bipolar transistor
JP2000012842A (ja) * 1998-06-18 2000-01-14 Denso Corp Ｍｏｓトランジスタ及びその製造方法
CN101567314A (zh) * 2008-04-24 2009-10-28 飞兆半导体公司 用于控制半导体结构中沟槽轮廓的技术
CN103137450A (zh) * 2011-11-22 2013-06-05 上海华虹Nec电子有限公司 一种沟槽型功率mos器件及其制造工艺方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931955A (zh) * 2016-07-12 2016-09-07 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
CN106024898A (zh) * 2016-07-12 2016-10-12 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
CN106024609A (zh) * 2016-07-12 2016-10-12 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
CN106024609B (zh) * 2016-07-12 2019-03-08 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
CN105931955B (zh) * 2016-07-12 2019-05-03 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
CN106024898B (zh) * 2016-07-12 2023-04-18 杭州士兰集成电路有限公司 沟槽功率器件及制作方法

Similar Documents

Publication Publication Date Title
CN108364870B (zh) 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN101924130A (zh) 具有沟槽式接触孔的沟槽式mosfet及其制备方法
EP1873837B1 (en) Semiconductor power device having an edge-termination structure and manufacturing method thereof
CN105679667A (zh) 一种沟槽igbt器件的终端结构制造方法
CN101834142A (zh) 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法
CN103578992B (zh) 一种集成vdmos芯片及其制作方法
CN105551964A (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
CN103050541A (zh) 一种射频ldmos器件及其制造方法
CN102789987A (zh) 低米勒电容的超级接面功率晶体管制造方法
CN103985746A (zh) 沟槽型igbt器件及其制造方法
CN111785625A (zh) 超级结器件的工艺方法
CN104538452A (zh) 沟槽型mosfet的结构及制造方法
CN103367157A (zh) 一种超结mosfet的制备方法
CN103035610A (zh) Rfldmos中连接阱和基板的电连接结构及制造方法
CN103681315A (zh) 埋层的形成方法
CN103050536A (zh) 一种射频ldmos器件及其制造方法
US11342424B2 (en) Electronic device including a transistor and a shield electrode
CN102129998B (zh) N型超结vdmos中多晶硅p型柱的形成方法
CN104681438A (zh) 一种半导体器件的形成方法
CN104835739A (zh) 功率晶体管的制造方法和功率晶体管
CN203871337U (zh) 沟槽型igbt器件
CN107818920B (zh) 屏蔽栅沟槽mosfet的栅氧层结构及制造方法
CN103474335B (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN206059399U (zh) 一种沟槽肖特基二极管

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150422