CN102376618B - N型射频ldmos中多晶硅p型沉阱的制造方法 - Google Patents

N型射频ldmos中多晶硅p型沉阱的制造方法 Download PDF

Info

Publication number
CN102376618B
CN102376618B CN 201010265249 CN201010265249A CN102376618B CN 102376618 B CN102376618 B CN 102376618B CN 201010265249 CN201010265249 CN 201010265249 CN 201010265249 A CN201010265249 A CN 201010265249A CN 102376618 B CN102376618 B CN 102376618B
Authority
CN
China
Prior art keywords
type
polysilicon
oxide layer
layer
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010265249
Other languages
English (en)
Other versions
CN102376618A (zh
Inventor
钱文生
韩峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010265249 priority Critical patent/CN102376618B/zh
Publication of CN102376618A publication Critical patent/CN102376618A/zh
Application granted granted Critical
Publication of CN102376618B publication Critical patent/CN102376618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种N型射频LDMOS中多晶硅P型沉阱的制造方法，包括步骤：在P型硅衬底上形成P型外延层并刻蚀出V型槽；在V型槽侧壁上形成第一氧化层；在硅衬底上淀积第一层多晶硅并进行P型杂质的离子注入；在第一层多晶硅上淀积第二层多晶硅并将V型槽完全填满；进行研磨使多晶硅表面平整化；在硅衬底上形成第二氧化层作为沉阱区域外的保护层；进行退火推进，将P型杂质推进整个V型槽的多晶硅中并形成多晶硅P型沉阱；形成N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。本发明方法能提高器件的击穿电压、缩小版图面积、提高器件密度、工艺参数可调性强、适用范围广。

Description

N型射频LDMOS中多晶硅P型沉阱的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种N型射频LDMOS中多晶硅P型沉阱的制造方法。
背景技术
现有的射频LDMOS工艺中，为了降低源极的接线电感和电阻，提高共源放大器的射频增益，同时减少源极布线带来的不利的寄生参数并进一步减少版图面积，常采用重掺杂的沉阱将源极和接地的衬底相连，以提高器件性能。如图1所示，为现有N型射频LDMOS的结构示意图。所述现有射频LDMOS形成于P+衬底上的P-外延层中，在所述P-外延层中形成有P+沉阱，一P阱形成于所述P-外延层和所述P+沉阱上，在所述P阱上形成有栅极，通过所述栅极控制在所述P阱中形成沟道；在所述栅极一侧的P阱中形成有N+和P+区，所述N+区作为器件的源区并引出源极、所述P+区引出器件的背栅极；在所述栅极另一侧的P-外延层中形成有N-漂移区和N+区，该P-外延层中的N+区作为器件的漏区并引出漏极。由图1可知，源极通过P阱和所述P+沉阱实现和所述P+衬底的连接。
现有射频LDMOS的沉阱的第一种制造方法为在外延层形成后，对沉阱区域进行高剂量注入并进行高温推进，但对耐压要求很高、外延层厚度较大的应用，则难以通过注入加推进的方法就使得源极和衬底很好地相连，沉阱深处会形成一个低浓度的窄区，使得沉阱的电阻较高。现有射频LDMOS的沉阱的第二种制造方法为采用边形成外延层边进行沉阱注入，在外延层形成后进行推进的方法，虽然可以解决前述问题，但由于沉阱杂质剂量很浓，外延层生长时会有较多的沉阱杂质挥发进设备腔体，对漂移区内部进行自掺杂，使得漂移区内部形成一层浓度较高的P型杂质层，会严重影响器件的击穿特性，导致击穿电压下降。此外，上述现有的制造方法中用注入加推进的方式形成沉阱，还要考虑杂质的横向扩散可能会影响沟道区，所以版图设计时沉阱区域离沟道区的距离比较大，会增加版图面积，降低器件密度，不利于获得高性能的器件。
发明内容
本发明所要解决的技术问题是提供一种N型射频LDMOS中多晶硅P型沉阱的制造方法，能提高器件的击穿电压、缩小版图面积、提高器件密度、工艺参数可调性强、适用范围广。
为解决上述技术问题，本发明提供的N型射频LDMOS中多晶硅P型沉阱的制造方法，包括如下步骤：
步骤一、在一P型硅衬底上形成P型外延层，在所述P型外延层上的沉阱区域刻蚀出V型槽。所述P型外延层的掺杂杂质为硼、杂质体浓度为1.0E14cm-3～1.0E15cm-3，所述P型外延层的厚度能根据器件的耐压要求进行调整，所述P型外延层的厚度和器件的耐压关系为15V/μm。所述V型槽采用各向异性刻蚀工艺形成，所述V型槽的开口张角为15°～30°、开口宽度为5μm～10μm，所述V型槽的深度大于所述P型外延层的厚度。
步骤二、在所述V型槽侧壁上形成第一氧化层，形成方法为：在所述P型硅衬底上形成所述第一氧化层，去除所述V型槽底部表面以及所述V型槽外部的所述P型外延层表面的所述第一氧化层，只保留所述V型槽侧壁上的所述第一氧化层。采用热氧化、或沉积法形成所述第一氧化层，所述第一氧化层的厚度为
Figure GSB00001123640100031
所述第一氧化层作为器件后续工艺中的隔离氧化层、其厚度的具体值要求能保证在后续工艺中能阻隔所述V型槽中P型杂质的穿透。
步骤三、在所述P型硅衬底上淀积第一层多晶硅，并对所述第一层多晶硅进行P型杂质的离子注入，所述第一层多晶硅的厚度满足不填满所述V型槽的条件。所述第一层多晶硅的P型杂质的离子注入的注入杂质为硼、注入能量为50keV～100keV、注入剂量为1.0E15cm-2～1.0E16cm-2。
步骤四、在所述第一层多晶硅上淀积第二层多晶硅，淀积后所述第一层多晶硅和所述第二层多晶硅总厚度满足将所述V型槽完全填满的条件。
步骤五、对所述P型硅衬底进行研磨，去除所述V型槽外部的所述P型外延层上的所述第一层多晶硅和所述第二层多晶硅并使所述V型槽上部的所述第一层多晶硅和所述第二层多晶硅表面平整化。
步骤六、在所述P型硅衬底上形成第二氧化层，所述第二氧化层作为所述沉阱区域外的保护层。所述第二氧化层的生长温度为800℃～900℃、所述第二氧化层的厚度为
Figure GSB00001123640100032
步骤七、对所述P型硅衬底进行退火推进，将所述第一层多晶硅中离子注入的P型杂质推进整个所述V型槽中的所述第一层多晶硅和第二层多晶硅中，形成多晶硅P型沉阱。退火推进的温度为950℃～1100℃、时间为30分钟～2小时，温度越低则需要时间越长。
步骤八、形成所述N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。
本发明的有益效果为：
1、本发明方法采用掺杂的多晶硅形成N型射频LDMOS中的P型沉阱，能避免沉阱杂质自掺杂引起器件击穿电压下降的问题，从而能提高器件的击穿电压。
2、由于本发明在所述V槽的侧壁形成了第一氧化层作为隔离氧化层，能使沉阱的面积完全由版图设计决定，无须担心横向扩散对沟道区的影响，因此能够缩小版图面积，提高器件密度。
3、本发明同时还具备工艺参数的可调节性强、适用范围广的特点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是为现有N型射频LDMOS的结构示意图；
图2是本发明实施例方法的流程图；
图3-图8是本发明实施例方法的各步骤中的器件结构示意图。
具体实施方式
图2是本发明实施例方法的流程图；如图3至图8所示，是本发明实施例方法的各步骤中的器件结构示意图。本发明实施例N型射频LDMOS中多晶硅P型沉阱的制造方法，包括如下步骤：
步骤一、如图3所示，在一P型硅衬底上形成P型外延层，在所述P型外延层上的沉阱区域刻蚀出V型槽。所述P型外延层的掺杂杂质为硼、杂质体浓度为1.0E14cm-3～1.0E15cm-3，所述P型外延层的厚度能根据器件的耐压要求进行调整，所述P型外延层的厚度和器件的耐压关系为15V/μm。所述V型槽采用各向异性刻蚀工艺形成，所述V型槽的开口张角为15°～30°、开口宽度为5μm～10μm，所述V型槽的深度大于所述P型外延层的厚度。
步骤二、如图4所示，在所述V型槽侧壁上形成第一氧化层，形成方法为：在所述P型硅衬底上形成所述第一氧化层，去除所述V型槽底部表面以及所述V型槽外部的所述P型外延层表面的所述第一氧化层，只保留所述V型槽侧壁上的所述第一氧化层。采用热氧化、或沉积法形成所述第一氧化层，所述第一氧化层的厚度为
Figure GSB00001123640100051
所述第一氧化层作为器件后续工艺中的隔离氧化层、其厚度的具体值要求能保证在后续工艺中能阻隔所述V型槽中P型杂质的穿透。
步骤三、如图5所示，在所述P型硅衬底上淀积第一层多晶硅，并对所述第一层多晶硅进行硼注入。所述第一层多晶硅的硼注入的工艺条件为：注入能量为50keV～100keV、注入剂量为1.0E15cm-2～1.0E16cm-2。如图6所示的硼掺杂层即为所述第一层多晶硅进行硼注入后形成。
步骤四、如图6所示，在所述第一层多晶硅上淀积第二层多晶硅，淀积后所述第一层多晶硅和所述第二层多晶硅总厚度满足将所述V型槽完全填满的条件。
步骤五、如图6所示，对所述P型硅衬底进行研磨，去除所述V型槽外部的所述P型外延层上的所述第一层多晶硅和所述第二层多晶硅并使所述V型槽上部的所述第一层多晶硅和所述第二层多晶硅表面平整化。
步骤六、如图6所示，在所述P型硅衬底上形成第二氧化层即在所述P型硅衬底上的所述P型外延层和所述V型槽的第一层多晶硅和第二层多晶硅的表面上形成所述第二层氧化层，图6中并未标示出所述第二氧化层。所述第二氧化层作为所述沉阱区域外的保护层。所述第二氧化层的生长温度为800℃～900℃、所述第二氧化层的厚度为
Figure GSB00001123640100061
步骤七、如图7所示，对所述P型硅衬底进行退火推进，将所述第一层多晶硅中离子注入的硼杂质推进整个所述V型槽中的所述第一层多晶硅和第二层多晶硅中，形成多晶硅P型沉阱。退火推进的温度为950℃～1100℃、时间为30分钟～2小时，温度越低则需要时间越长。
步骤八、如图8所示，形成所述N型射频LDMOS的P阱，并在所述P阱上形成栅极，在所述栅极的一侧的所述P阱中形成一N+区和P+区，所述栅极的所述N+区作为器件的源区并引出源极、所述P+区引出器件的背栅极；在所述栅极另一侧的P型外延层中形成所述N-漂移区和N+区，该P型外延层中的N+区作为器件的漏区并引出漏极。通过所述多晶硅P型沉阱将所述源极和所述P型衬底相连接。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种N型射频LDMOS中多晶硅P型沉阱的制造方法，其特征在于，包括如下步骤：
步骤一、在一P型硅衬底上形成P型外延层，在所述P型外延层上的沉阱区域刻蚀出V型槽；
步骤二、在所述V型槽侧壁上形成第一氧化层，形成方法为：在所述P型硅衬底上形成所述第一氧化层，去除所述V型槽底部表面以及所述V型槽外部的所述P型外延层表面的所述第一氧化层，只保留所述V型槽侧壁上的所述第一氧化层；
步骤三、在所述P型硅衬底上淀积第一层多晶硅，并对所述第一层多晶硅进行P型杂质的离子注入，所述第一层多晶硅的厚度满足不填满所述V型槽的条件；
步骤四、在所述第一层多晶硅上淀积第二层多晶硅，淀积后所述第一层多晶硅和所述第二层多晶硅总厚度满足将所述V型槽完全填满的条件；
步骤五、对所述P型硅衬底进行研磨，去除所述V型槽外部的所述P型外延层上的所述第一层多晶硅和所述第二层多晶硅并使所述V型槽上部的所述第一层多晶硅和所述第二层多晶硅表面平整化；
步骤六、在所述P型硅衬底上形成第二氧化层，所述第二氧化层作为所述沉阱区域外的保护层；
步骤七、对所述P型硅衬底进行退火推进，将所述第一层多晶硅中离子注入的P型杂质推进整个所述V型槽中的所述第一层多晶硅和第二层多晶硅中，形成多晶硅P型沉阱；
步骤八、形成所述N型射频LDMOS的P阱、漂移区、源极、栅极、漏极。
2.如权利要求1所述的方法，其特征在于：步骤一中所述P型外延层的掺杂杂质为硼、杂质体浓度为1.0E14cm-3～1.0E15cm-3，所述P型外延层的厚度能根据器件的耐压要求进行调整，所述P型外延层的厚度和器件的耐压关系为15V/μm。
3.如权利要求1所述的方法，其特征在于：步骤一中所述V型槽采用各向异性刻蚀工艺形成，所述V型槽的开口张角为15°～30°、开口宽度为5μm～10μm，所述V型槽的深度大于所述P型外延层的厚度。
4.如权利要求1所述的方法，其特征在于：步骤二中采用热氧化、或沉积法形成所述第一氧化层，所述第一氧化层的厚度为
Figure FSB00001123640000021
所述第一氧化层的厚度的具体值要求能保证在后续工艺中能阻隔所述V型槽中P型杂质的穿透。
5.如权利要求1所述的方法，其特征在于：步骤三中所述第一层多晶硅的P型杂质的离子注入的注入杂质为硼、注入能量为50keV～100keV、注入剂量为1.0E15cm-2～1.0E16cm-2。
6.如权利要求1所述的方法，其特征在于：步骤六中所述第二氧化层的生长温度为800℃～900℃、所述第二氧化层的厚度为
7.如权利要求1所述的方法，其特征在于：步骤七中退火推进的温度为950℃～1100℃、时间为30分钟～2小时。
CN 201010265249 2010-08-26 2010-08-26 N型射频ldmos中多晶硅p型沉阱的制造方法 Active CN102376618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010265249 CN102376618B (zh) 2010-08-26 2010-08-26 N型射频ldmos中多晶硅p型沉阱的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010265249 CN102376618B (zh) 2010-08-26 2010-08-26 N型射频ldmos中多晶硅p型沉阱的制造方法

Publications (2)

Publication Number Publication Date
CN102376618A CN102376618A (zh) 2012-03-14
CN102376618B true CN102376618B (zh) 2013-10-23

Family

ID=45795008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010265249 Active CN102376618B (zh) 2010-08-26 2010-08-26 N型射频ldmos中多晶硅p型沉阱的制造方法

Country Status (1)

Country Link
CN (1) CN102376618B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241381A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法
CN106298536B (zh) * 2015-06-11 2019-10-15 北大方正集团有限公司 射频横向双扩散金属氧化物半导体及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869875A (en) * 1997-06-10 1999-02-09 Spectrian Lateral diffused MOS transistor with trench source contact
CN101040374A (zh) * 2004-10-14 2007-09-19 皇家飞利浦电子股份有限公司 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
CN101217161A (zh) * 2007-12-28 2008-07-09 中国电子科技集团公司第五十五研究所 无负阻ldmos器件结构及其生产方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060076629A1 (en) * 2004-10-07 2006-04-13 Hamza Yilmaz Semiconductor devices with isolation and sinker regions containing trenches filled with conductive material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869875A (en) * 1997-06-10 1999-02-09 Spectrian Lateral diffused MOS transistor with trench source contact
CN101040374A (zh) * 2004-10-14 2007-09-19 皇家飞利浦电子股份有限公司 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
CN101217161A (zh) * 2007-12-28 2008-07-09 中国电子科技集团公司第五十五研究所 无负阻ldmos器件结构及其生产方法

Also Published As

Publication number Publication date
CN102376618A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
CN102054864B (zh) Ldmos及其制造方法
CN102044563A (zh) Ldmos器件及其制造方法
CN102412162B (zh) 提高nldmos击穿电压的方法
CN103035610B (zh) Rfldmos中连接阱和基板的电连接结构及制造方法
CN102129997B (zh) N型超结vdmos中p型柱的形成方法
CN102376570B (zh) N型射频ldmos的制造方法
CN102376618B (zh) N型射频ldmos中多晶硅p型沉阱的制造方法
CN104752500A (zh) 射频ldmos器件及工艺方法
KR101386132B1 (ko) 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102129998B (zh) N型超结vdmos中多晶硅p型柱的形成方法
CN102104064A (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN104241358A (zh) 射频ldmos器件及其制造方法
CN104638003B (zh) 射频ldmos器件及工艺方法
CN103811402B (zh) 一种超高压bcd工艺的隔离结构制作工艺方法
CN102956487B (zh) 隔离型功率晶体管的制造方法
CN101764157B (zh) 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法
CN104517853A (zh) 超级结半导体器件制造方法
CN102130163B (zh) Esd高压dmos器件及其制造方法
CN104409500A (zh) 射频ldmos及其制作方法
CN113838914A (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN102544079A (zh) 锗硅异质结npn晶体管及制造方法
CN104701371B (zh) 射频ldmos器件及制造方法
CN105470297A (zh) 一种vdmos器件及其制作方法
CN102544080A (zh) 锗硅异质结双极晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.