CN101217161A - 无负阻ldmos器件结构及其生产方法 - Google Patents
无负阻ldmos器件结构及其生产方法 Download PDFInfo
- Publication number
- CN101217161A CN101217161A CNA2007101919831A CN200710191983A CN101217161A CN 101217161 A CN101217161 A CN 101217161A CN A2007101919831 A CNA2007101919831 A CN A2007101919831A CN 200710191983 A CN200710191983 A CN 200710191983A CN 101217161 A CN101217161 A CN 101217161A
- Authority
- CN
- China
- Prior art keywords
- region
- source
- drift region
- polysilicon
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims abstract description 27
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明是无负阻LDMOS器件结构及其生产方法，该结构包括沟道区、漂移区、源漏区，在有源区边界用一高浓度的浓硼区将LDMOS器件漂移区包围起来，该浓硼区与漂移区在有源区边界形成一个P+N－二极管，该二极管击穿电压比器件有源区内部本征击穿电压略低。当漏端电压高于该二极管的击穿电压时，该二极管首先击穿，提供一个击穿电流通路，这样器件内部有源区就不会进入击穿区，寄生双极晶体管也就无法进入负阻状态，从而起到保护器件的作用，同时该包围漂移区的高浓度浓硼区也起到隔离有源区的作用，可以有效降低漏源漏电流。在不增加工艺的情况下有效抑制硅LDMOS器件中寄生双极晶体管的负阻效应。
Description
技术领域
本发明涉及的是一种降低硅LDMOS器件寄生双极晶体管负阻效应，并适用于硅LDMOS器件的研制与生产的无负阻LDMOS器件结构，属于半导体微电子设计制造技术领域。
背景技术
与硅双极器件相比，硅LDMOS器件具有输出功率大、线性好，失真小，热稳定性好等显著优点，因此大量应用于数字电视，医疗诊断器械，移动通讯等领域，特别是移动通讯领域，硅微波LDMOS功率器件是其基站所用微波功率器件的首选产品。一般认为LDMOS器件不向双极器件那样具有负阻效应，但实际上源区-沟道区-漏区会构成一寄生双极晶体管，如果控制不好，这一寄生双极晶体管同样会在工作过程中出现负阻问题，从而导致LDMOS器件烧毁，常规的抑制寄生双极晶体管负阻效应的方法是用高浓度硼将源区包围起来，形成屏蔽源结构，降低寄生双极晶体管发射极发射效率，这一方法一方面需要增加工艺步骤，另一方面需要严格控制屏蔽源的区域，否则会影响器件的其它性能，如阈值电压等，因此工艺的实现有一定难度。
发明内容
本发明的目的是为了抑制硅LDMOS器件中寄生双极晶体管的负阻效应，克服传统的屏蔽源结构需要增加工艺步骤及工艺实现有一定难度的缺陷，提供
一种硅LDMOS器件结构及其生产方法。
本发明的技术解决方案：无负阻LDMOS器件结构，包括沟道区、漂移区、源漏区，在有源区边界用一高浓度的浓硼区将LDMOS器件漂移区包围起来，该浓硼区与漂移区在有源区边界形成一个P+N-二极管，该二极管击穿电压比器件有源区内部本征击穿电压略低。
无负阻LDMOS器件的生产方法，其特征是该方法的工艺步骤分为，
1).在电阻率(0.01～0.02)Ω·cm的P型硅衬底上外延(8～13)Ω·cm，厚度(5～10)μm的P型外延层；
2).利用高能高剂量离子注入加热推进或者利用ICP刻蚀贯通外延层的深槽，进行侧壁扩散加掺硼多晶硅填充的办法形成形成包围漂移区的高浓度硼掺杂区，同时形成表面源与背面衬底连接的高浓度硼连接区；
3).利用局部氧化技术进行场氧化，栅牺牲层氧化(300～700)与腐蚀、栅氧化，厚度(300～700)；
4).LPCVD淀积多晶硅，厚度(4000～6000)，光刻刻蚀多晶硅，形成多晶硅栅图形；
5).以多晶硅作为自对准边界，光刻沟道注入区，进行沟道注入(能量40Kev～60Kev，剂量3E13cm-2～1E14cm-2)和推进(温度1050℃～1150℃，时间3h)，形成器件沟道区；
6).以多晶硅作为自对准边界，光刻源漏注入区，进行源漏注入(能量80Kev～120Kev，剂量1E15cm-2～3E15cm-2)和推进(温度900℃～1000℃，时间30min)，形成器件源区和漏区；
7).漂移区注入(能量80Kev～140Kev，剂量1E12cm-2～4E12cm-2)和退火(温度900℃～1000℃，时间30min)，同时步骤2)形成的包围漂移区的高浓度硼掺杂区与漂移区在有源区边界形成一个P+N-二极管；
8).用LPCVD工艺在硅片表面淀积SiO2(厚度5000～8000)，光刻、刻蚀SiO2开接触窗口；
9).蒸发金属膜(厚度3000～5000)，反刻形成金属电极，即漏极D和栅极G；
10).背面磨片，将硅片减薄到60μm～110μm，蒸发Ti(500～1500)/Ni(3000～5000)/Au(3000～5000)形成下电极，即源极S。
本发明的优点：有效抑制硅LDMOS器件中寄生双极晶体管的负阻效应，克服了传统的屏蔽源结构需要增加工艺步骤及工艺实现存有一定难度的缺点，硅LDMOS器件结构可以在不增加工艺的情况下较好的避免寄生双极晶体管的负阻效应。它用一高浓度的浓硼区将LDMOS器件漂移区包围起来，该高浓度的浓硼区和漂移区形成一个P+N-二极管，该二极管的击穿电压略低于有源区内部的本征击穿电压，当漏端电压高于该二极管的击穿电压时，该二极管首先击穿，提供一个击穿电流通路，这样器件内部有源区就不会进入击穿区，寄生双极晶体管也就无法进入负阻状态，从而起到保护器件的作用，同时该包围漂移区的高浓度浓硼区也起到隔离有源区的作用，可以有效降低漏源漏电流。
附图说明
图1是常规硅LDMOS晶体管光刻版俯视图
其中图1(a)是光刻版俯视图，图1(b)是图1(a)沿A-A的剖面示意图
图2是本发明LDMOS晶体管示意图。
其中图2(a)是光刻版俯视图，图2(b)是图2(a)沿A-A的剖面示意图，
图2(c)是图2(a)沿B-B的剖面示意图。
图2.1是(100)晶面P-/P++结构外延片的示意图；
图2.2是包围漂移区的高浓度浓硼掺杂区形成(图2.2b)示意图，
其中图2.2(a)是图2(a)沿A-A的剖面示意图，图2.2(b)是图2(a)沿B-B的剖面示意图。
图2.3是栅牺牲层氧化、栅牺牲层腐蚀、栅氧化层形成示意图；
其中图2.3(a)是图2(a)沿A-A的剖面示意图，图2.3(b)是图2(a)沿B-B的剖面示意图。
图2.4是LPCVD淀积(4000～6000)埃多晶硅，光刻刻蚀多晶硅形成栅多晶硅图形示意图；
其中图2.4(a)是图2(a)沿A-A的剖面示意图，图2.4(b)是图2(a)沿B-B的剖面示意图。
图2.5是以多晶硅作为自对准边界，光刻沟道注入区，进行沟道注入和推进，形成器件沟道区示意图；
其中图2.5(a)是图2(a)沿A-A的剖面示意图，图2.5(b)是图2(a)沿B-B的剖面示意图。
图2.6是以多晶硅作为自对准边界，光刻源漏注入区，进行源漏注入和推进，形成器件源区和漏区示意图；
其中图2.6(a)是图2(a)沿A-A的剖面示意图，图2.6(b)是图2(a)沿B-B的剖面示意图。
图2.7是漂移区注入和退火示意图，同时(图2.2b)包围漂移区的高浓度浓硼区与漂移区在有源区边界形成一个P+N-二极管；
其中图2.7(a)是图2(a)沿A-A的剖面示意图，图2.7(b)是图2(a)沿B-B的剖面示意图。
图2.8是用LPCVD工艺在硅片表面淀积SiO2钝化层，光刻、刻蚀SiO2开接触窗口示意图；
其中图2.8(a)是图2(a)沿A-A的剖面示意图，图2.8(b)是图2(a)沿B-B的剖面示意图。
图2.9是蒸发金属膜；反刻形成金属电极，即漏极D和栅极G示意图；
其中图2.9(a)是图2(a)沿A-A的剖面示意图，图2.9(b)是图2(a)沿B-B的剖面示意图。
图2.10是背面磨片，将硅片减薄，蒸发形成下电极，即源极S示意图。
其中图2.10(a)是图2(a)沿A-A的剖面示意图，图2.10(b)是图2(a)沿B-B的剖面示意图。
图中的G是栅电极；D是漏电极；1是源电极；2是源区；3是屏蔽源；4是沟道区；5是栅多晶硅；6是栅氧化层；7是漂移区；8是漏区；9是漏电极；10是背面源电极；11是表面源电极与背面衬底连接的连接区；12是外延层；13是衬底。14是包围漂移区的高浓度浓硼区，该区与漂移区在有源区边界形成一个P+N-二极管。
具体实施方式
对照图1，常规硅LDMOS晶体管示意图。其中3-屏蔽源就是用来抑制寄生双极晶体管负阻效应的，这种实现方法需要额外的工艺步骤，同时该区域紧邻沟道区，因此对沟道区浓度有一定影响，从而影响器件的电性能，与阈值电压，因此工艺上需要严格控制；
对照图2，包围漂移区的高浓度浓硼区14，该区域与漂移区在有源区边界形成一个P+N-二极管，是本发明用来抑制寄生双极晶体管负阻效应的，该二极管击穿电压比有源区电压略低，在漏源电压高于该二极管击穿电压时，该二极管首先击穿，从而抑制了寄生双极晶体管的负阻效应，保护了器件，该方法比常规屏蔽源的方法能更彻底抑制寄生双极晶体管的负阻效应，同时该区域可以有效降低漏源漏电流。
实施例1，
1).在电阻率0.01Ω·cm的P型硅衬底上外延8Ω·cm，厚度5μm的P型外延层(图2.1)；
2).利用高能高剂量离子注入加热推进或者利用ICP刻蚀贯通外延层的深槽，进行侧壁扩散加掺硼多晶硅填充的办法形成形成包围漂移区的高浓度硼掺杂区(图2.2b)，同时形成表面源与背面衬底连接的高浓度硼连接区(图2.2a)；
3).利用局部氧化技术进行场氧化，栅牺牲层氧化300与腐蚀、栅氧化，厚度300(图2.3)；
4).LPCVD淀积多晶硅，厚度(4000～6000)，光刻刻蚀多晶硅，形成多晶硅栅图形(图2.4)；
5).以多晶硅作为自对准边界，光刻沟道注入区，进行沟道注入(能量40Kev，剂量3E13cm-2和推进温度1050℃，时间3h，形成器件沟道区(图2.5)；
6).以多晶硅作为自对准边界，光刻源漏注入区，进行源漏注入(能量80Kev，剂量1E15cm-2和推进温度900℃，时间30min，形成器件源区和漏区(图2.6)；
7).漂移区注入能量80Kev，剂量1E12cm-2和退火温度900℃，时间30min(图2.7)，同时步骤2)形成的包围漂移区的高浓度硼掺杂区与漂移区在有源区边界形成一个P+N-二极管(图2.7b)；
8).用LPCVD工艺在硅片表面淀积SiO2厚度5000，光刻、刻蚀SiO2开接触窗口(图2.8)；
9).蒸发金属膜厚度3000，反刻形成金属电极，即漏极D和栅极G(图2.9)；
10).背面磨片，将硅片减薄到60μm～110μm，蒸发Ti 500/Ni 3000/Au3000形成下电极，即源极S(图2.10)。
实施例2，
1).在电阻率0.02Ω·cm的P型硅衬底上外延13Ω·cm，厚度10μm的P型外延层(图2.1)；
2).利用高能高剂量离子注入加热推进或者利用ICP刻蚀贯通外延层的深槽，进行侧壁扩散加掺硼多晶硅填充的办法形成形成包围漂移区的高浓度硼掺杂区(图2.2b)，同时形成表面源与背面衬底连接的高浓度硼连接区(图2.2a)；
3).利用局部氧化技术进行场氧化，栅牺牲层氧化700与腐蚀、栅氧化，厚度700(图2.3)；
4).LPCVD淀积多晶硅，厚度6000，光刻刻蚀多晶硅，形成多晶硅栅图形(图2.4)；
5).以多晶硅作为自对准边界，光刻沟道注入区，进行沟道注入能量60Kev，剂量1E14cm-2和推进温度1150℃，时间3h，形成器件沟道区(图2.5)；
6).以多晶硅作为自对准边界，光刻源漏注入区，进行源漏注入(能量80Kev～120Kev，剂量3E15cm-2和推进温度1000℃，时间30min，形成器件源区和漏区(图2.6)；
7).漂移区注入能量140Kev，剂量4E12cm-2和退火温度1000℃，时间30min(图2.7)，同时步骤2)形成的包围漂移区的高浓度硼掺杂区与漂移区在有源区边界形成一个P+N-二极管(图2.7b)；
8).用LPCVD工艺在硅片表面淀积SiO2厚度8000，光刻、刻蚀SiO2开接触窗口(图2.8)；
9).蒸发金属膜厚度5000，反刻形成金属电极，即漏极D和栅极G(图2.9)；
10).背面磨片，将硅片减薄到110μm，蒸发Ti 1500/Ni 5000)/Au5000形成下电极，即源极S(图2.10)。
Claims (2)
1.无负阻LDMOS器件结构，其特征是包括沟道区、漂移区、源漏区，在有源区边界用一高浓度的浓硼区将LDMOS器件漂移区包围起来，该浓硼区与漂移区在有源区边界形成一个P+N-二极管，该二极管击穿电压比器件有源区内部本征击穿电压略低。
2.无负阻LDMOS器件的生产方法，其特征是该方法的工艺步骤分为，
1).在电阻率(0.01～0.02)Ω·cm的P型硅衬底上外延(8～13)Ω·cm，厚度(5～10)μm的P型外延层；
2).利用高能高剂量离子注入加热推进或者利用ICP刻蚀贯通外延层的深槽，进行侧壁扩散加掺硼多晶硅填充的办法形成包围漂移区的高浓度硼掺杂区，同时形成表面源与背面衬底连接的高浓度硼连接区；
3).利用局部氧化技术进行场氧化，栅牺牲层氧化(300～700)与腐蚀、栅氧化，厚度(300～700)；
4).LPCVD淀积多晶硅，厚度(4000～6000)，光刻刻蚀多晶硅，形成多晶硅栅图形；
5).以多晶硅作为自对准边界，光刻沟道注入区，进行沟道注入(能量40Kev～60Kev，剂量3E13cm-2～1E14cm-2)和推进(温度1050℃～1150℃，时间3h)，形成器件沟道区；
6).以多晶硅作为自对准边界，光刻源漏注入区，进行源漏注入(能量80Kev～120Kev，剂量1E15cm-2～3E15cm-2)和推进(温度900℃～1000℃，时间30min)，形成器件源区和漏区；
7).漂移区注入(能量80Kev～140Kev，剂量1E12cm-2～4E12cm-2)和退火(温度900℃～1000℃，时间30min)，同时步骤2)形成的包围漂移区的高浓度硼掺杂区与漂移区在有源区边界形成一个P+N-二极管；
8).用LPCVD工艺在硅片表面淀积SiO2(厚度5000～8000)，光刻、刻蚀SiO2开接触窗口；
9).蒸发金属膜(厚度3000～5000)，反刻形成金属电极，即漏极D和栅极G；
10).背面磨片，将硅片减薄到60μm～110μm，蒸发Ti(500～1500)/Ni(3000～5000)/Au(3000～5000)形成下电极，即源极S。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101919831A CN100561751C (zh) | 2007-12-28 | 2007-12-28 | 无负阻ldmos器件结构及其生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101919831A CN100561751C (zh) | 2007-12-28 | 2007-12-28 | 无负阻ldmos器件结构及其生产方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101217161A true CN101217161A (zh) | 2008-07-09 |
| CN100561751C CN100561751C (zh) | 2009-11-18 |
Family
ID=39623549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101919831A Expired - Fee Related CN100561751C (zh) | 2007-12-28 | 2007-12-28 | 无负阻ldmos器件结构及其生产方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100561751C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376618A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | N型射频ldmos中多晶硅p型沉阱的制造方法 |
| CN102376634A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | 降低rf ldmos器件源端电阻的接触柱的制备方法 |
| CN102916038A (zh) * | 2011-08-04 | 2013-02-06 | 北大方正集团有限公司 | 一种场效应晶体管及其制造方法 |
| CN104733527A (zh) * | 2013-12-23 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | 耐压40伏特以上的ldmos器件的结构 |
| CN106876337A (zh) * | 2017-01-04 | 2017-06-20 | 宗仁科技(平潭)有限公司 | Nldmos集成器件及其制备方法 |
-
2007
- 2007-12-28 CN CNB2007101919831A patent/CN100561751C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376618A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | N型射频ldmos中多晶硅p型沉阱的制造方法 |
| CN102376634A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | 降低rf ldmos器件源端电阻的接触柱的制备方法 |
| CN102376618B (zh) * | 2010-08-26 | 2013-10-23 | 上海华虹Nec电子有限公司 | N型射频ldmos中多晶硅p型沉阱的制造方法 |
| CN102916038A (zh) * | 2011-08-04 | 2013-02-06 | 北大方正集团有限公司 | 一种场效应晶体管及其制造方法 |
| CN102916038B (zh) * | 2011-08-04 | 2015-12-16 | 北大方正集团有限公司 | 一种场效应晶体管及其制造方法 |
| CN104733527A (zh) * | 2013-12-23 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | 耐压40伏特以上的ldmos器件的结构 |
| CN106876337A (zh) * | 2017-01-04 | 2017-06-20 | 宗仁科技(平潭)有限公司 | Nldmos集成器件及其制备方法 |
| CN106876337B (zh) * | 2017-01-04 | 2019-01-29 | 宗仁科技(平潭)有限公司 | Nldmos集成器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100561751C (zh) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100585858C (zh) | 半导体装置及其制造方法 | |
| US8742474B2 (en) | Power semiconductor device having an active region and an electric field reduction region | |
| JP5526496B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| CN109585529B (zh) | 半导体装置及其制造方法 | |
| CN101419981A (zh) | 一种槽栅soi ligbt器件 | |
| JP2015109472A (ja) | 半導体装置 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| US7250639B1 (en) | Insulated gate bipolar transistor | |
| CN100561751C (zh) | 无负阻ldmos器件结构及其生产方法 | |
| CN104409501A (zh) | 碳化硅金属氧化物半导体场效应晶体管 | |
| JPWO2013161420A1 (ja) | 縦型高耐圧半導体装置およびその製造方法 | |
| JP2008047772A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN102088030B (zh) | 横向双扩散金属氧化物半导体场效应管及其制造方法 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN101803030A (zh) | 半导体功率装置的制造方法 | |
| JP7127389B2 (ja) | 炭化珪素半導体装置 | |
| CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| JP2001127294A (ja) | パワーｍｏｓトランジスタ | |
| JP3869580B2 (ja) | 半導体装置 | |
| US7602025B2 (en) | High voltage semiconductor device and method of manufacture thereof | |
| CN113130650B (zh) | 功率半导体器件及其制备工艺 | |
| JPH08186254A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPWO2006082617A1 (ja) | 半導体装置 | |
| CN103531620A (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Assignee: YANGZHOU GUOYU ELECTRONICS CO., LTD. Assignor: No.55 Inst., China Electronic Science and Technology Group Corp. Contract record no.: 2010320000882 Denomination of invention: A non-negative resistant LDMOS device structure and the corresponding manufacturing method Granted publication date: 20091118 License type: Exclusive License Open date: 20080709 Record date: 20100708 |
|
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: YANGZHOU GUOYU ELECTRONICS CO., LTD. Assignor: No.55 Inst., China Electronic Science and Technology Group Corp. Contract record no.: 2010320000882 Date of cancellation: 20151125 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20080709 Assignee: YANGZHOU GUOYU ELECTRONICS CO., LTD. Assignor: No.55 Inst., China Electronic Science and Technology Group Corp. Contract record no.: 2015320000653 Denomination of invention: A non-negative resistant LDMOS device structure and the corresponding manufacturing method Granted publication date: 20091118 License type: Exclusive License Record date: 20151217 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: YANGZHOU GUOYU ELECTRONICS CO., LTD. Assignor: No.55 Inst., China Electronic Science and Technology Group Corp. Contract record no.: 2015320000653 Date of cancellation: 20160922 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091118 Termination date: 20181228 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |