CN102916038A - 一种场效应晶体管及其制造方法 - Google Patents

一种场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN102916038A
CN102916038A CN2011102230447A CN201110223044A CN102916038A CN 102916038 A CN102916038 A CN 102916038A CN 2011102230447 A CN2011102230447 A CN 2011102230447A CN 201110223044 A CN201110223044 A CN 201110223044A CN 102916038 A CN102916038 A CN 102916038A
Authority
CN
China
Prior art keywords
effect transistor
epitaxial loayer
field
grid
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102230447A
Other languages
English (en)
Other versions
CN102916038B (zh
Inventor
方绍明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201110223044.7A priority Critical patent/CN102916038B/zh
Publication of CN102916038A publication Critical patent/CN102916038A/zh
Application granted granted Critical
Publication of CN102916038B publication Critical patent/CN102916038B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例涉及半导体技术领域,特别涉及一种场效应晶体管及其制造方法,该方法,包括:按照预定的光刻尺寸向衬底的外延层内注入硼杂质,形成浓硼区;在所述外延层上表面的有源区形成栅极氧化层;按照预定的光刻尺寸在所述栅极氧化层上表面形成栅极多晶硅,所述栅极多晶硅与所述浓硼区的在垂直于衬底方向无重叠;在所述外延层内形成硼P阱区和源区;覆盖介质层和金属层,形成场效应晶体管。使用本发明实施例提供的场效应晶体管及其制造方法,通过确保浓硼区和栅极多晶硅不重合,用以避免栅极通过栅氧化层中掺杂过多硼杂质的部分与源极之间产生栅源漏电,从而降低了产品栅源漏电几率。

Description

一种场效应晶体管及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种场效应晶体管及其制造方法。
背景技术
金属氧化物半导体场效应晶体管MOSFET是一种普遍的电压驱动型器件,具有三个电极,分别是栅极、源极、漏极,其工作原理是:源极接地,漏极接电源电位,通过栅极电压的开与关来控制漏源之间的电流通与断。
垂直双扩散金属氧化物半导体晶体管VDMOS属于MOSFET的一种,其通过P阱和源区两次扩散的横向差形成沟道,因为VDMOS的电流方向由背面的漏极垂直流向正面,能够产生高电流密度,它被广泛应在功率半导体应用领域。每个硅片上能生产出成百上千甚至上万个芯片,生产完成后对所有芯片进行电参数测试,可以根据测试结果计算出硅片的良率,其中,良率=电参数合格管芯数量/测试管芯总数。测试的电参数主要包括:漏源击穿电压、漏源内阻、漏源漏电流、栅源开启电压、栅源漏电流等,其中栅源漏电流是最为常见的一项失效参数。
栅极和源极之间只隔有一层很薄的二氧化硅,被称为栅极氧化层。在VDMOS制造流程中,为了满足击穿电压设计的需要,会在衬底的外延层中形成浓硼区,之后进行栅氧化过程中,浓硼区的高浓度硼杂质被部分生长到了栅极氧化层膜体内。由于栅极氧化层较薄,当其质量不高时,栅极和源极很容易通过该栅极氧化层漏电,造成电参数失效。
发明内容
本发明实施例提供的一种场效应晶体管及其制造方法,用以避免栅极通过栅氧化层中掺杂过多硼杂质的部分与源极之间产生栅源漏电,从而降低了产品栅源漏电几率。
本发明实施例提供的一种场效应晶体管,包括:
位于衬底上表面的外延层;
位于所述外延层内的浓硼区;
位于所述外延层上表面有源区的栅极氧化层;
位于所述栅极氧化层上表面的栅极多晶硅;
其中,所述栅极多晶硅与所述浓硼区在垂直于衬底方向无重叠。
较佳的,所述场效应晶体管还包括:位于所述外延层上表面非有源区的场氧化层。
较佳的,所述场效应晶体管还包括:位于所述场氧化层、栅极氧化层和栅极多晶硅上表面的介质层。
较佳的,所述场效应晶体管还包括:位于所述浓硼区上方、穿过所述介质层和栅极氧化层的引线孔。
较佳的,所述场效应晶体管还包括:位于所述介质层表面的金属层。
较佳的,所述场效应晶体管还包括:位于所述外延层内的硼P阱区。
较佳的,所述场效应晶体管还包括:位于所述硼P阱区内的源区。
发明实施例提供的一种场效应晶体管的制作方法,包括:
按照预定的光刻尺寸向衬底的外延层内注入硼杂质,形成浓硼区;
在所述外延层上表面的有源区形成栅极氧化层;
按照预定的光刻尺寸在所述栅极氧化层上表面形成栅极多晶硅,所述栅极多晶硅与所述浓硼区的在垂直于衬底方向无重叠;
在所述外延层内形成硼P阱区和源区;
覆盖介质层和金属层,形成场效应晶体管。
较佳的,所述按照预定的光刻尺寸向衬底的外延层内注入硼杂质,形成浓硼区,包括:
在衬底的外延层上表面涂抹光刻胶;
按照预定的光刻尺寸进行光刻,形成硼杂质注入区;
向所述外延层内注入硼杂质,形成浓硼区;
去除所述外延层上表面的光刻胶。
较佳的,所述按照预定的光刻尺寸在所述栅极氧化层上表面形成栅极多晶硅,包括:
在所述栅极氧化层上表面沉积多晶硅;
按照预定的光刻尺寸进行光刻、刻蚀后,形成栅极多晶硅。
本发明实施例提供了一种场效应晶体管及其制造方法,用于按照预定的光刻尺寸向衬底的外延层内注入硼杂质,形成浓硼区;在所述外延层上表面的有源区形成栅极氧化层;按照预定的光刻尺寸在所述栅极氧化层上表面形成栅极多晶硅,所述栅极多晶硅与所述浓硼区的在垂直于衬底方向无重叠;在所述外延层内形成硼P阱区和源区;覆盖介质层和金属层,形成场效应晶体管。使用本发明实施例提供的场效应晶体管及其制造方法,通过确保浓硼区和栅极多晶硅不重合,用以避免栅极通过栅氧化层中掺杂过多硼杂质的部分与源极之间产生栅源漏电,从而降低了产品栅源漏电几率。
附图说明
图1为本发明实施例中场效应晶体管的结构示意图;
图2为本发明实施例中场效应晶体管的制作方法流程示意图;
图3a-图3h为本发明实施例中场效应晶体管的制作方法流程示意图;
图4为现有技术中浓硼区的示意图;
图5a-图5c为现有技术中浓硼区与栅极多晶硅的位置示意图;
图6a-图6c为本发明实施例中浓硼区与栅极多晶硅的位置示意图。
具体实施方式
下面结合说明书附图对本发明实施例作进一步详细描述。
本发明实施例提供了一种场效应晶体管,如图1所示,该场效应晶体管包括:
位于衬底1上表面的外延层2;
位于该外延层2内的浓硼区3;
位于该外延层2上表面有源区的栅极氧化层4;
位于该栅极氧化层4上表面的栅极多晶硅5;
其中,栅极多晶硅5与浓硼区3在垂直于衬底2方向无重叠。
较佳的,该场效应晶体管还包括:位于外延层2上表面非有源区的场氧化层6。
较佳的,该场效应晶体管还包括:位于该外延层2内的硼P阱区7。
较佳的,该场效应晶体管还包括:位于该硼P阱区7内的源区8。
较佳的,该场效应晶体管还包括:位于该场氧化层6、栅极氧化层4和栅极多晶硅5上的介质层9。
较佳的,该场效应晶体管还包括:位于浓硼区3上方穿过所述介质层9和栅极氧化层4的引线孔10。
较佳的,该场效应晶体管还包括:位于所述介质层9表面的金属层11。
浓硼区3通过金属层11连接源极,栅极多晶硅5连接栅极,现有技术中,浓硼区3和栅极多晶硅5在垂直于衬底方向具有重叠区,该重叠区对应的栅极氧化层4由于含有浓硼区中扩散的硼杂质,所以质量较低,导致源极和栅极导通产生漏电几率较高。通过上述描述可知,使用本发明实施例提供的场效应晶体管,由于本发明实施例提供的场效应晶体管中该栅极多晶硅5与浓硼区3在垂直于衬底2方向无重叠,栅极不存在通过栅氧化层4中掺杂过多硼杂质的部分与源极之间产生栅源漏电流的可能,  从而降低了产品栅源漏电几率。
下面通过具体实施例对本发明提供的场效应晶体管的制造方法进行说明,如图2所示,包括下列步骤:
步骤201、按照预定的光刻尺寸向衬底的外延层内注入硼杂质,形成浓硼区;具体的,在衬底的外延层上表面进行场氧化,经过光刻和刻蚀等去除有源区的氧化层。然后在衬底的外延层上表面涂抹光刻胶;按照预定的光刻尺寸进行光刻,形成硼杂质注入区;向外延层内注入硼杂质,形成浓硼区;去除外延层上表面的光刻胶。
步骤202、在外延层上表面的有源区形成栅极氧化层;
步骤203、按照预定的光刻尺寸在栅极氧化层上表面形成栅极多晶硅,栅极多晶硅与所述浓硼区的在垂直于衬底方向无重叠;具体的,在栅极氧化层上表面沉积多晶硅;按照预定的光刻尺寸进行光刻、刻蚀后,形成栅极多晶硅。而且,该栅极多晶硅与所述浓硼区的在垂直于衬底方向无重叠,使得经过上述步骤后,可避免栅极通过栅氧化层中掺杂过多硼杂质的部分与源极之间产生栅源漏电,从而降低了产品栅源漏电几率。
步骤204、在外延层内形成硼P阱区和源区;
步骤205、覆盖介质层和金属层,形成场效应晶体管。
参见图3a-图3h,对本发明实施例提供的方法进行详细描述,如图3a所示,在衬底1的外延层2上表面进行场氧化,通过光刻、刻蚀等工艺,在该外延层2上表面不具有场氧化层6的区域形成为有源区。如图3b所示,在衬底1的外延层2上表面涂抹光刻胶,按照预定的光刻尺寸进行光刻,形成硼杂质注入区,向外延层内注入硼杂质,形成浓硼区3,去除外延层2上表面的光刻胶。现有技术中浓硼区3与栅极多晶硅5在垂直于衬底1方向具有重合区,当栅极氧化层4中掺杂的杂质过多时,栅极和源极可能通过该重合区导通,产生漏电几率较高,如图4所示,现有技术中浓硼区3的注入范围较大。而本发明实施例中在设计场效应晶体管时浓硼区3(参见图3b)的注入范围被缩小,比便避免与后续形成的栅极多晶硅5重合。如图3c所示,在外延层2上表面形成栅极氧化层4,由于浓硼区3内的硼杂质浓度高,形成栅极氧化层4过程中,位于浓硼区3上方的栅极氧化层4中掺杂了较多的硼杂质。如图3d所示,在栅极氧化层4表面进行多晶硅生长,形成多晶硅层,按照预定的光刻尺寸对该多晶硅层进行光刻、刻蚀等工艺形成栅极多晶硅5。如图3d所示,该栅极多晶硅5与浓硼区3在垂直于衬底1方向无重合。若在形成浓硼区3时,与现有技术相比,未改变浓硼区3的注入范围,此处可以相应的改变栅极多晶硅5的位置,确保两者无重叠;或者,可以将两者的位置均改变。如图3e所示,进行整体硼杂质注入,该注入的硼杂质浓度小于浓硼区3内硼杂质浓度,因此,在推进了浓硼区3深度的同时,形成了硼P阱区7。由于此时注入的硼杂质无法通过场氧化层6和栅极多晶硅5进入外延层2,进入外延层2的硼杂质向四周扩散形成硼P阱区7。如图3e所示,本发明实施例中栅极多晶硅5和浓硼区3在垂直衬底1的方向没有重叠部分,所以两者之间的区域又硼杂质注入,形成现有场效应晶体管不具有的P阱区部分。如图3f所示,进行源区8注入,在P阱区7内形成源区8;如图3g所示,继续覆盖介质层9,然后通过光刻、刻蚀等工艺在浓硼区3上方制作引线孔10,该引线孔19穿过介质层9和栅极氧化层4,底部到达浓硼区3表面。图3h所示,进行金属层11生长,经过光刻、刻蚀等工艺在介质层9表面形成金属层11。沉积该金属层11时,上述引线孔10也填充了金属。然后进行现有技术的后续工序,完成场效应晶体管的制作。
如图5a-图5c所示,为现有技术中不同场效应晶体管中浓硼区3与栅极多晶硅5的位置示意图;如图6a-图6c所示,为本发明实施例中提供的与图5a-图5c相应的浓硼区与栅极多晶硅的位置示意图。
通过上述的描述可知,使用本发明实施例提供的场效应晶体管及其制作方法,通过确保浓硼区和栅极多晶硅不重合,用以避免栅极通过栅氧化层中掺杂过多硼杂质的部分与源极之间产生栅源漏电,从而降低了产品栅源漏电几率。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种场效应晶体管,其特征在于,包括:
位于衬底上表面的外延层;
位于所述外延层内的浓硼区;
位于所述外延层上表面有源区的栅极氧化层;
位于所述栅极氧化层上表面的栅极多晶硅;
其中,所述栅极多晶硅与所述浓硼区在垂直于衬底方向无重叠。
2.如权利要求1所述的场效应晶体管,其特征在于,还包括:位于所述外延层上表面非有源区的场氧化层。
3.如权利要求2所述的场效应晶体管,其特征在于,还包括:位于所述场氧化层、栅极氧化层和栅极多晶硅上表面的介质层。
4.如权利要求3所述的场效应晶体管,其特征在于,还包括:位于所述浓硼区上方、穿过所述介质层和栅极氧化层的引线孔。
5.如权利要求3所述的场效应晶体管,其特征在于,还包括:位于所述介质层表面的金属层。
6.如权利要求1所述的场效应晶体管,其特征在于,还包括:位于所述外延层内的硼P阱区。
7.如权利要求6所述的场效应晶体管,其特征在于,还包括:位于所述硼P阱区内的源区。
8.一种场效应晶体管的制作方法,其特征在于,包括:
按照预定的光刻尺寸向衬底的外延层内注入硼杂质,形成浓硼区;
在所述外延层上表面的有源区形成栅极氧化层;
按照预定的光刻尺寸在所述栅极氧化层上表面形成栅极多晶硅,所述栅极多晶硅与所述浓硼区的在垂直于衬底方向无重叠;
在所述外延层内形成硼P阱区和源区;
覆盖介质层和金属层,形成场效应晶体管。
9.如权利要求8所述的制作方法,其特征在于,所述按照预定的光刻尺寸向衬底的外延层内注入硼杂质,形成浓硼区,包括:
在衬底的外延层上表面涂抹光刻胶;
按照预定的光刻尺寸进行光刻,形成硼杂质注入区;
向所述外延层内注入硼杂质,形成浓硼区;
去除所述外延层上表面的光刻胶。
10.如权利要求9所述的制作方法,其特征在于,所述按照预定的光刻尺寸在所述栅极氧化层上表面形成栅极多晶硅,包括:
在所述栅极氧化层上表面沉积多晶硅;
按照预定的光刻尺寸进行光刻、刻蚀后,形成栅极多晶硅。
CN201110223044.7A 2011-08-04 2011-08-04 一种场效应晶体管及其制造方法 Expired - Fee Related CN102916038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110223044.7A CN102916038B (zh) 2011-08-04 2011-08-04 一种场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110223044.7A CN102916038B (zh) 2011-08-04 2011-08-04 一种场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN102916038A true CN102916038A (zh) 2013-02-06
CN102916038B CN102916038B (zh) 2015-12-16

Family

ID=47614344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110223044.7A Expired - Fee Related CN102916038B (zh) 2011-08-04 2011-08-04 一种场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN102916038B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309419A (zh) * 2000-02-14 2001-08-22 国际商业机器公司 具有最小覆盖电容的金属氧化物半导体场效应晶体管
JP2006344943A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd トレンチ分離領域を有するmos電界効果トランジスタ及びその製造方法
CN101217161A (zh) * 2007-12-28 2008-07-09 中国电子科技集团公司第五十五研究所 无负阻ldmos器件结构及其生产方法
US20090263948A1 (en) * 2005-06-08 2009-10-22 Myoung-Soo Kim Metal oxide semiconductor field-effect transistor (mosfet) and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309419A (zh) * 2000-02-14 2001-08-22 国际商业机器公司 具有最小覆盖电容的金属氧化物半导体场效应晶体管
US20090263948A1 (en) * 2005-06-08 2009-10-22 Myoung-Soo Kim Metal oxide semiconductor field-effect transistor (mosfet) and method of fabricating the same
JP2006344943A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd トレンチ分離領域を有するmos電界効果トランジスタ及びその製造方法
CN101217161A (zh) * 2007-12-28 2008-07-09 中国电子科技集团公司第五十五研究所 无负阻ldmos器件结构及其生产方法

Also Published As

Publication number Publication date
CN102916038B (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN105244374B (zh) 具有屏蔽栅的沟槽栅mosfet的制造方法
CN102569411A (zh) 半导体器件及其制作方法
CN108269761A (zh) 半导体装置
CN103367157A (zh) 一种超结mosfet的制备方法
CN104091763A (zh) 一种非均匀超结结构的制作方法
CN104409334B (zh) 一种超结器件的制备方法
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN104617045A (zh) 沟槽栅功率器件的制造方法
CN102496568B (zh) 沟槽功率器件结构的制造方法
CN104779295B (zh) 一种半超结mosfet结构及其制作方法
CN109585445B (zh) 功率mosfet
CN105826398A (zh) 一种薄膜晶体管、阵列基板及制作方法
CN103560149B (zh) 绝缘栅双极型晶体管及其制造方法
CN104299908B (zh) Vdmos及其制造方法
CN106057876B (zh) 具有反向续流能力的igbt及其制造方法
CN104966732B (zh) GaAs基pHEMT器件及其制备方法
CN103839802A (zh) 一种沟槽型igbt结构的制作方法
CN102916038A (zh) 一种场效应晶体管及其制造方法
US20120256255A1 (en) Recessed trench gate structure and method of fabricating the same
CN103021853B (zh) 处理半导体器件的方法及半导体器件
CN105981144B (zh) 终止结构及其制作方法
CN108899282B (zh) 带有电荷平衡结构的沟槽栅场效应晶体管及其制造方法
CN102110614B (zh) 高k金属栅mos晶体管的制造方法
CN204596794U (zh) 一种超结mosfet终端结构
CN112951715A (zh) 沟槽栅结构及沟槽型场效应晶体管结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151216

Termination date: 20170804

CF01 Termination of patent right due to non-payment of annual fee