CN100501971C - 提高高压栅氧化层均匀性的工艺方法 - Google Patents

提高高压栅氧化层均匀性的工艺方法 Download PDF

Info

Publication number
CN100501971C
CN100501971C CNB2006100310910A CN200610031091A CN100501971C CN 100501971 C CN100501971 C CN 100501971C CN B2006100310910 A CNB2006100310910 A CN B2006100310910A CN 200610031091 A CN200610031091 A CN 200610031091A CN 100501971 C CN100501971 C CN 100501971C
Authority
CN
China
Prior art keywords
high voltage
shallow trench
grid oxidation
oxidation layer
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100310910A
Other languages
English (en)
Other versions
CN101145543A (zh
Inventor
钱文生
胡君
郭永芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2006100310910A priority Critical patent/CN100501971C/zh
Publication of CN101145543A publication Critical patent/CN101145543A/zh
Application granted granted Critical
Publication of CN100501971C publication Critical patent/CN100501971C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种提高高压栅氧化层均匀性的工艺方法，包括如下步骤：步骤1，在硅衬底上进行高压阱注入；步骤2，在其上全面生长栅氧化层；步骤3，在两个紧密相邻的高压阱的交界处刻蚀浅沟槽隔离；步骤4，在高压管沟道上及浅沟槽隔离的边缘区域上淀积多晶硅栅及在栅极两边制造栅极的氧化硅侧墙。本发明通过调换常规高压器件浅沟槽隔离与栅氧化层生长的前后顺序，避开了浅沟槽边缘与硅衬底表面氧化层生长速率不同的问题，从而可以得到均匀的氧化层厚度，优化了晶体管特性。

Description

提高高压栅氧化层均匀性的工艺方法
技术领域
本发明涉及一种半导体器件制造工艺，尤其涉及一种提高高压栅氧化层均匀性的工艺方法。
背景技术
在目前的高压器件制造中，栅氧化层前后通常的主要流程是；
步骤1，制作浅沟槽隔离(STI)，如图1所示；
步骤2，高压阱(HVNWell)注入，如图2所示；
步骤3，生长栅氧化层，如图3所示；
步骤4，淀积多晶硅，制造栅极的氧化硅侧墙，如图4所示。
在这个制作过程中，在浅沟槽完成后再生长栅氧化层，这时由于硅衬底上与浅沟槽边缘处氧化速率的不同，导致栅氧化层厚度不均匀，出现在浅沟槽边缘栅氧化层偏薄的现象(如图5所示)，此处的开启电压(Vt)比较低，因此对整个晶体管来讲，Id-Vg(漏极电流—栅极电压)曲线在亚阈区出现双驼峰现象，增大了器件的漏电流，晶体管特性变差，如图6所示。
发明内容
本发明要解决的技术问题是提供一种提高高压栅氧化层均匀性的工艺方法，克服了现有技术存在的浅沟槽边缘与硅衬底表面氧化层厚度不均匀的缺陷，优化了晶体管特性。
为解决上述技术问题，本发明提供一种提高高压栅氧化层均匀性的工艺方法，包括如下步骤：步骤1，在硅衬底上进行高压阱注入；步骤2，在其上全面生长栅氧化层；步骤3，在两个紧密相邻的高压阱的交界处刻蚀浅沟槽隔离；步骤4，在高压管沟道上及浅沟槽隔离的边缘区域上淀积多晶硅栅及在栅极两边制造栅极的氧化硅侧墙。
在步骤2和步骤3之间依次增加二步：在其上全面淀积多晶硅、在其上全面淀积氮化硅。
在步骤3和步骤4之间依次增加步骤：步骤A，在浅沟槽生长垫衬氧化层；步骤B，在其上全面淀积氧化层；步骤C，化学机械研磨至氮化硅及刻蚀浅沟槽氧化层至多晶硅平面；步骤D，在其上全面去除氮化硅层。
步骤B采用高密度等离子体化学气相淀积氧化层。
步骤D采用磷酸去除氮化硅层。
和现有技术相比，本发明具有以下有益效果：本发明通过调换常规高压器件浅沟槽隔离与栅氧化层生长的前后顺序，避开了浅沟槽边缘与硅衬底表面氧化层生长速率不同的问题，从而可以得到均匀的氧化层厚度。此外，本发明在栅氧化层与氮化硅之间淀积多晶硅，保护栅氧化层；浅沟槽隔离完成后，在多晶硅/氧化硅上再次生长多晶硅形成栅极，优化了晶体管特性。
附图说明
图1是现有技术的步骤1完成后晶体管的结构示意图；
图2是现有技术的步骤2完成后晶体管的结构示意图；
图3是现有技术的步骤3完成后晶体管的结构示意图；
图4是现有技术的步骤4完成后晶体管的结构示意图；
图5是图4的局部放大示意图；
图6是现有技术的工艺步骤完成后晶体管的Id-Vg曲线图；
图7是本发明的步骤1完成后晶体管的结构示意图；
图8是本发明的步骤2完成后晶体管的结构示意图；
图9是本发明的步骤3完成后晶体管的结构示意图；
图10是本发明的步骤4完成后晶体管的结构示意图；
图11是本发明的步骤5完成后晶体管的结构示意图；
图12是本发明的步骤6完成后晶体管的结构示意图；
图13是本发明的步骤7完成后晶体管的结构示意图；
图14是本发明的步骤8完成后晶体管的结构示意图；
图15是图14的局部放大示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明提供一种提高高压栅氧化层均匀性的工艺方法，包括如下步骤：
步骤1，在硅衬底上进行高压阱注入，如图7所示；
步骤2，在其上全面生长栅氧化层，在其上全面淀积多晶硅，在其上全面淀积氮化硅，如图8所示；
步骤3，在两个紧密相邻的高压阱的交界处刻蚀浅沟槽隔离，如图9所示；
步骤4，在浅沟槽生长垫衬氧化层(liner oxide)，如图10所示；
步骤5，在其上全面高密度等离子体化学气相淀积氧化层，如图11所示；
步骤6，化学机械研磨(CMP)至氮化硅及刻蚀浅沟槽氧化层至多晶硅平面，如图12所示。
步骤7，在其上全面用磷酸泡掉氮化硅层，如图13所示；
步骤8，在高压管沟道上及浅沟槽隔离的边缘区域上淀积多晶硅栅及在栅极两边制造氧化层侧墙，如图14所示。
现有技术是在浅沟槽完成后再生长栅氧化层，这时由于硅衬底上与浅沟槽边缘氧化速率的不同，导致在浅沟槽边缘栅氧化层偏薄的现象(如图5所示)。而本发明通过调换常规高压器件浅沟槽隔离与栅氧化层生长的前后顺序，避开了浅沟槽边缘与硅衬底表面氧化层生长速率不同的问题，从而可以得到均匀的氧化层厚度(如图15所示)。此外，本发明在栅氧化层与氮化硅之间淀积多晶硅，保护栅氧化层；浅沟槽隔离完成后，在多晶硅/氧化硅上再次生长多晶硅形成栅极，优化了晶体管特性。

Claims (5)

1、一种提高高压栅氧化层均匀性的工艺方法，其特征在于，包括如下步骤：步骤1，在硅衬底上进行高压阱注入；步骤2，在其上全面生长栅氧化层；步骤3，在两个紧密相邻的高压阱的交界处刻蚀浅沟槽隔离；步骤4，在高压管沟道上及浅沟槽隔离的边缘区域上淀积多晶硅栅及在栅极两边制造栅极的氧化硅侧墙。
2、如权利要求1所述的提高高压栅氧化层均匀性的工艺方法，其特征在于，在步骤2和步骤3之间依次增加二步：在其上全面淀积多晶硅、在其上全面淀积氮化硅。
3、如权利要求2所述的提高高压栅氧化层均匀性的工艺方法，其特征在于，在步骤3和步骤4之间依次增加步骤：步骤A，在浅沟槽生长垫衬氧化层；步骤B，在其上全面淀积氧化层；步骤C，化学机械研磨至氮化硅及刻蚀浅沟槽氧化层至多晶硅平面；步骤D，在其上全面去除氮化硅层。
4、如权利要求3所述的提高高压栅氧化层均匀性的工艺方法，其特征在于，步骤B采用高密度等离子体化学气相淀积氧化层。
5、如权利要求3所述的提高高压栅氧化层均匀性的工艺方法，其特征在于，步骤D采用磷酸去除氮化硅层。
CNB2006100310910A 2006-09-13 2006-09-13 提高高压栅氧化层均匀性的工艺方法 Active CN100501971C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100310910A CN100501971C (zh) 2006-09-13 2006-09-13 提高高压栅氧化层均匀性的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100310910A CN100501971C (zh) 2006-09-13 2006-09-13 提高高压栅氧化层均匀性的工艺方法

Publications (2)

Publication Number Publication Date
CN101145543A CN101145543A (zh) 2008-03-19
CN100501971C true CN100501971C (zh) 2009-06-17

Family

ID=39207945

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100310910A Active CN100501971C (zh) 2006-09-13 2006-09-13 提高高压栅氧化层均匀性的工艺方法

Country Status (1)

Country Link
CN (1) CN100501971C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103503B (zh) * 2013-04-02 2017-12-12 无锡华润上华科技有限公司 半导体器件栅氧化层的形成方法
CN104465532B (zh) * 2013-09-24 2017-06-16 旺宏电子股份有限公司 浅沟道隔离结构及其制造方法

Also Published As

Publication number Publication date
CN101145543A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
CN108364870B (zh) 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
US9252240B2 (en) Manufacturing method for semiconductor device with discrete field oxide structure
CN102593038A (zh) 浅沟槽隔离的制造方法
CN102074478B (zh) 一种沟槽式mos的制造工艺方法
CN106158957A (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
CN102130006B (zh) 沟槽型双层栅功率mos晶体管的制备方法
CN100501971C (zh) 提高高压栅氧化层均匀性的工艺方法
CN104900652A (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
CN102800594A (zh) Pmos管的制作方法
CN101740510B (zh) 形成厚度均匀的栅氧化层的方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN101877314A (zh) 在沟槽底部制作厚氧化层的方法
CN104952783A (zh) 浅沟槽隔离结构、其制作方法及包括其的半导体器件
US20120256255A1 (en) Recessed trench gate structure and method of fabricating the same
CN101159237A (zh) 改善高压栅氧均匀性的预非晶化离子注入工艺
CN103545204B (zh) Pmos晶体管的制作方法
CN102543821A (zh) 浅沟槽隔离结构的形成方法
US8796147B2 (en) Layer formation with reduced channel loss
CN103137450A (zh) 一种沟槽型功率mos器件及其制造工艺方法
CN102005379A (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN103187280A (zh) 鳍式场效应晶体管的制作方法
CN105470297A (zh) 一种vdmos器件及其制作方法
CN105097458A (zh) 一种多晶硅薄膜的沉积方法
CN101740386B (zh) 闪存存储器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.