CN104465532B - 浅沟道隔离结构及其制造方法 - Google Patents

Abstract

本发明公开了一种浅沟道隔离结构及其制造方法。该制造方法包括下列步骤：提供半导体基材，其中半导体基材包括第一多晶硅层与刻蚀停止层，第一多晶硅层具有第一导电型，刻蚀停止层位于第一多晶硅层之上；刻蚀半导体基材以形成浅沟道；形成填充氧化层于浅沟道中，全部的填充氧化层是低于刻蚀停止层；形成第二多晶硅层覆盖浅沟道、填充氧化层及刻蚀停止层，第二多晶硅层具有第一导电型；以及，移除刻蚀停止层及第二多晶硅层位于刻蚀停止层上的部份，以暴露第一多晶硅层，使第一多晶硅层与第二多晶硅层的上部边缘构成平坦表面。

Description

浅沟道隔离结构及其制造方法

技术领域

本发明是有关于一种浅沟道隔离结构及其制造方法，且特别是有关于一种用于半导体装置周边区域(periphery area)的浅沟道隔离结构及其制造方法。

背景技术

浅沟道隔离(Shallow Trench Isolation，S TI)是一种常用于半导体工艺中的隔离技术，可以防止相邻半导体元件之间的漏电流(1eakage current)产生，还可增加元件集成度(package density)、减少通道宽度侵蚀(channel width encroachment)等优点。

然而，一般的STI工艺的上部边缘(upper edge)容易产生不平整，若要在其上继续形成例如是周边电路(periphery circuit)的电路结构时，STI上部边缘的不平整会对周边电路的为影刻蚀工艺造成很大影响。

发明内容

本发明是有关于一种浅沟道隔离结构及其制造方法，其平整度低易于进行其他工艺。

根据本发明的一方面，提出一种浅沟道隔离结构的制造方法，包括下列步骤：提供半导体基材，其中半导体基材包括第一多晶硅层与刻蚀停止层，第一多晶硅层具有第一导电型，刻蚀停止层位于第一多晶硅层之上；刻蚀半导体基材以形成浅沟道；形成填充氧化层于浅沟道中，全部的填充氧化层是低于刻蚀停止层；形成第二多晶硅层覆盖浅沟道、填充氧化层及刻蚀停止层，第二多晶硅层具有第一导电型；以及，移除刻蚀停止层及第二多晶硅层位于刻蚀停止层上的部份，以暴露第一多晶硅层，使第一多晶硅层与第二多晶硅层的上部边缘构成平坦表面。

根据本发明的另一方面，提出一种浅沟道隔离结构，包括衬底、栅极氧化层、第一多晶硅层、浅沟道、填充氧化层及第二多晶硅层。栅极氧化层位于衬底上。第一多晶硅层位于栅极氧化层上且具有第一导电型。浅沟道贯穿多晶硅层与栅极氧化层。填充氧化层位于浅沟道内。第二多晶硅层位于浅沟道内及填充氧化层之上，第二多晶硅层具有第一导电型，第一多晶硅层与第二多晶硅层的上部边缘构成平坦表面。第一多晶硅层仅在侧壁与第二多晶硅层接触，第一多晶硅层与第二多晶硅层的交界处形成晶界。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依据本发明一实施例的浅沟道隔离结构的示意图。

图2A至图2D绘示依据本发明一实施例的浅沟道隔离结构的制造方法。

【符号说明】

10：浅沟道隔离结构

100：衬底

200：栅极氧化层

300：第一多晶硅层

400：刻蚀停止层

500：浅沟道

600：介电材料

600’：填充氧化层

700：多晶硅材料

700’：第二多晶硅层

800：晶界

900：平坦表面

具体实施方式

请参照图1，其绘示依据本发明一实施例的浅沟道隔离结构(Shallow trenchisolation structure)。浅沟道隔离结构10可应用于半导体装置的阵列区域(array area)或周边区域(periphery area)，包括衬底100、栅极氧化层200、第一多晶硅层300、浅沟道500、填充氧化层600’及第二多晶硅层700’。衬底100、栅极氧化层200及第一多晶硅层300依序排列，为半导体装置的基材，其中栅极氧化层200可作为CMOS元件的栅极。浅沟道500贯穿第一多晶硅层300与栅极氧化层200，并停止于衬底100。填充氧化层600’形成于浅沟道500之内，用以隔离相邻的半导体元件，填充氧化层600’并未填满整个浅沟道500。第二多晶硅层700’位于浅沟道500之内与填充氧化层600’之上，填满浅沟道的剩余部份。第二多晶硅层700’与第一多晶硅层300大致等高，构成平坦表面900。此平坦表面900有利于后续的电路结构形成，例如可减少其工艺步骤并提高良率。

第一多晶硅层300与第二多晶硅层700’具有相同的导电型，例如可同为N型或同为P型，以避免若为相反的导电型时在交界处产生的PN结(PNjunction)。第一多晶硅层300与第二多晶硅层700’的材料与掺杂浓度也相同。不过，由于第一多晶硅层300及第二多晶硅层700’并非同时形成，而是在不同的两个步骤分开制作(于后详述)，两者交界处会形成晶界800(grain boundary)，晶界800可以用扫描电子显微镜SEM、穿透式电子显微镜TEM之类的设备观测。如图1所示，由于第一多晶硅层300及第二多晶硅层700’的上缘是等高，晶界800仅会形成在第一多晶硅层300的侧壁，而不会形成在其上缘。第一多晶硅层300及第二多晶硅层700’的上部边缘构成平坦表面900。一实施例中，平坦表面的平整度(平面的最高点与最低点的差值)小于或等于500埃(angstrom，)。相较于一般STI工艺的阶梯状结构(平整度超过1500埃)，本实施例的浅沟道隔离结构的上部边缘平整度有显著降低(33％)。

以下以图2A至图2D叙述根据本发明一实施例的浅沟道隔离结构的制造方法。

首先，如图2A所示，提供半导体基材。半导体基材至少包括由下而上依续排列的衬底100、栅极氧化层200及第一多晶硅层300。第一多晶硅层具有第一导电型。一实施例中，若此结构用于半导体装置的周边区域，则第一导电型为N型，若此结构用于阵列区域，则第一导电型为P型。然后，以刻蚀停止层400(材质例如是氮化硅SiN)作为掩模刻蚀半导体基材，形成浅沟道500。刻蚀停止层400与第一多晶硅层300间可依需求另外形成一垫氧化层(padoxide，未绘示)作为保护之用。浅沟道500是贯穿第一多晶硅层300与栅极氧化层200，并停止于衬底100。

然后，如图2B所示，沉积介电材料600覆盖浅沟道500及刻蚀停止层400。

再来，如图2C所示，去除多余的介电材料，以形成填充氧化层600’。此步骤中，是先以化学机械研磨(Chemical mechanics polishing，CMP)除去位于刻蚀停止层400之上的介电材料600，CMP工艺会停止于刻蚀停止层，再向下回时介电材料600，形成尺寸适当的填充氧化层600’。填充氧化层600’的宽度等于浅沟道500的宽度，而高度可依需求调整，但必定低于刻蚀停止层400。一实施例中，当填充氧化层600’的顶端与栅极氧化层200的距离小于600埃时，可获得较佳的元件特性。

接着，如图2D所示，沉积多晶硅材料700于浅沟道500上，覆盖填充氧化层600’及刻蚀停止层400。多晶硅材料700具有与第一多晶硅层300相同的第一导电型，且其材质与掺杂浓度与第一多晶硅层300相同，故第一多晶硅层300与多晶硅材料700间不会因电子空穴密度不同产生电流，或因为导电型不同在交界处产生PN结。不过，由于第一多晶硅层300与多晶硅材料700并非同时形成，两者的交界处会有晶界800产生。值得注意的是，由于第一多晶硅层300的顶端有刻蚀停止层400保护，并不会与多晶硅材料700接触，因此晶界800仅会形成在第一多晶硅层300的侧壁处，而不会形成在第一多晶硅层300的上缘。

再来，去除掉多余的多晶硅材料700与刻蚀停止层400，形成第二多晶硅层700’并暴露第一多晶硅层300，便完成图1所示是浅沟道隔离结构10。此结构中第一多晶硅层300与第二多晶硅层700’齐平，上部边缘构成平坦表面900。「多余的多晶硅材料」主要指位于刻蚀停止层400之上的多晶硅材料700。多晶硅材料700与刻蚀停止层400的移除方法有多种，例如可先以化学机械研磨去除多晶硅材料700，由于化学机械研磨会在碰到刻蚀停止层400时停止，便可去除位于刻蚀停止层400之上的多晶硅材料700。然后可以直接去除刻蚀停止层400，由于刻蚀停止层400的厚度约为300-500埃，即使直接去除刻蚀停止层400，平坦表面900的平整度也较已知STI工艺的平整度1500埃大幅降低。若想得到更低的平整度，可在化学机械研磨后，可先部份回蚀多晶硅材料600(如图2C的步骤)再去除刻蚀停止层400，或者可直接使用对刻蚀停止层400(一般为氮化硅SiN)与多晶硅材料700没有选择性的刻蚀液，同时去除刻蚀停止层400于多晶硅材料700，便可使第二多晶硅层700’与第一多晶硅层齐平，得到平整度更佳(例如小于等于300埃)的平坦表面900。

上述实施例所揭露的浅沟道隔离结构的制造方法，将刻蚀停止层保留，在覆盖多晶硅材料后的平坦化工艺才去除，制造出的浅沟道隔离结构仅有侧壁具有晶界，且具有平整度低的平坦表面。后续若要在浅沟道隔离结构上形成周边电路时，利于其光刻刻蚀工艺，可使分辨率更加提升。此外，此结构中整个平坦表面皆是相同的导电型，不需要再多沉积一层未掺杂的多晶硅作为保护，减少一道工艺不但加快工艺时间，更降低材料成本。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种浅沟道隔离结构的制造方法，包括：

提供一半导体基材，包括一第一多晶硅层与一刻蚀停止层，该第一多晶硅层具有一第一导电型，该刻蚀停止层位于该第一多晶硅层之上；

刻蚀该半导体基材以形成一浅沟道；

形成一填充氧化层于该浅沟道中，全部的该填充氧化层是低于该刻蚀停止层；

形成一第二多晶硅层覆盖该浅沟道、该填充氧化层及该刻蚀停止层，该第二多晶硅层具有该第一导电型；以及

移除该刻蚀停止层及该第二多晶硅层位于该刻蚀停止层上的部分，以暴露该第一多晶硅层，使该第一多晶硅层与该第二多晶硅层的上部边缘构成一平坦表面。

2.根据权利要求1所述的方法，其中该半导体基材更包括一衬底及一栅极氧化层，该栅极氧化层位于该衬底之上，该第一多晶硅层位于该栅极氧化层之上，该浅沟道是贯穿该第一多晶硅层及该栅极氧化层。

3.根据权利要求1所述的方法，其中于移除该刻蚀停止层及该第二多晶硅层的步骤中，是先以化学机械研磨移除该第二多晶硅层位于该刻蚀停止层上的部分，再去除该刻蚀停止层。

4.根据权利要求3所述的方法，其中是以对该刻蚀停止层及该第二多晶硅层具有相同选择性的刻蚀液去除该刻蚀停止层。

5.根据权利要求1所述的方法，其中该平坦表面的平整度小于或等于500埃。

6.根据权利要求1所述的方法，其中该第一多晶硅层仅在侧壁处与该第二多晶硅层接触，该第一多晶硅层与该第二多晶硅层的交界处形成一晶界。

7.一种浅沟道隔离结构，包括：

一衬底；

一栅极氧化层，位于该衬底上；

一第一多晶硅层，位于该栅极氧化层上，该多晶硅层具有一第一导电型；

一浅沟道，贯穿该多晶硅层及该栅极氧化层；

一填充氧化层，位于该浅沟道内；以及

一第二多晶硅层，位于该浅沟道内及该填充氧化层之上，该第二多晶硅层具有该第一导电型，且该第二多晶硅层与该第一多晶硅层的上部边缘构成一平坦表面，

其中，该第一多晶硅层仅在侧壁与该第二多晶硅层接触，该第一多晶硅层与该第二多晶硅层的交界处形成一晶界。

8.根据权利要求7所述的浅沟道隔离结构，其中该平坦表面的平整度小于500埃。

9.根据权利要求7所述的浅沟道隔离结构，其中该第一导电型为N型。

10.根据权利要求7所述的浅沟道隔离结构，其中该填充氧化层的顶端与该栅极氧化层的距离小于600埃。