CN103545204B - Pmos晶体管的制作方法 - Google Patents

Pmos晶体管的制作方法 Download PDF

Info

Publication number
CN103545204B
CN103545204B CN201210238209.2A CN201210238209A CN103545204B CN 103545204 B CN103545204 B CN 103545204B CN 201210238209 A CN201210238209 A CN 201210238209A CN 103545204 B CN103545204 B CN 103545204B
Authority
CN
China
Prior art keywords
side wall
substrate
grid structure
star
sigma connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210238209.2A
Other languages
English (en)
Other versions
CN103545204A (zh
Inventor
张海洋
隋运奇
韩秋华
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210238209.2A priority Critical patent/CN103545204B/zh
Publication of CN103545204A publication Critical patent/CN103545204A/zh
Application granted granted Critical
Publication of CN103545204B publication Critical patent/CN103545204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种PMOS晶体管的制作方法，包括：提供单晶硅衬底，在衬底上形成栅极结构，在栅极结构两侧形成第一侧墙；在栅极结构两侧形成位于第一侧墙下方的LDD结构；在栅极结构的两侧形成第二侧墙，第一侧墙位于栅极结构与第二侧墙之间；以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形凹槽；去除第二侧墙；在sigma形凹槽内形成硅锗材料。一方面，可通过控制第一侧墙的厚度使LDD结构的掺杂浓度及分布达到最佳值，另一方面，可通过控制第二侧墙的厚度使凹槽尖端与栅极结构侧壁之间的距离及凹槽尖端与衬底表面之间的距离达到最佳值。

Description

PMOS晶体管的制作方法
技术领域
本发明属于半导体制造领域，特别是涉及一种PMOS晶体管的制作方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（EmbeddedSiGeTechnology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。
图1是一种采用了嵌入式硅锗技术的PMOS晶体管的剖视图，如图1所示，PMOS晶体管包括栅极结构2、形成在栅极结构2两侧的侧墙3及分别形成在栅极结构2两侧的源极5、漏极6，栅极结构2包括形成在衬底7上的栅介质层21及形成在栅介质层21上的栅电极22，源极5及漏极6是由填充在sigma形凹槽8的硅锗材料构成。sigma形凹槽8具有凹槽尖端81，凹槽尖端81与栅极结构2侧壁2a之间的距离（水平距离）W对PMOS晶体管的性能有重要影响：当凹槽尖端81太过远离栅极结构侧壁2a时，对PMOS晶体管产生的应力不够，不利于提高PMOS晶体管的载流子迁移率；当凹槽尖端81穿过栅极结构侧壁2a进入PMOS晶体管的沟道时，会破坏沟道的结构，影响PMOS晶体管的性能。因此，较佳地，凹槽尖端81刚好与栅极结构侧壁2a对齐，换言之，凹槽尖端81与栅极结构侧壁2a之间的距离（水平距离）W为零最佳。另外，凹槽尖端81与衬底表面71之间的距离（垂直距离）H对PMOS晶体管的性能有重要影响：当凹槽尖端81与衬底表面71之间的距离H越大时，对PMOS晶体管产生的应力越大，有利于提高PMOS晶体管的载流子迁移率。
凹槽尖端81与栅极结构侧壁2a之间的距离W及凹槽尖端81与衬底表面71之间的距离H与侧墙3的厚度有关，因此，可通过控制侧墙3的厚度将凹槽尖端81与栅极结构侧壁2a之间的距离W及凹槽尖端81与衬底表面71之间的距离H调节至最佳值。
另外，随着集成电路集成度的提高，半导体器件的尺寸逐步按比例缩小，在半导体器件尺寸按比例缩小的过程中，漏极电压并不随之减小，这就导致源极与漏极之间的沟道区电场增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于电子的动能很大该电子被称为热电子，从而引起热电子效应（hotelectroneffect）。热电子效应会导致热电子向栅介质层注入，形成栅电极电流和衬底电流，以致影响半导体器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等等，其中研究较多且实用价值较大的一种是轻掺杂漏（LightlyDopedDrain，简称LDD）结构。LDD结构可以降低电场，并可以显著改进热电子效应。
在图1所示的PMOS晶体管中形成LDD结构时，LDD结构9是形成在栅极结构2的两侧。LDD结构9的掺杂浓度及分布与侧墙3的厚度有关，且LDD结构9的掺杂浓度及分布会影响PMOS晶体管的电学性能，因此，可通过控制侧墙3的厚度将LDD结构9的掺杂浓度及分布调节至最佳值。
然而，当控制侧墙的厚度使凹槽尖端与栅极结构侧壁之间的距离及凹槽尖端与衬底表面之间的距离达到最佳值时，LDD结构的掺杂浓度及分布无法达到最佳值；或者，当控制侧墙的厚度使LDD结构的掺杂浓度及分布达到最佳值时，凹槽尖端与栅极结构侧壁之间的距离及凹槽尖端与衬底表面之间的距离无法达到最佳值。
发明内容
本发明要解决的技术问题是提供一种PMOS晶体管的制作方法，使凹槽尖端与栅极结构侧壁之间的距离、凹槽尖端与衬底表面之间的距离及LDD结构的掺杂浓度及分布同时能达到最佳值。
为解决上述问题，本发明提供了一种PMOS晶体管的制作方法，包括：
提供单晶硅衬底，在所述衬底上形成栅极结构，在所述栅极结构两侧形成第一侧墙；
在所述栅极结构两侧形成位于所述第一侧墙下方的LDD结构；
形成所述LDD结构之后，在所述栅极结构两侧形成第二侧墙，所述第一侧墙位于所述栅极结构与所述第二侧墙之间；
以所述栅极结构、第一侧墙及第二侧墙为掩模，在所述衬底中预形成源极及漏极的区域形成sigma形凹槽；
形成sigma形凹槽之后，去除所述第二侧墙；
去除所述第二侧墙之后，在所述sigma形凹槽内形成硅锗材料。
可选地，所述第一侧墙的材料为氮化硅。
可选地，所述第一侧墙的厚度为
可选地，形成所述LDD结构时离子注入剂量为E13/cm2~E15/cm2。
可选地，所述第二侧墙的材料为无定形碳。
可选地，所述第二侧墙的厚度为
可选地，所述第二侧墙的形成方法包括：
在所述衬底、栅极结构、第一侧墙及LDD结构上形成无定形碳膜；
对所述无定形碳膜进行回刻。
可选地，利用灰化工艺去除所述第二侧墙。
可选地，所述灰化工艺的参数包括：O2流量为100sccm~500sccm，功率为1000W~2000W，时间为60s～120s。
可选地，所述sigma形凹槽的形成方法包括：
以所述栅极结构、第一侧墙及第二侧墙为掩模，利用各向异性的干法刻蚀在衬底中预形成源极及漏极的区域形成凹槽，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃~60℃，功率为200W~400W，偏压为50V~200V，时间为10s~20s；
利用各向同性的干法刻蚀蚀刻所述凹槽以形成碗状凹槽，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃~60℃，功率为100W~500W，偏压为0V~10V，时间为5s~50s；
将所述碗状凹槽暴露在TMAH水溶液中，所述TMAH水溶液腐蚀衬底，在衬底中预形成源极及漏极的区域形成所述sigma形凹槽，所述sigma形凹槽的形成工艺参数包括：TMAH水溶液的体积百分比浓度为2%~20%，温度为30℃~60℃，时间为100s~300s。
可选地，所述碗状凹槽的深度为
可选地，所述sigma形凹槽的深度为
与现有技术相比，本发明具有以下优点：
本发明所提供的PMOS晶体管制作方法包括：提供单晶硅衬底，在衬底上形成栅极结构，在栅极结构两侧形成第一侧墙；在栅极结构两侧形成位于第一侧墙下方的LDD结构；在栅极结构的两侧形成第二侧墙，第一侧墙位于栅极结构与第二侧墙之间；以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形凹槽；去除第二侧墙；在sigma形凹槽内形成硅锗材料。一方面，可通过控制第一侧墙的厚度使LDD结构的掺杂浓度及分布达到最佳值，另一方面，可通过控制第二侧墙的厚度使凹槽尖端与栅极结构侧壁之间的距离及凹槽尖端与衬底表面之间的距离达到最佳值。
当第一侧墙的材料为氮化硅时，在层间介质层中形成共导电插塞时，不会存在将第一侧墙与层间介质层一并去除的风险，保护了栅极结构。
当第二侧墙的材料为无定形碳时，可直接利用灰化工艺将第二侧墙去除，这时灰化气体对衬底上的其它结构造成的损害较少，且工艺非常简单。
附图说明
图1是一种采用了嵌入式硅锗技术的PMOS晶体管的剖视图；
图2是本发明的一个具体实施方式中PMOS晶体管的制作流程图；
图3至图13是本发明PMOS晶体管制作方法的一个实施例中PMOS晶体管在不同制作阶段的剖视图。
具体实施方式
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
图2是本发明的一个具体实施方式中PMOS晶体管的制作流程图，图3至图13是本发明PMOS晶体管制作方法的一个实施例中PMOS晶体管在不同制作阶段的剖视图，下面将图3至图13与图2结合起来对本发明PMOS晶体管的制作方法进行详细说明。
首先执行图2中的步骤S1：提供单晶硅衬底，在衬底上形成栅极结构，在栅极结构两侧形成第一侧墙。
如图3所示，衬底100为单晶硅衬底，其具有表面101。可在衬底100中形成浅沟槽隔离结构（ShallowTrenchIsolation，简称STI）（未图示），以将衬底100中的有源区域隔离起来。
栅极结构120包括形成在衬底100上的栅介质层121及形成在栅介质层121上的栅电极122。栅介质层121的材料可为氧化硅，在一个实施例中，栅介质层121的厚度为其可利用热氧化法形成。栅电极122的材料可为多晶硅，在一个实施例中，栅电极122的厚度为其可利用传统的化学气相沉积（CVD）工艺形成。
在一个实施例中，栅极结构120的形成方法包括：在衬底100上依次沉积一层栅介质层（未图示）、一层栅电极层（未图示），在所述一层栅电极层上形成图形化光刻胶，去除未被图形化光刻胶覆盖的所述一层栅电极层及一层栅介质层，形成栅极结构120。
在一个实施例中，第一侧墙130的形成方法包括：在衬底100及栅极结构120上形成用于形成第一侧墙130的材料层（未图示），对所述材料层进行回刻（etchback），在栅极结构120的两侧形成第一侧墙130。
在一个实施例中，第一侧墙130的材料为氮化硅，其厚度为
接着执行图2中的步骤S2：在栅极结构两侧形成位于第一侧墙下方的LDD结构。
如图4所示，向衬底100中预形成源极及漏极的区域进行离子注入，形成位于第一侧墙130下方的LDD结构140。由于第一侧墙130的厚度适当，使注入离子能到达第一侧墙130下方的衬底100内，但由于在离子注入时第一侧墙130发挥阻挡层作用，第一侧墙130下方的衬底100内具有较低掺杂浓度的掺杂离子。在进行离子注入的同时，注入离子能到达衬底100内形成掺杂区141，由于位于两个PMOS晶体管第一侧墙130之间的衬底100没有被第一侧墙130覆盖，因此掺杂区141的离子浓度大于LDD结构140的离子浓度。
在进行离子注入形成LDD结构140的工艺步骤中，为形成理想的LDD结构140，第一侧墙130的厚度是一个重要因素。根据要形成目标掺杂浓度和分布的LDD结构140，第一侧墙130的厚度不能随意调节。当第一侧墙130的厚度越大时，对注入离子的阻挡作用越强，在衬底100中注入离子的深度越浅，掺杂浓度越低；当第一侧墙130的厚度越小时，对注入离子的阻挡作用越弱，在衬底100中注入离子的深度越深，掺杂浓度越高。
在一个实施例中，形成LDD结构140时注入离子剂量为E13/cm2~E15/cm2。
接着执行图2中的步骤S3：在栅极结构两侧形成第二侧墙，第一侧墙位于栅极结构与第二侧墙之间。
在一个实施例中，第二侧墙150的形成方法包括：如图5所示，在衬底100、栅极结构120、第一侧墙130、LDD结构140及掺杂区141上形成一层用于形成第二侧墙150的材料层（未图示），对所述材料层进行回刻形成第二侧墙150，第一侧墙130位于栅极结构120与第二侧墙150之间。
在一个实施例中，用于形成第二侧墙150的材料层的材料为无定形碳，其厚度为无定形碳膜的形成方法包括等离子体化学气相沉积（PECVD）、离子蒸发沉积、溅射等等，所有这些方法的共同点是合成温度低（为400℃或更低）。在PECVD法或离子蒸发沉积法中，可将碳氢化合物（如丙烯、CH4、C2H2、C2H4、C2H6、C3H8等等）作为原料。为了控制无定形碳膜的质量，常常加入氢气。在溅射法中，使用诸如氩气等的稀有气体进行溅射，并且为了控制无定形碳膜的质量，一般加入氢气或碳氢化合物气体。可利用O2及Cl2、O2及HBr或O2及CF4来对无定形碳膜进行回刻以形成第二侧墙150。
接着执行图2中的步骤S4：以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形凹槽。
所述sigma形凹槽的形成方法包括：如图6所示，以栅极结构120、第一侧墙130及第二侧墙150为掩模，在衬底100中预形成源极及漏极的区域形成碗状沟槽160，在一个实施例中，碗状沟槽160的深度为如图7所示，将图6中的碗状沟槽160暴露在TMAH（TetramethylAmmoniumHydroxied，四甲基氢氧化氨）水溶液中，TMAH水溶液腐蚀衬底100，在衬底100中预形成源极及漏极的区域形成sigma形凹槽170，在一个实施例中，sigma形凹槽170的深度为
在一个实施例中，碗状沟槽160的形成方法包括：利用各向异性的干法刻蚀在衬底100中预形成源极及漏极的区域形成凹槽，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃~60℃，功率为200W~400W，偏压为50V~200V，时间为10s~20s；然后，利用各向同性的干法刻蚀蚀刻所述凹槽，形成碗状沟槽160，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃~60℃，功率为100W~500W，偏压为0V~10V，时间为5s~50s。
在一个实施例中，sigma形凹槽170的形成工艺参数包括：TMAH水溶液的体积百分比浓度为2%~20%，温度为30℃~60℃，时间为100s~300s。具体的刻蚀时间可根据sigma形凹槽170的期望尺寸而定。
TMAH具有较高的腐蚀速率、无毒无污染、便于操作，且TMAH的晶向选择性好，其在晶向<100>及<110>方向上的腐蚀速度较快，而在其它晶向方向，如晶向<111>上的腐蚀速率很缓慢，因此，可利用TMAH水溶液在衬底不同晶向上具有不同刻蚀速率的特性，继续蚀刻碗状凹槽160以形成sigma形凹槽170。图8是图7中sigma形凹槽的放大图，如图8所示，sigma形凹槽170具有第一侧壁171、与第一侧壁171相连的第二侧壁172、第三侧壁173、与第三侧壁173相连的第四侧壁174及底壁175，底壁175与第二侧壁172及第四侧壁174相连。根据TMAH的腐蚀特性，第一侧壁171与衬底表面101之间的夹角A1为锐角，且为54.7°，衬底表面101与第二侧壁172之间的夹角A2为锐角，衬底表面101与第三侧壁173之间的夹角A3为锐角，且为54.7°，第四侧壁174与衬底表面101之间的夹角A4为锐角。需说明的是，本发明中衬底表面与凹槽侧壁之间的夹角及凹槽侧壁与衬底表面之间的夹角是指沿图中所示方向的夹角。
第一侧壁171及第二侧壁172的连接处形成凹槽尖端176，第三侧壁173及第四侧壁174的连接处也形成凹槽尖端176，凹槽尖端176与栅极结构120侧壁120a之间的距离（水平距离）对沟道产生的应力有影响，当凹槽尖端176距离栅极结构侧壁120a较远时，对沟道产生的应力较小，不利于提高PMOS晶体管的载流子迁移率，但是，凹槽尖端176又不宜设置在沟道中，以免破坏沟道。较佳地，凹槽尖端176设置在栅极结构侧壁120a的正下方，即凹槽尖端176与栅极结构120侧壁120a之间的距离为零。可通过控制TMAH水溶液的腐蚀时间来使凹槽尖端176达到栅极结构侧壁120a的正下方。另外，衬底表面101与凹槽尖端176之间的距离（竖直距离）对沟槽产生的应力有影响，当衬底表面101与凹槽尖端176之间的距离越大时，对沟道产生的应力越大。
图9是栅极结构两侧没有设置第二侧墙之前（即为现有技术）与设置第二侧墙之后凹槽尖端与衬底表面之间的距离及凹槽尖端与栅极结构侧壁之间的距离变化示意图，如图9所示，在栅极结构120两侧没有设置第二侧墙150之前，凹槽尖端176（sigma形凹槽170用虚线表示）与衬底100表面101之间的距离为H1，凹槽尖端176与栅极结构侧壁120a之间的距离为W1；在栅极结构120两侧设置了第二侧墙150之后，凹槽尖端176（sigma形凹槽170用实线表示）与衬底表面101之间的距离为H2，凹槽尖端176与栅极结构侧壁120a之间的距离为W2，H1小于H2，W1大于W2。当合理控制碗状沟槽160暴露在TMAH水溶液中的时间时，可使W2为零。由此可见，在栅极结构两侧形成第二侧墙之后，可通过控制第二侧墙150的厚度将凹槽尖端176与栅极结构侧壁120a之间的距离及凹槽尖端176与衬底表面101之间的距离调节至最佳值。
碗状沟槽160形成之后，图5中的LDD结构140部分被去除，形成图6中的LDD结构142，且掺杂区141被去除；sigma形凹槽170形成之后。图6中的LDD结构142部分被去除，形成图7中的LDD结构143。
接着执行图2中的步骤S5：去除第二侧墙。
将图7中的第二侧墙150去除，得到如图10所示的PMOS晶体管。当第二侧墙150的材料为无定形碳时，可直接利用灰化工艺将第二侧墙150去除，这时灰化气体对衬底100上的其它结构造成的损害较少，且工艺非常简单。在一个实施例中，灰化工艺的工艺参数包括：O2流量为100sccm~500sccm，功率为1000W~2000W，时间为60s~120s。
最后执行图4中的步骤S6：在sigma形凹槽内形成硅锗材料。
如图11所示，在图10所示的sigma形凹槽170内形成硅锗材料180。
在一个实施例中，硅锗材料180的形成步骤为：采用外延生长工艺在sigma形凹槽170内形成厚度为3nm~10nm的单晶硅薄膜，用于使得后续形成的晶体管沟道区的应力分布更加均匀；在包括20%~35%的锗原子的气氛中，采用外延生长工艺在单晶硅薄膜表面形成硅锗薄膜；在温度为800℃~1100℃的工艺条件下，采用烘焙或快速热退火工艺对所述硅锗薄膜加热10s~30min，形成与衬底100表面101齐平的硅锗材料180。
在另一个实施例中，硅锗材料180的形成步骤为：采用沉积工艺在sigma形凹槽170内形成厚度为3nm~10nm的多晶硅薄膜，用于使得后续形成的晶体管沟道区的应力分布更加均匀；采用沉积工艺在所述多晶硅薄膜表面形成与衬底100表面101齐平的硅锗材料180。
需要说明的是，在PMOS晶体管中，硅锗材料180中还可以掺杂硼。
需说明的是，结合图12及图13所示，可在衬底100中用两个浅沟槽隔离结构（分别用标记111、112标识）定义出PMOS晶体管区域，以在PMOS晶体管区域中同时形成一个或以上的PMOS晶体管，本实施例附图中仅显示出两个PMOS晶体管。两个PMOS晶体管之间的碗状沟槽160（参图12）及sigma形凹槽170（参图13）的两侧均靠近沟道，且均是由第二侧墙150限定，左侧PMOS晶体管的靠近浅沟槽隔离结构111的碗状沟槽160及第一凹槽170中，碗状沟槽160及sigma形凹槽170的右侧是由第二侧墙150限定，左侧是由浅沟槽隔离结构111限定；右侧PMOS晶体管的靠近浅沟槽隔离结构112的碗状沟槽160及sigma形凹槽170中，碗状沟槽160及sigma形凹槽170的左侧是由第二侧墙150限定，右侧是由浅沟槽隔离结构112限定。本领域技术人员应当知晓的是，还可在图12及图13中的两个PMOS晶体管之间形成其它PMOS晶体管，也可仅在浅沟槽隔离结构111与浅沟槽隔离结构112之间仅形成一个PMOS晶体管，PMOS晶体管两侧的碗状沟槽160及sigma形凹槽170的结构可由上述类推。
在PMOS晶体管的后续制作工艺中，会在栅极结构120、第一侧墙130、衬底100及LDD结构140上形成层间介质层（未图示）及导电插塞（未图示），以形成金属互连结构。通常层间介质层的材料为氧化硅，当第一侧墙130的材料为氮化硅时，在层间介质层中形成共导电插塞（既与栅极上方的导电插塞连接，又与有源区域上的导电插塞连接）时，不会存在将第一侧墙与层间介质层一并去除的风险，保护了栅极结构。
综上所述，与现有技术相比，本发明具有以下优点：
本发明所提供的PMOS晶体管制作方法包括：提供单晶硅衬底，在衬底上形成栅极结构，在栅极结构两侧形成第一侧墙；在栅极结构两侧形成位于第一侧墙下方的LDD结构；在栅极结构的两侧形成第二侧墙，第一侧墙位于栅极结构与第二侧墙之间；以栅极结构、第一侧墙及第二侧墙为掩模，在衬底中预形成源极及漏极的区域形成sigma形凹槽；去除第二侧墙；在sigma形凹槽内形成硅锗材料。一方面，可通过控制第一侧墙的厚度使LDD结构的掺杂浓度及分布达到最佳值，另一方面，可通过控制第二侧墙的厚度使凹槽尖端与栅极结构侧壁之间的距离及凹槽尖端与衬底表面之间的距离达到最佳值。
当第一侧墙的材料为氮化硅时，在层间介质层中形成共导电插塞时，不会存在将第一侧墙与层间介质层一并去除的风险，保护了栅极结构。
当第二侧墙的材料为无定形碳时，可直接利用灰化工艺将第二侧墙去除，这时灰化气体对衬底上的其它结构造成的损害较少，且工艺非常简单。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (12)

1.一种PMOS晶体管的制作方法，其特征在于，包括：
提供单晶硅衬底，在所述衬底上形成栅极结构，在所述栅极结构两侧形成第一侧墙；
在所述栅极结构两侧形成位于所述第一侧墙下方的LDD结构；
形成所述LDD结构之后，在所述栅极结构两侧形成第二侧墙，所述第一侧墙位于所述栅极结构与所述第二侧墙之间；
以所述栅极结构、第一侧墙及第二侧墙为掩模，在所述衬底中预形成源极及漏极的区域形成sigma形凹槽，所述sigma形凹槽的形成方法包括：以所述栅极结构、第一侧墙及第二侧墙为掩模，利用各向异性的干法刻蚀在衬底中预形成源极及漏极的区域形成凹槽；利用各向同性的干法刻蚀蚀刻所述凹槽以形成碗状凹槽；将所述碗状凹槽暴露在TMAH水溶液中，所述TMAH水溶液腐蚀衬底，在衬底中预形成源极及漏极的区域形成所述sigma形凹槽；
形成sigma形凹槽之后，去除所述第二侧墙；
去除所述第二侧墙之后，在所述sigma形凹槽内形成硅锗材料。
2.根据权利要求1所述的方法，其特征在于，所述第一侧墙的材料为氮化硅。
3.根据权利要求2所述的方法，其特征在于，所述第一侧墙的厚度为
4.根据权利要求1所述的方法，其特征在于，形成所述LDD结构时离子注入剂量为E13/cm2～E15/cm2。
5.根据权利要求1所述的方法，其特征在于，所述第二侧墙的材料为无定形碳。
6.根据权利要求5所述的方法，其特征在于，所述第二侧墙的厚度为
7.根据权利要求5所述的方法，其特征在于，所述第二侧墙的形成方法包括：
在所述衬底、栅极结构、第一侧墙及LDD结构上形成无定形碳膜；
对所述无定形碳膜进行回刻。
8.根据权利要求5所述的方法，其特征在于，利用灰化工艺去除所述第二侧墙。
9.根据权利要求8所述的方法，其特征在于，所述灰化工艺的参数包括：O2流量为100sccm～500sccm，功率为1000W～2000W，时间为60s～120s。
10.根据权利要求1所述的方法，其特征在于，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃～60℃，功率为200W～400W，偏压为50V～200V，时间为10s～20s；
所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃～60℃，功率为100W～500W，偏压为0V～10V，时间为5s～50s；
所述sigma形凹槽的形成工艺参数包括：TMAH水溶液的体积百分比浓度为2％～20％，温度为30℃～60℃，时间为100s～300s。
11.根据权利要求10所述的方法，其特征在于，所述碗状凹槽的深度为
12.根据权利要求10所述的方法，其特征在于，所述sigma形凹槽的深度为
CN201210238209.2A 2012-07-10 2012-07-10 Pmos晶体管的制作方法 Active CN103545204B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210238209.2A CN103545204B (zh) 2012-07-10 2012-07-10 Pmos晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210238209.2A CN103545204B (zh) 2012-07-10 2012-07-10 Pmos晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN103545204A CN103545204A (zh) 2014-01-29
CN103545204B true CN103545204B (zh) 2016-06-29

Family

ID=49968553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210238209.2A Active CN103545204B (zh) 2012-07-10 2012-07-10 Pmos晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN103545204B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928339A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 SiGe PMOS半导体器件的制作方法
CN105097457A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9362383B1 (en) 2015-09-17 2016-06-07 International Business Machines Corporation Highly scaled tunnel FET with tight pitch and method to fabricate same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101743627A (zh) * 2007-03-30 2010-06-16 英特尔公司 在窄隔离有界的源极/漏极区上形成改善的epi填充的方法及由此形成的结构
CN102456627A (zh) * 2010-10-20 2012-05-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863197B2 (en) * 2006-01-09 2011-01-04 International Business Machines Corporation Method of forming a cross-section hourglass shaped channel region for charge carrier mobility modification
US7632727B2 (en) * 2008-05-12 2009-12-15 Globalfoundries Inc. Method of forming stepped recesses for embedded strain elements in a semiconductor device
JP2011151166A (ja) * 2010-01-21 2011-08-04 Panasonic Corp 半導体装置及びその製造方法
KR20120019214A (ko) * 2010-08-25 2012-03-06 삼성전자주식회사 반도체 집적 회로 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101743627A (zh) * 2007-03-30 2010-06-16 英特尔公司 在窄隔离有界的源极/漏极区上形成改善的epi填充的方法及由此形成的结构
CN102456627A (zh) * 2010-10-20 2012-05-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Also Published As

Publication number Publication date
CN103545204A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
JP2006517343A5 (zh)
CN104217953A (zh) Pmos晶体管及其制作方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN104103515B (zh) Pmos晶体管的制作方法与nmos晶体管的制作方法
CN103928344A (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN103021849B (zh) 一种采用应力记忆技术的nmos器件制作方法
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN104821276B (zh) Mos晶体管的制作方法
CN103871887B (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN103545204B (zh) Pmos晶体管的制作方法
TWI739152B (zh) 具有增強局部等向性之磊晶半導體材料生長
CN102800594B (zh) Pmos管的制作方法
CN106847698B (zh) 半导体器件以及改善半导体器件性能的方法
CN104465376B (zh) 晶体管及其形成方法
CN102655092B (zh) 晶体管的制备方法
CN109786327A (zh) 半导体器件及其形成方法
CN105448982B (zh) Mos晶体管及其制作方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN103545202B (zh) Pmos晶体管及其形成方法
CN103594374B (zh) 半导体器件制造方法
CN108074870A (zh) 晶体管及其形成方法
CN110098151B (zh) 半导体器件及其形成方法
CN104217956B (zh) Pmos晶体管及其制作方法
CN107039282B (zh) 一种制备高性能半导体场效应晶体管器件的方法
CN107275211B (zh) 鳍式场效应管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant