CN105448982B

CN105448982B - Mos晶体管及其制作方法

Info

Publication number: CN105448982B
Application number: CN201410284146.3A
Authority: CN
Inventors: 刘佳磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-06-23
Filing date: 2014-06-23
Publication date: 2018-09-07
Anticipated expiration: 2034-06-23
Also published as: CN105448982A

Abstract

一种MOS晶体管及其制作方法。为提高MOS晶体管的载流子迁移速率，本发明在形成sigma形凹槽时，通过控制碗状凹槽的开口处的尺寸，使其大于相邻栅极结构的侧墙之间的尺寸，换言之，通过控制碗状凹槽的开口尽可能大，进而使得该碗状凹槽经腐蚀所形成的sigma形凹槽的开口尺寸也较大，从而源漏区填充的压应力材质或拉应力材质较多，进而对沟道施加的拉应力或压应力较大，载流子迁移速率较快。

Description

MOS晶体管及其制作方法

技术领域

本发明涉及半导体制造领域，特别是涉及MOS晶体管及其制作方法。

背景技术

随着集成电路集成度的提高，半导体器件的尺寸逐步按比例缩小，在半导体器件尺寸按比例缩小的过程中，漏极电压并不随之减小，这就导致源极与漏极之间的沟道区电场增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于电子的动能很大该电子被称为热电子，从而引起热电子效应(hot electron effect)。热电子效应会导致热电子向栅介质层注入，形成栅电极电流和衬底电流，以致影响半导体器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等等，其中研究较多且实用价值较大的一种是轻掺杂漏(Lightly Doped Drain，简称LDD)结构。轻掺杂漏结构可以降低电场，并可以显著改善热电子效应。

除了改进热电子效应以提高MOS晶体管的性能外，由于应力可以改变硅材质的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。

以PMOS晶体管为例，可以采用嵌入式硅锗技术(Embedded SiGe Technology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材质，利用硅与硅锗(SiGe)之间的晶格失配对沟道区域产生压应力。

然而，本发明人在实际使用上述嵌入式技术的MOS晶体管过程中，发现仍存在载流子的迁移速率过慢的问题。

发明内容

本发明要解决的技术问题是改善MOS晶体管的载流子迁移速率过慢的问题。

为解决上述问题，本发明的一方面提供一种MOS晶体管的制作方法，包括：

提供硅衬底，在所述硅衬底上形成多个栅极结构，所述栅极结构包括形成在硅衬底上的栅介质层及形成在所述栅介质层上的栅电极；

在所述栅极结构两侧形成侧墙；

以相邻的所述栅极结构及侧墙为掩膜，在硅衬底中预定形成源极及漏极的区域形成碗状凹槽，在硅衬底表面上，所述碗状凹槽的开口尺寸大于所述相邻侧墙之间的间距；

采用各向异性湿法腐蚀所述碗状凹槽形成sigma形凹槽；

在所述sigma形凹槽内填充压应力材质或拉应力材质以形成MOS晶体管。

可选地，所述形成碗状凹槽步骤包括：

先以相邻的所述栅极结构及侧墙为掩膜，各向异性干法刻蚀在硅衬底中预定形成源极及漏极的区域形成竖直凹槽；

后采用氧化剂与HF酸的混合溶液各向同性湿法腐蚀所述竖直凹槽形成碗状凹槽。

可选地，所述形成碗状凹槽步骤包括：

先以相邻的所述栅极结构及侧墙为掩膜，采用氧化剂与HF酸的混合溶液各向同性湿法腐蚀在硅衬底中预定形成源极及漏极的区域形成U形凹槽；

后各向异性干法刻蚀所述U形凹槽形成碗状凹槽。

可选地，所述氧化剂为：包含臭氧的溶液、H₂SO₄、HClO、HNO₂、HNO₃中的至少一种。

可选地，所述HF的浓度范围为1ppm～5000ppm。

可选地，所述氧化剂为HNO₃，HNO₃占所述混合溶液的质量百分比小于1％，各向同性湿法腐蚀时，温度范围为0℃～50℃。

可选地，所述各向异性干法刻蚀的刻蚀气体包括HBr和Cl₂，HBr的流量为200sccm～800sccm，Cl₂的流量为20sccm～100sccm，压强为2mTorr～200mTorr，处理时间为10s～60s。

可选地，所述形成的碗状凹槽中，深入沟道中的端部与所述述栅极结构的竖直边沿的距离范围为5nm～20nm。

可选地，所述sigma形凹槽中，深入沟道中的尖端与所述述栅极结构的竖直边沿的距离范围为-5nm～5nm。

可选地，所述sigma形凹槽中，深入沟道中的尖端距离所述硅衬底表面的深度范围为5nm～20nm。

可选地，所述sigma形凹槽的深度范围为50nm～100nm。

可选地，所述碗状凹槽形成sigma形凹槽采用的湿法腐蚀溶液为碱性溶液。

可选地，所述sigma形凹槽内填充的压应力材质为硅锗，所述MOS晶体管为PMOS晶体管。

可选地，所述sigma形凹槽内填充的拉应力材质为碳化硅，所述MOS晶体管为NMOS晶体管。

本发明的另一方面提供一种MOS晶体管，包括：

硅衬底，具有多个栅极结构，所述栅极结构两侧形成有侧墙，所述栅极结构包括形成在硅衬底上的栅介质层及形成在所述栅介质层上的栅电极；

硅衬底中预定形成源极及漏极的区域具有sigma形凹槽，所述sigma形凹槽内填充有压应力材质或拉应力材质，在硅衬底表面上，所述sigma形凹槽的开口尺寸大于所述相邻侧墙之间的间距。

可选地，所述sigma形凹槽的深度范围为50nm～100nm。

与现有技术相比，本发明的技术方案具有以下优点：1)为提高MOS晶体管的载流子迁移速率，本发明在源漏区形成sigma形凹槽时，通过控制碗状凹槽的开口处的尺寸，使其大于相邻栅极结构的侧墙之间的尺寸，换言之，通过控制碗状凹槽的开口尽可能大，进而使得该碗状凹槽经腐蚀所形成的sigma形凹槽的开口尺寸也较大，从而源漏区填充的压应力材质或拉应力材质较多，进而对沟道施加的拉应力或压应力较大，载流子迁移速率较快。

2)可选方案中，实现制作开口尺寸大于相邻栅极结构的侧壁的碗状凹槽有两种方案，a)先以相邻的栅极结构及侧墙为掩膜，各向异性干法刻蚀在硅衬底中预定形成源极及漏极的区域形成竖直凹槽；后采用氧化剂与HF酸的混合溶液各向同性湿法腐蚀该竖直凹槽形成碗状凹槽；b)先以相邻的栅极结构及侧墙为掩膜，采用氧化剂与HF酸的混合溶液各向同性湿法腐蚀在硅衬底中预定形成源极及漏极的区域形成U形凹槽；后各向异性干法刻蚀该U形凹槽形成碗状凹槽。对于a)方案，在硅衬底表面上，先形成的竖直凹槽的开口尺寸与相邻侧壁之间的距离相等，后经由该竖直凹槽，一边各向同性氧化暴露出的硅，一边去除氧化所产生的含硅氧化物，由于后者步骤为各向同性腐蚀，因而可以将竖直凹槽的开口扩大，此外，由于溶液对尖角的腐蚀速率较快，因而竖直凹槽的尖角也逐渐变平滑，竖直凹槽变为碗状凹槽。对于b)方案，由于先形成的U形凹槽通过一边各向同性氧化暴露出的硅，一边去除氧化所产生的含硅氧化物，因而在硅衬底表面上，所形成的U形凹槽的开口尺寸大于相邻侧壁之间的间距，此外，由于侧墙之间的间距大于各向同性腐蚀在垂直半导体衬底表面方向上的深度，因而形成的U形凹槽为扁平状，通过各向异性干法刻蚀后呈现碗状。

附图说明

图1至图4是本发明一个实施例中PMOS晶体管在制作过程中的剖视图；

图5是图4中的sigma形凹槽的放大结构示意图；

图6是制作完毕的PMOS晶体管的剖视图；

图7是本发明另一个实施例中PMOS晶体管在一个制作阶段的剖视图。

具体实施方式

如背景技术中所述，现有的嵌入式MOS晶体管的载流子迁移速率仍较慢，针对上述问题，本发明通过提高源漏区所填入的压应力材质或拉应力材质的填入量，从而提高对沟道所施加的拉应力或压应力。具体地，通过扩大预定形成源漏区的碗状凹槽的开口处的尺寸，使其大于相邻侧壁之间的间距，进而使得其后形成的sigma形凹槽开口处的尺寸也较大。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图4是本发明的一个实施例中PMOS晶体管在制作过程中的剖视图，图5是图4中的sigma形凹槽的放大结构示意图；图6是制作完毕的PMOS晶体管的剖视图。下面结合图1至图6对制作方法进行详细说明。

首先，如图1所示，提供硅衬底10，在硅衬底10上形成三个栅极结构11，栅极结构11包括形成在硅衬底10上的栅介质层111及形成在栅介质层111上的栅电极112。

如图1所示，衬底10为单晶硅衬底，其具有表面101。可在衬底10中形成浅沟槽隔离结构(Shallow Trench Isolation，简称STI)(未图示)，以将硅衬底10中的有源区域隔离起来。

如图1所示，本实施例中，栅极结构11为三个，其它实施例中，也可以为其它数目。具体地，栅极结构11包括形成在硅衬底10上的栅介质层111及形成在栅介质层111上的栅电极112。栅介质层111的材质可为氧化硅，在一个实施例中，栅介质层111的厚度为其可利用热氧化法形成。栅电极112的材质可为多晶硅，在一个实施例中，栅电极112的厚度为其可利用传统的化学气相沉积(CVD)工艺形成。

在具体实施过程中，由于PMOS晶体管采用硅锗嵌入技术以对沟道施加压应力，改善空穴载流子的迁移速率。一个实施例中，该嵌入的硅锗采用外延生长工艺(MBE)形成，为防止该硅锗在源极与漏极生长同时还在材质为多晶硅的栅电极112上形成，优选地，在栅电极112上形成保护层113，该保护层113可以选择现有硬掩膜层的材质，例如氧化硅，氮化硅，氮氧化硅或其中几种的组合。

之后，仍参照图1所示，在所述栅极结构11两侧形成侧墙12。

侧墙12的材质可以为现有介电材质，例如氮化硅、氮氧化硅、氧化硅等。以氮化硅为例，侧墙12的形成可以通过在栅极结构11及硅衬底10上淀积一均等厚度的氮化硅，接着采用回蚀(Etch back)，即无掩膜板刻蚀，形成底部大，顶部小的侧墙结构(spacer)。淀积氮化硅的方法例如为分子束生长外延法(MBE)、物理气相沉积法(PVD)、化学气相沉积法(CVD)、原子层沉积法(ALD)等，温度范围为100℃～900℃，淀积厚度范围为

以侧墙12为掩膜进行离子注入，在栅极结构11的两侧形成轻掺杂源结构13与轻掺杂漏结构14。在一个实施例中，注入离子为B(硼)，注入离子的剂量为E13/cm²～E15/cm²。可以看出，该侧墙12在定义轻掺杂源结构13、轻掺杂漏结构14(也称轻掺杂区)过程中保护了栅极结构11。

接着，参照图2所示，以相邻的栅极结构11及侧墙12为掩膜，各向异性干法刻蚀在硅衬底10中预定形成源极及漏极的区域形成竖直凹槽15。

在一个实施例中，竖直凹槽15的各向异性的干法刻蚀工艺参数为：刻蚀气体包括HBr和Cl₂，HBr的流量为200sccm～800sccm，Cl₂的流量为20sccm～100sccm，压强为2mTorr～200mTorr，处理时间为10s～60s。

可以看出，在硅衬底表面101上，竖直凹槽15的开口尺寸与相邻侧壁12之间的距离相等。

之后，参照图3所示，采用氧化剂与HF酸的混合溶液各向同性湿法腐蚀该竖直凹槽15形成碗状凹槽16。

在一个实施例中，各向同性湿法腐蚀溶液包括HNO₃酸与HF酸的混合溶液，HNO₃酸为一种氧化剂，经由该竖直凹槽15，一边各向同性氧化暴露出的硅，一边去除氧化所产生的含硅氧化物，由于后者步骤为各向同性腐蚀，因而可以将竖直凹槽15的开口扩大，此外，由于溶液对尖角的腐蚀速率较快，因而竖直凹槽15的尖角也逐渐变平滑，竖直凹槽15变为碗状凹槽16。

一个实施例中，HF的浓度范围为1ppm～5000ppm，HNO₃占混合溶液的质量百分比小于1％，温度为0℃～50℃，腐蚀时间为50s～100s，腐蚀完毕后，如图3所示，深入沟道中的端部A与栅极结构11的竖直边沿11a的距离L₁范围为5nm～20nm，在硅衬底表面101(参照图1所示)上，竖直凹槽15向开口扩大方向上腐蚀的尺寸占侧墙12厚度尺寸的范围为1/10～3/10，即碗状凹槽16在侧墙12下的边缘与侧墙12边缘之间的间距为

其它实施例中，HNO₃酸也可以采用包含臭氧的溶液、H₂SO₄、HClO、HNO₂等氧化剂中的一种或多种混合溶液代替。

之后，如图4所示，采用各向异性湿法腐蚀所述碗状凹槽16形成sigma形凹槽17。

各向异性湿法腐蚀采用的溶液为碱性溶液，例如NaOH溶液、或KOH溶液等，其它实施例中，也可以为TMAH溶液。一个实施例中，sigma形凹槽17的形成工艺参数包括：时间为60s～180s，温度为0℃～90℃,TMAH溶液质量百分比浓度为2％～20％。

碱性溶液与TMAH溶液具有较高的腐蚀速率，且晶向选择性好，其在晶向<100>及<110>方向上的腐蚀速度较快，而在其它晶向方向，如晶向<111>上的腐蚀速率很缓慢，因此，可利用碱性溶液与TMAH溶液在硅衬底10不同晶向上具有不同刻蚀速率的特性，继续腐蚀碗状沟槽16以形成sigma形凹槽17。

图5是图4中sigma形凹槽17的放大图，如图5所示，sigma形凹槽17具有第一侧壁171、与第一侧壁171相连的第二侧壁172、第三侧壁173、与第三侧壁173相连的第四侧壁174及底壁175，底壁175与第二侧壁172及第四侧壁174相连。根据碱性溶液与TMAH的腐蚀特性，第一侧壁171与硅衬底表面101之间的夹角A1为锐角，且为54.7°，硅衬底表面101与第二侧壁172之间的夹角A2为锐角，硅衬底表面101与第三侧壁173之间的夹角A3为锐角，且为54.7°，第四侧壁174与硅衬底表面101之间的夹角A4为锐角。需说明的是，本发明中硅衬底表面101与sigma形凹槽17侧壁之间的夹角及sigma形凹槽17侧壁与硅衬底表面101之间的夹角是指沿图中所示方向的夹角。

结合图4及图5所示，第一侧壁171及第二侧壁172的连接处形成深入沟道的尖端176，第三侧壁173及第四侧壁174的连接处也形成深入沟道的尖端176，尖端176与栅极结构11的竖直边沿11a之间的距离L₂(水平距离)对沟道产生的应力有影响，当尖端176距离栅极结构11的竖直边沿11a较远时，对沟道产生的应力较小，不利于提高PMOS晶体管的载流子迁移率，但是，尖端176又不宜深入沟道中过多，以免破坏沟道。本发明人发现，尖端176与栅极结构11的竖直边沿11a之间的距离L₁为-5nm～5nm时，对沟道施加的应力较佳。其中，负值表示尖端176位于栅极结构11的两竖直边沿11a之间，正值表示尖端176位于栅极结构11两侧的侧墙12之下(如图4所示结构)。此时，在硅衬底表面101上，sigma形凹槽17在侧墙12下的边缘与侧墙12边缘之间的间距为较佳地，尖端176设置在栅极结构11的竖直边沿11a的正下方，即尖端176与栅极结构11的竖直边沿11a之间的距离L₂为零。可通过控制碱性溶液或TMAH水溶液的腐蚀时间来使尖端176达到栅极结构11的竖直边沿11a的正下方。

此外，研究表明，深入沟道中的尖端176距离硅衬底10的表面101的深度H₁对沟道产生的应力有影响，当尖端176距离硅衬底10的表面101较远时，对沟道产生的应力较小，不利于提高PMOS晶体管的载流子迁移率，优选地，上述深度H₁为5nm～20nm。考虑到sigma形凹槽17内的硅锗材料填充量对沟道的压应力施加，sigma形凹槽17的深度H₂范围优选为50nm～100nm。

sigma形凹槽17形成之后，图4中的轻掺杂区13、14部分被去除，且该sigma形凹槽17与轻掺杂区13、14之间形成由第一侧壁至第四侧壁171、172、173、174充当的界面。

之后，如图6所示，在图4所示的sigma形凹槽17内形成硅锗材质18。

在一个实施例中，硅锗材质18的形成步骤为：先采用外延生长工艺在sigma形凹槽17内形成厚度为3nm～10nm的第一硅锗材料层，第一硅锗材料层的锗的含量比较低，可以起到防止后续形成锗含量比较高的硅锗材料与硅衬底10中的硅界面引起较大的晶格失配，避免造成后者生长效果较差。可以理解的是，该第一硅锗材料层起到了缓冲作用，因而也称缓冲层。基于此，若采用化学式Si_1-xGe_x表示第一硅锗材料层的材质，则x的范围为5～30％，换言之，缓冲层的锗的原子数所占百分比为5～30％。接着，向sigma形凹槽内填充第二硅锗材料层至填满停止，第二硅锗材料层的锗的含量高于第一硅锗材料层的锗的含量。该第二硅锗材料层的目的是对凹槽17与硅衬底10的各边界施加压应力，可以理解的是，该第二硅锗材料层主要起到了的施加压应力的作用，因而也称填充层。基于此，若采用化学式Si_1-yGe_y表示第二硅锗材料层272的材质，则y的范围为20～60％，换言之，填充层的锗的原子数所占百分比为20～60％；优选地，y的范围为40～60％，即填充层的锗的原子数所占百分比为40～60％。

上述步骤执行完后，如图6所示，sigma形凹槽17已被填满。需要说明的是，填充sigma形凹槽17除了上述的外延生长工艺，还可以采用化学气相沉积、原子层沉积法等。

接着，根据源区与漏区的需要，在sigma形凹槽17内填充的硅锗材质18内进行P型离子注入。一个实施例中，注入离子为B(硼)，注入离子的剂量为E19/cm²～E20/cm²。之后，在相邻侧墙12之间的硅锗材质18表面形成硅层(未图示)，该硅层可用于后续与其上的金属生成金属硅化物，以降低源漏区的接触电阻。

上述步骤完成后，形成了一种PMOS晶体管。如图6所示，该PMOS晶体管包括：

硅衬底10，具有多个栅极结构11，栅极结构11两侧形成有侧墙12，该栅极结构11包括形成在硅衬底10上的栅介质层111及形成在栅介质层111上的栅电极112；

硅衬底10中预定形成源极及漏极的区域具有sigma形凹槽17(参见图4所示)，该sigma形凹槽17内填充有压应力材质或拉应力材质，在硅衬底表面101上，sigma形凹槽17的开口尺寸大于相邻侧墙12之间的间距。

图7所示为发明另一实施例提供的PMOS晶体管在一个制作阶段的剖视图。与图1至图6中的实施例中的PMOS晶体管的制作方法的区别在于形成碗状凹槽16的方法不同。

具体地，如图7所示，先以相邻的栅极结构11及侧墙12为掩膜，在硅衬底10中预定形成源极及漏极的区域采用氧化剂与HF酸的混合溶液各向同性湿法腐蚀形成U形凹槽19；后各向异性干法刻蚀该U形凹槽19形成碗状凹槽16(如图3所示)。

本实施例中，如图7所示，由于先形成的U形凹槽19通过一边各向同性氧化暴露出的硅，一边去除氧化所产生的含硅氧化物，因而在硅衬底表面101(参照图1所示)上，所形成的U形凹槽19的开口尺寸大于相邻侧壁12之间的间距，此外，由于侧墙12之间的间距大于各向同性腐蚀在垂直半导体衬底表面101(参照图1所示)方向上的深度，因而形成的U形凹槽19为扁平状，通过各向异性干法刻蚀，主要在垂直硅衬底表面101方向下进行刻蚀后，变为碗状凹槽16。本实施例中与前述实施例的区别仅在于形成碗状凹槽19时，各向异性干法刻蚀、各向同性湿法腐蚀的步骤不同，除此之外，各步骤采用的工艺及参数大致相同。

一个实施例中，各向同性湿法腐蚀溶液包括HNO₃酸与HF酸的混合溶液，HF的浓度范围为1ppm～5000ppm，HNO₃占混合溶液的质量百分比小于1％，温度为0℃～50℃，腐蚀时间为50s～120s，腐蚀完毕后，如图7所示，形成U形凹槽19深入沟道中的端部B与栅极结构11的竖直边沿11a的距离L₁’范围为5nm～20nm。

之后，各向异性干法刻蚀该U形凹槽19形成碗状凹槽16，各向异性的干法刻蚀工艺参数为：刻蚀气体包括HBr和Cl₂，HBr的流量为200sccm～800sccm，Cl₂的流量为20sccm～100sccm，压强为2mTorr～200mTorr，处理时间为20s～60s。

上述实施例中，在形成的sigma形凹槽17内填入的材质为硅锗，用于对沟道施加压应力，可以理解的是，在sigma形凹槽17内填入碳化硅时，可以对沟道施加拉应力，相应地，形成的晶体管为NMOS晶体管。

本发明采用递进式写法，后一实施例仅描述与前一实施例的不同之处，因而，后一实施例中的相同或相似结构及其制作方法请参照前一实施例的相同或相似结构及其制作方法。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种MOS晶体管的制作方法，其特征在于，包括：

在所述栅极结构两侧形成侧墙；

采用各向异性湿法腐蚀所述碗状凹槽形成sigma形凹槽；

在所述sigma形凹槽内填充压应力材质或拉应力材质以形成MOS晶体管；

所述形成碗状凹槽步骤包括：

后各向异性干法刻蚀所述U形凹槽形成碗状凹槽。

2.根据权利要求1所述的制作方法，其特征在于，所述氧化剂为：包含臭氧的溶液、H₂SO₄、HClO、HNO₂、HNO₃中的至少一种。

3.根据权利要求1所述的制作方法，其特征在于，所述HF酸浓度范围为1ppm～5000ppm。

4.根据权利要求3所述的制作方法，其特征在于，所述氧化剂为HNO₃，HNO₃占所述混合溶液的质量百分比小于1％，各向同性湿法腐蚀时，温度范围为0℃～50℃。

5.根据权利要求1所述的制作方法，其特征在于，所述各向异性干法刻蚀的刻蚀气体包括HBr和Cl₂，HBr的流量为200sccm～800sccm，Cl₂的流量为20sccm～100sccm，压强为2mTorr～200mTorr，处理时间为10s～60s。

6.根据权利要求1所述的制作方法，其特征在于，所述形成的碗状凹槽中，深入沟道中的端部与所述栅极结构的竖直边沿的距离范围为5nm～20nm。

7.根据权利要求1所述的制作方法，其特征在于，所述sigma形凹槽中，深入沟道中的尖端与所述栅极结构的竖直边沿的距离范围为-5nm～5nm。

8.根据权利要求1所述的制作方法，其特征在于，所述sigma形凹槽中，深入沟道中的尖端距离所述硅衬底表面的深度范围为5nm～20nm。

9.根据权利要求1所述的制作方法，其特征在于，所述sigma形凹槽的深度范围为50nm～100nm。

10.根据权利要求1所述的制作方法，其特征在于，所述碗状凹槽形成sigma形凹槽采用的湿法腐蚀溶液为碱性溶液。

11.根据权利要求1所述的制作方法，其特征在于，所述sigma形凹槽内填充的压应力材质为硅锗，所述MOS晶体管为PMOS晶体管。

12.根据权利要求1所述的制作方法，其特征在于，所述sigma形凹槽内填充的拉应力材质为碳化硅，所述MOS晶体管为NMOS晶体管。