CN109545658B - 具有锗硅源漏的mos晶体管的制造方法 - Google Patents

具有锗硅源漏的mos晶体管的制造方法 Download PDF

Info

Publication number
CN109545658B
CN109545658B CN201811267621.0A CN201811267621A CN109545658B CN 109545658 B CN109545658 B CN 109545658B CN 201811267621 A CN201811267621 A CN 201811267621A CN 109545658 B CN109545658 B CN 109545658B
Authority
CN
China
Prior art keywords
silicon
germanium
forming
layer
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811267621.0A
Other languages
English (en)
Other versions
CN109545658A (zh
Inventor
刘厥扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201811267621.0A priority Critical patent/CN109545658B/zh
Publication of CN109545658A publication Critical patent/CN109545658A/zh
Application granted granted Critical
Publication of CN109545658B publication Critical patent/CN109545658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种具有锗硅源漏的MOS晶体管的制造方法，包括步骤：步骤一、提供一硅衬底，在硅衬底的表面形成栅极结构，栅极结构的侧面形成有侧墙；步骤二、在栅极结构的两侧形成侧面具有∑形状的凹槽，包括分步骤：步骤21、形成硬掩膜层；步骤22、采用光刻工艺凹槽的形成区域；步骤23、进行第一次干法刻蚀形成凹槽的第一部分；步骤24、进行第二次清洗工艺，清洗液采用DHF和DIO3的组合，采用DHF去除硅衬底表面的污染，采用DIO3控制DHF所带来对氧化层的刻蚀速率；步骤25、进行第三次湿法刻蚀形成最终凹槽。本发明能实现对凹槽干刻后清洗工艺的控制，能在充分去除硅衬底表面的污染的同时减少或避免氧化层的损耗。

Description

具有锗硅源漏的MOS晶体管的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有锗硅源漏的MOS晶体管的制造方法。
背景技术
MOS晶体管特别是PMOS管的源漏区往往需要形成嵌入式锗硅外延层，嵌入式锗硅外延层能够对PMOS管的沟道区的应力进行调制从而有利于提高PMOS的载流子迁移率，从而提高PMOS管的电学性能。但是，在引入嵌入式锗硅外延层是通过先在硅衬底中形成凹槽，凹槽通常具有∑形状，再在凹槽中填充外延层实现外延层嵌入到硅衬底中的。在凹槽的刻蚀工艺需要采用到硬掩膜层，之后光刻定义出凹槽的形成区域，再进行干法刻蚀，由于干法刻蚀中会产生污染，如产生高分子聚合物(polymer)或其它副产物(byproduct)；所以在干法刻蚀之后需要进行清洗工艺；清洗之后还需要进行凹槽的湿法刻蚀，最后形成所需形状的凹槽；之后再在凹槽中填充外延层。
现有方法中，针对高污染物的表面如polymer或byproduct等污染物，现有方法都是利用酸槽(wet bench tool)或是单片式清洗机(single wafer)加入DHF进行清洁，但是随着线宽的缩小，清洗带来的对硅衬底整体的损耗(loss)量也必须要考虑在内，DHF带来的损耗主要为氧化层的损耗，因此对DHF清洗的秒数控制极为重要，所以在实现对污染物的清洗去除以及对硅衬底的损耗之间存在矛盾，清洗时间过短则不能将污染物完全去除，污染物的残留会产生如使凹槽的形貌变形等缺陷；清洗时间过长，则会对硅衬底上的氧化层产生过大的损耗，当器件的线宽减少时，这种损耗将会对器件的性能产生不利的影响。
发明内容
本发明所要解决的技术问题是提供一种具有锗硅源漏的MOS晶体管的制造方法，能凹槽的形成过程中对硅衬底表面的污染的清洗工艺进行很好的控制，在保证污染去除的同时防止对硅衬底上的氧化层产生损耗，能使凹槽的形状得到很好的保证以及使器件的性能得到保证。
为解决上述技术问题，本发明提供的具有锗硅源漏的MOS晶体管的制造方法包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底的表面形成栅极结构，所述栅极结构的侧面形成有侧墙。
步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：
步骤21、形成硬掩膜层。
步骤22、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域。
步骤23、进行第一次干法刻蚀，所述第一次干法刻蚀依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽的第一部分。
步骤24、进行第二次清洗工艺，用于清洗所述第一次干法刻蚀带来的对所述硅衬底表面的污染，所述第二次情形工艺的清洗液采用DHF和DIO3的组合，采用DHF去除所述硅衬底表面的污染，采用DIO3控制所述DHF所带来对氧化层的刻蚀速率，使得在充分去除所述硅衬底表面的污染的同时减少或避免氧化层的损耗。
步骤25、进行第三次湿法刻蚀，所述第三次湿法刻蚀在对所述凹槽的第一部分进行扩展形成所述凹槽。
进一步的改进是，还包括步骤：
步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层。
步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构的两侧进行源漏注入形成源区和漏区。
进一步的改进是，步骤一中在所述硅衬底表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，MOS晶体管形成于有源区中。
进一步的改进是，具有锗硅源漏的MOS晶体管为PMOS管。
进一步的改进是，步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述栅极结构作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。
进一步的改进是，所述金属栅结构为HKMG。
进一步的改进是，步骤一中所述侧墙的材料为氧化硅或氮化硅。
进一步的改进是，所述硬掩膜层的材料为氧化硅或氮化硅。
进一步的改进是，步骤三中形成嵌入式锗硅外延层的分步骤包括：
步骤31、形成由锗硅材料组成的缓冲层。
步骤32、形成由锗硅材料组成的主体层，所述主体层的锗浓度大于所述缓冲层的锗浓度。
步骤33、形成由硅材料组成的盖帽层。
进一步的改进是，所述第二次清洗工艺中，将所述DHF所带来的对氧化层的刻蚀速率控制为
Figure BDA0001845259870000031
进一步的改进是，步骤24中，所述第二次清洗工艺在单片式清洗机中进行。
进一步的改进是，在同一所述硅衬底上还同时形成有NMOS管，在步骤二和三中所述NMOS管被保护而不形成凹槽以及嵌入式锗硅外延层。
进一步的改进是，所述NMOS管形成于P阱上，所述PMOS管形成于N阱上。
本发明在凹槽的干法刻蚀即第一次干法刻蚀之后对清洗工艺即第二次清洗工艺的工艺条件进行了特别的设置，将DIO3导入到DHF溶液中，DIO3是中在去离子水(DIW)中充入了臭氧(O3)，DHF是指稀氢氟酸，干法刻蚀产生的污染主要是通过DHF刻蚀去除，但是DHF再去除污染物的同时会对氧化层产生刻蚀；而导入的DIO3则具有很好的氧化性，从而能在DHF去除氧化层的同时进行氧化形成新的氧化层，从而能整体上控制DHF对氧化层的刻蚀速率，最后能延长清洗时间，使得在对氧化层的损耗进行很好的控制的条件下实现对污染物的很好的去除。所以本发明能在保证污染去除的同时防止对硅衬底上的氧化层产生损耗，污染物如果保留在凹槽的侧壁随后会对凹槽的形状产生不利影响，所以本发明能使凹槽的形状得到很好的保证；而氧化层的损耗则会对器件的性能带来不利的影响，特别是当器件的线宽不断缩小的情况下，氧化层的损耗对器件的性能的影响会更加明显，所以本发明还能使器件的性能得到保证。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例方法的流程图；
图2A-图2D是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图1所示，是本发明实施例方法的流程图；如图2A至图2D所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例具有锗硅源漏的MOS晶体管的制造方法包括如下步骤：
步骤一、如图2A所示，提供一硅衬底101，在所述硅衬底101的表面形成栅极结构105，所述栅极结构105的侧面形成有侧墙106，该侧墙106也同时延伸到所述栅极结构105的表面。
在所述硅衬底101表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，MOS晶体管形成于有源区中。
具有锗硅源漏的MOS晶体管为PMOS管。
所述栅极结构105由栅介质层和多晶硅栅叠加而成。所述栅介质层为栅氧化层。
所述栅极结构105作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。所述金属栅结构为HKMG。
所述侧墙106的材料为氧化硅或氮化硅。
在同一所述硅衬底101上还同时形成有NMOS管，所述NMOS管区域将不形成凹槽以及嵌入式锗硅外延层。所述NMOS管形成于P阱104上，所述PMOS管形成于N阱103上。
步骤二、在所述栅极结构105的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：
步骤21、如图2B所示，形成硬掩膜层107。所述硬掩膜层107的材料为氧化硅或氮化硅。
步骤22、如图2C所示，采用光刻工艺在所述栅极结构105的两侧定义出所述凹槽的形成区域。
步骤23、如图2C所示，进行第一次干法刻蚀，所述第一次干法刻蚀依次对所述凹槽形成区域的所述硬掩膜层107和所述硅衬底101进行刻蚀形成所述凹槽的第一部分。
步骤24、如图2C所示，进行第二次清洗工艺，用于清洗所述第一次干法刻蚀带来的对所述硅衬底101表面的污染，所述第二次情形工艺的清洗液采用DHF和DIO3的组合，采用DHF去除所述硅衬底101表面的污染，采用DIO3控制所述DHF所带来对氧化层的刻蚀速率，使得在充分去除所述硅衬底101表面的污染的同时减少或避免氧化层的损耗。
所述第二次清洗工艺中，将所述DHF所带来的对氧化层的刻蚀速率控制为
Figure BDA0001845259870000041
所述第二次清洗工艺在单片式清洗机中进行。
步骤25、如图2C所示，进行第三次湿法刻蚀，所述第三次湿法刻蚀在对所述凹槽的第一部分进行扩展形成所述凹槽。
图2D中单独将形成所述凹槽的区域的多个所述栅极结构105表示出来，为了更清楚的表示所述凹槽结构，图2D中的各区域都采用不带填充的线体图形表示。最后形成的所述凹槽如标记108所示，标记108的顶部开口减小且顶部开口和所述栅极结构105侧面的侧墙106对齐，如虚线AA所示，图2D中的侧墙106叠加了所述硬掩膜层107刻蚀后残留在所述栅极结构105的侧面的部分；标记108的所述凹槽的口径逐渐增加并在增加到最大口径后又逐渐减少，最大口径的两侧和所述栅极结构105的侧面对齐，如虚线BB所示。
步骤三、如图2D所示，在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层。形成嵌入式锗硅外延层的分步骤包括：
步骤31、形成由锗硅材料组成的缓冲层。
所述缓冲层由第一缓冲子层1091和第二缓冲子层1092叠加而成。图2D中，第一缓冲子层1091和第二缓冲子层1092之间用一根虚线分割。
所述第一缓冲子层1091的锗浓度为25％，所述第二缓冲子层1092的锗浓度为25％～30％。
步骤32、形成由锗硅材料组成的主体层1093，所述主体层1093的锗浓度大于所述缓冲层的锗浓度。所述主体层1093的锗浓度为30％～40％。
步骤33、形成由硅材料组成的盖帽层1094。
步骤四、如图2D所示，在形成有所述嵌入式锗硅外延层的所述栅极结构105的两侧进行源漏注入形成源区和漏区。
本发明实施例在凹槽的干法刻蚀即第一次干法刻蚀之后对清洗工艺即第二次清洗工艺的工艺条件进行了特别的设置，将DIO3导入到DHF溶液中，干法刻蚀产生的污染主要是通过DHF刻蚀去除，但是DHF再去除污染物的同时会对氧化层产生刻蚀；而导入的DIO3则具有很好的氧化性，从而能在DHF去除氧化层的同时进行氧化形成新的氧化层，从而能整体上控制DHF对氧化层的刻蚀速率，最后能延长清洗时间，使得在对氧化层的损耗进行很好的控制的条件下实现对污染物的很好的去除。所以本发明能在保证污染去除的同时防止对硅衬底101上的氧化层产生损耗，污染物如果保留在凹槽的侧壁随后会对凹槽的形状产生不利影响，所以本发明实施例能使凹槽的形状得到很好的保证；而氧化层的损耗则会对器件的性能带来不利的影响，特别是当器件的线宽不断缩小的情况下，氧化层的损耗对器件的性能的影响会更加明显，所以本发明实施例还能使器件的性能得到保证。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (13)

1.一种具有锗硅源漏的MOS晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、提供一硅衬底，在所述硅衬底的表面形成栅极结构，所述栅极结构的侧面形成有侧墙；
步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：
步骤21、形成硬掩膜层；
步骤22、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域；
步骤23、进行第一次干法刻蚀，所述第一次干法刻蚀依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽的第一部分；
步骤24、进行第二次清洗工艺，用于清洗所述第一次干法刻蚀带来的对所述硅衬底表面的污染，所述第二次清洗 工艺的清洗液采用DHF和DIO3的组合，采用DHF去除所述硅衬底表面的污染，采用DIO3控制所述DHF所带来对氧化层的刻蚀速率，使得在充分去除所述硅衬底表面的污染的同时减少或避免氧化层的损耗；
所述第二次清洗工艺中，将所述DHF所带来的对氧化层的刻蚀速率控制为1Å/min～25Å/min；
所述第二次清洗工艺在单片式清洗机中进行；
步骤25、进行第三次湿法刻蚀，所述第三次湿法刻蚀在对所述凹槽的第一部分进行扩展形成所述凹槽。
2.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于，还包括步骤：
步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层；
步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构的两侧进行源漏注入形成源区和漏区。
3.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤一中在所述硅衬底表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，MOS晶体管形成于有源区中。
4.如权利要求2所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：具有锗硅源漏的MOS晶体管为PMOS管。
5.如权利要求4所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。
6.如权利要求5所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述栅介质层为栅氧化层。
7.如权利要求5所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述栅极结构作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。
8.如权利要求7所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述金属栅结构为HKMG。
9.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤一中所述侧墙的材料为氧化硅或氮化硅。
10.如权利要求7所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述硬掩膜层的材料为氧化硅或氮化硅。
11.如权利要求2所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤三中形成嵌入式锗硅外延层的分步骤包括：
步骤31、形成由锗硅材料组成的缓冲层；
步骤32、形成由锗硅材料组成的主体层，所述主体层的锗浓度大于所述缓冲层的锗浓度；
步骤33、形成由硅材料组成的盖帽层。
12.如权利要求4所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：在同一所述硅衬底上还同时形成有NMOS管，在步骤二和三中所述NMOS管被保护而不形成凹槽以及嵌入式锗硅外延层。
13.如权利要求12所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述NMOS管形成于P阱上，所述PMOS管形成于N阱上。
CN201811267621.0A 2018-10-29 2018-10-29 具有锗硅源漏的mos晶体管的制造方法 Active CN109545658B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811267621.0A CN109545658B (zh) 2018-10-29 2018-10-29 具有锗硅源漏的mos晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811267621.0A CN109545658B (zh) 2018-10-29 2018-10-29 具有锗硅源漏的mos晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN109545658A CN109545658A (zh) 2019-03-29
CN109545658B true CN109545658B (zh) 2022-10-21

Family

ID=65845779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811267621.0A Active CN109545658B (zh) 2018-10-29 2018-10-29 具有锗硅源漏的mos晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN109545658B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364424B (zh) * 2019-07-29 2021-11-02 中微半导体设备(上海)股份有限公司 半导体处理设备零部件的清洗方法
CN117092752B (zh) * 2023-08-16 2024-03-26 上海铭锟半导体有限公司 一种锗波导的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594366A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105448982A (zh) * 2014-06-23 2016-03-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN105931947A (zh) * 2016-05-20 2016-09-07 浙江晶科能源有限公司 一种硅片的清洗方法
CN108511347A (zh) * 2018-03-21 2018-09-07 上海华力集成电路制造有限公司 具有锗硅源漏的mos晶体管的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020026952A1 (en) * 1997-12-12 2002-03-07 Naohiko Fujino Method of and device for cleaning silicon wafer, cleaned silicon wafer, and cleaned semiconductor element
US9881816B2 (en) * 2013-02-01 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning composition and method for semiconductor device fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594366A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105448982A (zh) * 2014-06-23 2016-03-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN105931947A (zh) * 2016-05-20 2016-09-07 浙江晶科能源有限公司 一种硅片的清洗方法
CN108511347A (zh) * 2018-03-21 2018-09-07 上海华力集成电路制造有限公司 具有锗硅源漏的mos晶体管的制造方法

Also Published As

Publication number Publication date
CN109545658A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
US9711533B2 (en) FinFET devices having different source/drain proximities for input/output devices and non-input/output devices and the method of fabrication thereof
US7776755B2 (en) Solution for polymer and capping layer removing with wet dipping in HK metal gate etching process
CN110571192A (zh) 半导体结构及其形成方法
TWI842926B (zh) 形成帶有具備不同電晶體架構之電晶體之多個平面之膜堆疊的方法
CN102420185A (zh) Cmos晶体管的制作方法
JP4489467B2 (ja) 半導体装置の形成方法
US20120061735A1 (en) Semiconductor device with stress trench isolation and method for forming the same
CN109950256B (zh) 改善fdsoi pmos结构且提高mos器件性能的方法
CN109545658B (zh) 具有锗硅源漏的mos晶体管的制造方法
US8304349B2 (en) Method to integrate gate etching as all-in-one process for high K metal gate
CN103165428B (zh) 制作半导体器件的方法
TW202018777A (zh) 一種製作半導體元件的方法
US8778772B2 (en) Method of forming transistor with increased gate width
KR20070056749A (ko) 개선된 리프레쉬 특성을 가지는 리세스 채널 트랜지스터제조 방법
KR100331844B1 (ko) 씨모스소자
CN114497215A (zh) 半导体结构及其形成方法
CN100585816C (zh) 制作应变硅沟道金属半导体晶体管的方法
CN112309853A (zh) 屏蔽栅极沟槽结构的制备方法
CN109285876B (zh) 半导体结构及其形成方法
KR101706450B1 (ko) 무도핑 채널을 갖는 ｍｏｓｆｅｔ을 제조하는 방법
CN110416080B (zh) 隧穿场效应管及其制造方法、芯片
KR100613349B1 (ko) 두 개 이상의 구동 전압을 갖는 게이트를 포함하는 반도체소자 및 그 제조 방법
CN117476463A (zh) 半导体结构及其形成方法
KR100219073B1 (ko) 전계 효과 트랜지스터 및 그 제조방법
JPS63275179A (ja) Ｍｉｓ型半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant