CN109950256B - 改善fdsoi pmos结构且提高mos器件性能的方法 - Google Patents
改善fdsoi pmos结构且提高mos器件性能的方法 Download PDFInfo
- Publication number
- CN109950256B CN109950256B CN201910248784.2A CN201910248784A CN109950256B CN 109950256 B CN109950256 B CN 109950256B CN 201910248784 A CN201910248784 A CN 201910248784A CN 109950256 B CN109950256 B CN 109950256B
- Authority
- CN
- China
- Prior art keywords
- film layer
- thin film
- silicon thin
- hard mask
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种改善FDSOI PMOS结构且提高MOS器件性能的方法，在栅极侧墙形成后、NMOS/PMOS外延生长之前，先在MOS区域的FDSOI衬底生长第一硅薄膜层，接着在NMOS区域生长第二硅薄膜层作为NMOS的源漏端，最后在PMOS区域生长锗硅薄膜层作为PMOS的源漏端。本发明在MOS区域生成的第一硅薄膜层可以对顶层硅在前期工艺中因湿法刻蚀等工艺产生的损耗进行有效弥补，避免了PMOS区域的顶层硅过度损耗或者浅沟槽隔离与最小有源区交界处的顶层硅缺失影响锗硅外延生长的缺陷，同时第一硅薄膜层有效增加了源漏端横纵向的尺寸，进而可以降低源漏端电阻，并且提高了源漏端到栅极的overlap电容，有利于提高器件的导通电流，从而提高器件的性能。
Description
技术领域
本发明涉及微电子及半导体集成电路制造领域，具体属于一种改善FDSOI PMOS结构且提高MOS器件性能的方法，主要应用于28nm及以下技术节点的FDSOI CMOS半导体器件。
背景技术
在半导体技术快速发展的今天，集成电路发展到超大规模纳米阶段，体硅衬底及体硅器件的工艺正接近物理极限，在进一步减小集成电路特征尺寸方面遇到严峻挑战，目前业界认为SOI衬底及SOI器件为取代体硅衬底及体硅器件的最佳方案之一。
随着器件结构的尺寸不断下降，工艺不断微缩，它所要求的薄栅氧层与短沟道会使得器件极易产生漏电与低性能。与传统硅器件相比，超薄体FDSOI结构提供了另一种有效的技术解决方案，并且将其应用在纳米结构器件上受到业界的一致认可。
FDSOI(Fully Depleted Silicon On Insulator，全耗尽型绝缘体上硅)是指以绝缘体上硅代替传统的硅衬底(即体硅)的基本技术。FDSOI工艺能够有效减小寄生电容，提高运行速度，同时FDSOI工艺使得晶体管电路与衬底隔离，从而大大降低泄漏功耗。
FDSOI工艺的典型特点是其使用的晶圆具有一层埋氧化硅(buried oxide,BOX)和一层超薄绝缘体上硅，晶圆通常由硅衬底(体硅)组成，埋氧化硅层形成于体硅的表面，在埋氧化硅层表面形成的超薄硅(即SOI)称为顶层硅。超薄体FDSOI结构中顶层硅的膜厚度远小于沟道耗尽区的宽度，减少了源漏耗尽区和沟道耗尽区间的共享电荷达，形成超薄晶体管能够有效抑制短沟道效应，进而可以降低供电电压。
对于FDSOI PMOS器件，源漏区采用选择性硅锗外延技术形成，这种技术是在硅表面外延生长硅锗层，利用硅、锗晶格常数不同所产生的压应力，提高PMOS空穴的迁移率和饱和电流。
通常在28nm及以下技术节点的FDSOI工艺制程中，最小有源区(AA)宽度在80nm左右，有源区的顶层硅厚度为6nm左右，由此可知有源区的顶层硅的宽度为80nm而厚度仅为6nm，具有宽度短且厚度超薄的特征。在传统28nm工艺节点，浅沟道隔离也即浅沟槽隔离(STI)形成过程中，在形成浅沟道的线性氧化过程(Liner Oxidation)之前会进行预清洗处理，预清洗通常采用湿法处理。湿法处理时稀氢氟酸(HF)会造成衬垫氧化层(pad oxide)和BOX的过度损耗，此时AA区域边缘的顶层硅会暴露出来。在预清洗处理完之后，通常采用现场水汽生成(In-Situ Steam Generation，ISSG)等高温氧化技术进行后续LinerOxidation的生长，暴露的顶层硅会在形成Liner Oxidation的过程中一起被氧化，造成AA区域边缘的顶层硅不同程度的损耗，严重的甚至会造成部分区域的顶层硅缺失，严重影响PMOS源漏区硅锗的外延生长。
随着MOS场效应管的特征尺寸不断缩小，沟道长度不断减小，横向电场(源/衬PN结、漏/衬PN结以及外加的漏端电压)对沟道的电势影响不断增强，MOS器件栅极的控制能力逐渐减弱，导致阈值电压漂移。因此，提高栅电容能有效提高栅对沟道的控制能力，并有效改善栅漏电流。同时降低源漏端阻值能有效改善器件的功耗。
针对以上两种现象，急需提供一种方法来降低甚至消除SOI损耗对PMOS源漏区硅锗外延生长的不利影响并提高N/PMOS器件的性能。
发明内容
本发明要解决的技术问题是提供一种改善FDSOI PMOS结构且提高MOS器件性能的方法，可以解决现有工艺中SOI损耗不利于PMOS源漏区硅锗外延生长以及N/PMOS源漏端接触电阻大影响器件性能的问题。
为解决上述技术问题，本发明提供的改善FDSOI PMOS结构且提高MOS器件性能的方法，包括如下步骤：
步骤1，在晶圆的MOS区域的FDSOI衬底表面生长第一硅薄膜层；
步骤2，在整片晶圆表面生长第一SiN硬掩膜层；
步骤3，在整片晶圆上旋涂光刻胶，对NMOS区域进行曝光显影，刻蚀去除NMOS区域中位于第一硅薄膜层上的第一SiN硬掩膜层，使NMOS区域的第一硅薄膜层露出；
步骤4，在NMOS区域的第一硅薄膜层表面生长第二硅薄膜层，所述第二硅薄膜层形成NMOS的源漏端；
步骤5，去除晶圆表面残留的所有第一SiN硬掩膜层；
步骤6，在整片晶圆表面再生长第二SiN硬掩膜层；
步骤7，在整片晶圆上旋涂光刻胶，对PMOS区域进行曝光显影，刻蚀去除PMOS区域中位于第一硅薄膜层上的第二SiN硬掩膜层，使PMOS区域的第一硅薄膜层露出；
步骤8，在PMOS区域的第一硅薄膜层表面生长锗硅薄膜层，所述锗硅薄膜层形成PMOS的源漏端；
步骤9，去除晶圆表面残留的所有第二SiN硬掩膜层。
进一步的，在步骤1中，所述第一硅薄膜层采用外延生长工艺形成，所述第一硅薄膜层的厚度为5nm～10nm。
进一步的，在步骤2中，所述第一SiN硬掩膜层的厚度为4nm～7nm。
进一步的，在步骤2中，对生长第一SiN硬掩膜层的晶圆表面进行氧化处理。
进一步的，在步骤3中，采用干法刻蚀去除NMOS区域的第一SiN硬掩膜层。
进一步的，在步骤4中，所述第二硅薄膜层采用外延生长工艺形成，所述第二硅薄膜层的厚度为10nm～20nm。
进一步的，在步骤5中，使用磷酸去除第一SiN硬掩膜层。
进一步的，在步骤6中，所述第二SiN硬掩膜层的厚度为4nm～7nm。
进一步的，在步骤7中，采用干法刻蚀去除PMOS区域的第二SiN硬掩膜层。
进一步的，在步骤8中，所述锗硅薄膜层采用外延生长工艺形成，所述锗硅薄膜层的厚度为25nm～32nm。
进一步的，在步骤9中，使用磷酸去除第二SiN硬掩膜层。
进一步的，在步骤1之前、在步骤3和步骤4之间以及在步骤7和步骤8之间，采用湿法去除晶圆表面的有机物和颗粒。
进一步的，在步骤1之前，MOS区域形成栅极和栅极侧墙。
与传统的FDSOI工艺相比，本发明在栅极侧墙形成后、NMOS/PMOS外延生长之前，先在MOS区域的FDSOI衬底生长第一硅薄膜层，接着在NMOS区域生长第二硅薄膜层，最后在PMOS区域生长锗硅薄膜层，这种工艺的有益之处在于：
第一，针对PMOS区域的锗硅工艺，本发明在MOS区域生成的第一硅薄膜层可以对顶层硅在前期工艺中因湿法刻蚀等工艺产生的损耗进行有效弥补，避免了PMOS区域的顶层硅过度损耗或者浅沟槽隔离与最小有源区交界处的顶层硅缺失影响锗硅外延生长的缺陷；
第二，第一硅薄膜层有效增加了源漏端横纵向的尺寸，进而可以降低源漏端电阻，并且提高了源漏端到栅极的overlap电容，有利于提高器件的导通电流，从而提高器件的性能。
附图说明
图1为本发明的方法的流程图；
图2至图11为本发明的方法的各步骤的器件结构示意图。
具体实施方式
在目前传统的FDSOI工艺中，浅沟槽隔离STI与最小有源区AA交界处的顶层硅存在不同程度的损耗，甚至会造成部分区域的顶层硅缺失，严重影响PMOS源漏区硅锗的外延生长，同时，随着MOS场效应管的特征尺寸不断缩小，沟道长度不断减小，横向电场(源/衬PN结、漏/衬PN结以及外加的漏端电压)对沟道的电势影响不断增强，MOS器件栅极的控制能力逐渐减弱，导致阈值电压漂移，器件性能下降。
针对上述问题，本发明提出了一种改善FDSOI PMOS结构且提高MOS器件性能的方法，主要应用于28nm及以下技术节点的FDSOI CMOS半导体器件工艺中，其中在栅极侧墙形成后且NMOS/PMOS外延生长之前，先在MOS区域的FDSOI衬底生长第一硅薄膜层，接着在NMOS区域生长第二硅薄膜层，最后在PMOS区域生长锗硅薄膜层(由于PMOS生长的锗硅薄膜层中掺杂硼，为了避免NMOS第二硅薄膜层外延生长的温度导致PMOS锗硅薄膜层中的硼元素扩散)。这种方式生长的第一硅薄膜层有效弥补了顶层硅的损耗，有利于PMOS区域硅锗外延的生长，同时提高了源漏端到栅极端的overlap电容，有利于提高NMOS/PMOS器件的导通电流，可以提高器件的性能。
下面结合附图通过特定的具体实施例说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。在以下描述中阐述了具体细节以便于充分理解本发明，但是本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，本领域技术人员在不背离本发明的精神下可以进行各种类似推广和替换。
第一实施例
如图1所示，为本发明实施例的改善FDSOI PMOS结构且提高MOS器件性能的方法的流程图。本发明实施例的方法包括如下步骤：
步骤1，在晶圆的MOS区域的FDSOI衬底表面生长第一硅薄膜层；
所述FDSOI衬底包括体硅层1、埋氧层2和顶层硅3，所述埋氧层2形成于所述体硅层1的表面，所述顶层硅3形成于所述埋氧层2的表面；
步骤2，在整片晶圆表面生长第一SiN硬掩膜层；
优选的，第一SiN硬掩膜层生长后对晶圆表面进行氧化处理，以避免后续光刻胶中毒；
步骤3，在整片晶圆上旋涂光刻胶，对NMOS区域进行曝光显影，刻蚀去除NMOS区域中位于第一硅薄膜层上的第一SiN硬掩膜层，使NMOS区域的第一硅薄膜层露出，采用湿法刻蚀去除晶圆表面的光刻胶和颗粒，这样可以保证NMOS区域生长第二硅薄膜层时第一硅薄膜层上没有杂质；
步骤4，在NMOS区域的第一硅薄膜层表面生长第二硅薄膜层，所述第二硅薄膜层形成NMOS的源漏端；
步骤5，去除晶圆表面残留的所有第一SiN硬掩膜层；
步骤6，在整片晶圆表面再生长第二SiN硬掩膜层；
步骤7，在整片晶圆上旋涂光刻胶，对PMOS区域进行曝光显影，刻蚀去除PMOS区域中位于第一硅薄膜层上的第二SiN硬掩膜层，使PMOS区域的第一硅薄膜层露出，采用湿法刻蚀去除晶圆表面的光刻胶和颗粒，这样可以保证PMOS区域生长锗硅薄膜层时第一硅薄膜层上没有杂质；
步骤8，在PMOS区域的第一硅薄膜层表面生长锗硅薄膜层，所述锗硅薄膜层形成PMOS的源漏端；
步骤9，去除晶圆表面残留的所有第二SiN硬掩膜层。
具体地，在步骤1之前，MOS区域形成栅极和栅极侧墙，再采用湿法去除晶圆表面的有机物和颗粒，之后再在MOS区域的FDSOI衬底生长第一硅薄膜层。
第二实施例
在本实施例中，如图2至图10所示，为改善FDSOI PMOS结构且提高MOS器件性能的方法的各步骤形成的器件结构示意图，具体步骤如下：
步骤1，提供FDSOI衬底，MOS区域形成栅极并完成栅极侧墙工艺后，用湿法去除晶圆表面的有机物和颗粒，如图2所示；
所述FDSOI衬底包括体硅层1、埋氧层2和顶层硅3，所述埋氧层2形成于所述体硅层1的表面，所述顶层硅3形成于所述埋氧层2的表面；
步骤2，在晶圆的MOS区域的FDSOI衬底表面外延生长5nm～10nm的第一硅薄膜层4，如图3所示，所述第一硅薄膜层4可以对FDSOI衬底中顶层硅3在前期工艺中的过度损耗进行补充，同时可以有效增加源漏端横纵向的尺寸，进而降低源漏端电阻，有助于提高源漏端与栅极的overlap电容和器件的导通电流；
步骤3，在整片晶圆表面生长4nm～7nm的第一SiN硬掩膜层5，如图4所示，该第一SiN硬掩膜层5作为栅极保护层，再对晶圆表面进行氧化处理，避免光刻胶中毒；
步骤4，在整片晶圆上旋涂光刻胶，利用光刻胶保护PMOS区域，对NMOS区域进行曝光显影，利用SiN硬掩膜刻蚀技术，采用干法刻蚀去除NMOS区域中位于第一硅薄膜层4上的第一SiN硬掩膜层5，使NMOS区域的第一硅薄膜层4露出，如图5所示，再用湿法去除晶圆表面的光刻胶与颗粒；
步骤5，在NMOS区域的第一硅薄膜层4表面外延生长10nm～20nm的第二硅薄膜层6，所述第二硅薄膜层6形成NMOS的源漏端，如图6所示；
步骤6，使用磷酸去除晶圆表面残留的所有第一SiN硬掩膜层5，如图7所示；
步骤7，在整片晶圆表面再生长4nm～7nm的第二SiN硬掩膜层7，如图8所示；
步骤8，在整片晶圆上旋涂光刻胶，利用光刻胶保护NMOS区域，对PMOS区域进行曝光显影，利用SiN硬掩膜刻蚀技术，采用干法刻蚀去除PMOS区域中位于第一硅薄膜层4上的第二SiN硬掩膜层7，使PMOS区域的第一硅薄膜层4露出，如图9所示，再用湿法去除晶圆表面的光刻胶与颗粒；
步骤9，在PMOS区域的第一硅薄膜层4表面外延生长25nm～32nm的锗硅薄膜层8，所述锗硅薄膜层8形成PMOS的源漏端，如图10所示；
步骤10，使用磷酸去除晶圆表面残留的所有第二SiN硬掩膜层7，如图11所示。
综上所述，与传统的FDSOI工艺相比，本发明在栅极侧墙形成后、NMOS/PMOS外延生长之前，先在MOS区域的FDSOI衬底外延生长5nm～10nm的第一硅薄膜层，接着在NMOS区域外延生长10nm～20nm的第二硅薄膜层，最后在PMOS区域外延生长25nm～32nm的锗硅薄膜层，这种工艺的有益之处在于：
第一，针对PMOS区域的锗硅工艺，本发明在MOS区域生成的第一硅薄膜层可以对顶层硅在前期工艺中因湿法刻蚀等工艺产生的损耗进行有效弥补，避免了PMOS区域的顶层硅过度损耗或者浅沟槽隔离与最小有源区交界处的顶层硅缺失影响锗硅外延生长的缺陷；
第二，第一硅薄膜层有效增加了源漏端横纵向的尺寸，进而可以降低源漏端电阻，并且提高了源漏端到栅极的overlap电容，有利于提高器件的导通电流，从而提高器件的性能。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。
Claims (18)
1.一种改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，包括如下步骤：
步骤1，在晶圆的MOS区域的FDSOI衬底表面生长第一硅薄膜层；
步骤2，在整片晶圆表面生长第一SiN硬掩膜层；
步骤3，在整片晶圆上旋涂光刻胶，对NMOS区域进行曝光显影，刻蚀去除NMOS区域中位于第一硅薄膜层上的第一SiN硬掩膜层，使NMOS区域的第一硅薄膜层露出，再去除晶圆表面残留的光刻胶和颗粒；
步骤4，在NMOS区域的第一硅薄膜层表面生长第二硅薄膜层，所述第二硅薄膜层形成NMOS的源漏端；
步骤5，去除晶圆表面残留的所有第一SiN硬掩膜层；
步骤6，在整片晶圆表面再生长第二SiN硬掩膜层；
步骤7，在整片晶圆上旋涂光刻胶，对PMOS区域进行曝光显影，刻蚀去除PMOS区域中位于第一硅薄膜层上的第二SiN硬掩膜层，使PMOS区域的第一硅薄膜层露出，再去除晶圆表面残留的光刻胶和颗粒；
步骤8，在PMOS区域的第一硅薄膜层表面生长锗硅薄膜层，所述锗硅薄膜层形成PMOS的源漏端；
步骤9，去除晶圆表面残留的所有第二SiN硬掩膜层。
2.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤1中，所述第一硅薄膜层采用外延生长工艺形成。
3.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤1中，所述第一硅薄膜层的厚度为5nm～10nm。
4.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤2中，所述第一SiN硬掩膜层的厚度为4nm～7nm。
5.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤2中，对生长第一SiN硬掩膜层的晶圆表面进行氧化处理。
6.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤3中，采用干法刻蚀去除NMOS区域的第一SiN硬掩膜层。
7.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤4中，所述第二硅薄膜层采用外延生长工艺形成。
8.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤4中，所述第二硅薄膜层的厚度为10nm～20nm。
9.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤5中，使用磷酸去除第一SiN硬掩膜层。
10.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤6中，所述第二SiN硬掩膜层的厚度为4nm～7nm。
11.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤7中，采用干法刻蚀去除PMOS区域的第二SiN硬掩膜层。
12.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤8中，所述锗硅薄膜层采用外延生长工艺形成。
13.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤8中，所述锗硅薄膜层的厚度为25nm～32nm。
14.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤9中，使用磷酸去除第二SiN硬掩膜层。
15.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤1之前，采用湿法刻蚀去除晶圆表面的有机物和颗粒。
16.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤3和步骤4之间，采用湿法刻蚀去除晶圆表面的光刻胶和颗粒。
17.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤7和步骤8之间，采用湿法刻蚀去除晶圆表面的光刻胶和颗粒。
18.根据权利要求1所述的改善FDSOI PMOS结构且提高MOS器件性能的方法，其特征在于，在步骤1之前，MOS区域形成栅极和栅极侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910248784.2A CN109950256B (zh) | 2019-03-29 | 2019-03-29 | 改善fdsoi pmos结构且提高mos器件性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910248784.2A CN109950256B (zh) | 2019-03-29 | 2019-03-29 | 改善fdsoi pmos结构且提高mos器件性能的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109950256A CN109950256A (zh) | 2019-06-28 |
| CN109950256B true CN109950256B (zh) | 2020-11-24 |
Family
ID=67012928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910248784.2A Active CN109950256B (zh) | 2019-03-29 | 2019-03-29 | 改善fdsoi pmos结构且提高mos器件性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109950256B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112038235A (zh) * | 2020-08-27 | 2020-12-04 | 上海华力集成电路制造有限公司 | 一种改善soi器件性能的制备方法 |
| CN114121613B (zh) * | 2022-01-27 | 2022-04-22 | 广东省大湾区集成电路与系统应用研究院 | 一种改善fdsoi外延生长的薄膜工艺优化方法 |
| CN114121612B (zh) * | 2022-01-27 | 2022-04-29 | 广东省大湾区集成电路与系统应用研究院 | 一种fdsoi硅外延生长工艺优化方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103745956A (zh) * | 2014-01-29 | 2014-04-23 | 上海华力微电子有限公司 | 制备嵌入式锗硅外延的表面处理方法 |
| CN103824812A (zh) * | 2012-11-16 | 2014-05-28 | 意法半导体公司 | 用于平面衬底的双外延cmos集成 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084025B2 (en) * | 2004-07-07 | 2006-08-01 | Chartered Semiconductor Manufacturing Ltd | Selective oxide trimming to improve metal T-gate transistor |
| US8889501B2 (en) * | 2012-06-01 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming MOS devices with raised source/drain regions |
-
2019
- 2019-03-29 CN CN201910248784.2A patent/CN109950256B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824812A (zh) * | 2012-11-16 | 2014-05-28 | 意法半导体公司 | 用于平面衬底的双外延cmos集成 |
| CN103745956A (zh) * | 2014-01-29 | 2014-04-23 | 上海华力微电子有限公司 | 制备嵌入式锗硅外延的表面处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109950256A (zh) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100672826B1 (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 | |
| US9543209B2 (en) | Non-planar transistors with replacement fins and methods of forming the same | |
| CN104701168B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN109950256B (zh) | 改善fdsoi pmos结构且提高mos器件性能的方法 | |
| CN108122976B (zh) | 半导体结构及其形成方法、以及sram | |
| JP2011507231A (ja) | シリコン−ゲルマニウムナノワイヤ構造およびその形成方法 | |
| US7432167B2 (en) | Method of fabricating a strained silicon channel metal oxide semiconductor transistor | |
| CN110571192A (zh) | 半导体结构及其形成方法 | |
| US9502564B2 (en) | Fully depleted device with buried insulating layer in channel region | |
| US6541321B1 (en) | Method of making transistors with gate insulation layers of differing thickness | |
| US8183635B2 (en) | Semiconductor device | |
| JP2009158677A (ja) | 半導体装置の製造方法及び混成トランジスタ用半導体装置の製造方法 | |
| CN109545658B (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| US8778772B2 (en) | Method of forming transistor with increased gate width | |
| CN108511395B (zh) | 一种具有双极应力的绝缘体上硅结构及其制造方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| US9406565B2 (en) | Methods for fabricating integrated circuits with semiconductor substrate protection | |
| JP2002246601A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2022552417A (ja) | 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ | |
| CN100585816C (zh) | 制作应变硅沟道金属半导体晶体管的方法 | |
| JP2004356576A (ja) | 半導体装置およびその製造方法 | |
| KR101706450B1 (ko) | 무도핑 채널을 갖는 ｍｏｓｆｅｔ을 제조하는 방법 | |
| US9142674B2 (en) | FINFET devices having a body contact and methods of forming the same | |
| Aziz et al. | Study of electrical characteristic for 50nm and 10nm SOI body thickness in MOSFET device | |
| CN114899143A (zh) | Fdsoi源漏外延生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |