CN114121612B - 一种fdsoi硅外延生长工艺优化方法 - Google Patents

一种fdsoi硅外延生长工艺优化方法 Download PDF

Info

Publication number
CN114121612B
CN114121612B CN202210096862.3A CN202210096862A CN114121612B CN 114121612 B CN114121612 B CN 114121612B CN 202210096862 A CN202210096862 A CN 202210096862A CN 114121612 B CN114121612 B CN 114121612B
Authority
CN
China
Prior art keywords
silicon
layer
substrate
film
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210096862.3A
Other languages
English (en)
Other versions
CN114121612A (zh
Inventor
苏炳熏
叶甜春
朱纪军
李彬鸿
罗军
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Aoxin Integrated Circuit Technology Guangdong Co ltd
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoxin Integrated Circuit Technology Guangdong Co ltd, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Aoxin Integrated Circuit Technology Guangdong Co ltd
Priority to CN202210096862.3A priority Critical patent/CN114121612B/zh
Publication of CN114121612A publication Critical patent/CN114121612A/zh
Application granted granted Critical
Publication of CN114121612B publication Critical patent/CN114121612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明公开了一种FDSOI硅外延生长工艺优化方法，其可确保主动区域上方的顶层硅能够完整生长，晶体管包括衬底，衬底上分布有主动区域、沟槽隔离区、栅极区，将衬底划分为若干衬底区域，相邻两个衬底区域之间设置有一个沟槽隔离区，在不同衬底区域的顶层硅上方分别生长出外延层，工艺优化步骤包括：依次在不同衬底区域的主动区域上方沉积第一层顶层硅，在第一层顶层硅、栅极区、沟槽隔离区的上表面沉积薄膜，在薄膜的上方布置掩膜版，刻蚀相应衬底区域上方的掩膜版，刻蚀相应衬底区域上方的薄膜，采用预清洗技术进一步清洗，对第一层顶层硅进行干燥，在第一层顶层硅的表面沉积第二层顶层硅，形成组合顶层硅，使组合顶层硅生长出外延层。

Description

一种FDSOI硅外延生长工艺优化方法
技术领域
本发明涉及晶体管加工技术领域，具体为一种FDSOI硅外延生长工艺优化方法。
背景技术
场效应晶体管是一种电压控制型半导体器件，主要包括平面场效应晶体管（MOSFET）、鳍式场效应晶体管（FinFET，1999年发布）和基于SOI的超薄绝缘层上硅体晶体管（FDSOI，2000发布），当栅极长度逼近20纳米时，对电流控制能力急剧下降，漏电率相应提高，传统的平面MOSFET结构中，已不再适用。而FinFET结构及FDSOI结构可以满足栅极长度减小，同时确保栅极电压对源极和漏极电流控制能力的要求。
目前，FDSOI平面电晶体的栅极长度可以微缩到14纳米以下，早期大量的电学仿真结果表明，在此结构中，为减小晶体管漏致势垒的降低（DIBL）程度，需同时减小 FDSOI 衬底的埋入电介质层厚度（即BOX厚度）和顶层硅厚度。但是，顶层硅厚度的降低会对硅外延生长产生较大影响。在FDSOI制作过程中，FDSOI晶圆的初始表面硅大约只有10nm到6nm，而在外延层外延前的几个过程，包括氧化、蚀刻、清洗等，都会造成一定数量的硅损耗，硅损耗导致主动区域（即AA）上方的硅可能不能满足外延生长，导致外延层无法生长或生长不完整，这一缺陷将不利于后续硅化物与接触层的连接，若硅损耗严重，甚至可能会导致接触层蚀穿等问题，这将直接影响FDSOI器件效能的提升。
发明内容
针对现有技术中存在的由于FDSOI晶体管的顶层硅被遮挡或氧化、清洗等工艺易使顶层硅产生过度损耗，导致主动区域上方的顶层硅无法外延生长或外延生长效果差的问题，本发明提供了一种FDSOI硅外延生长工艺优化方法，其可提升外延生长效果，减小主动区域上方与沟槽隔离区上方的顶层硅的过度损耗，可使顶层硅有足够厚度，以确保主动区域上方的顶层硅能够完整生长。
为实现上述目的，本发明采用如下技术方案：
一种FDSOI硅外延生长工艺优化方法，FDSOI晶体管包括衬底，所述衬底上分布有主动区域、沟槽隔离区、栅极区，所述主动区域包括源漏极区，根据场效应晶体管的掺杂物质及浓度不同，将所述衬底划分为若干衬底区域；其特征在于，
使不同所述衬底区域的顶层硅分别生长出外延层，所述外延层生长前的工艺优化步骤包括：K1、依次在不同所述衬底区域的主动区域上方沉积第一层顶层硅，在各所述衬底区域的上表面沉积薄膜；
K2、在所述薄膜的上方布置掩膜版，所述掩膜版包括依次沉积的抗反射层、光阻层；
K3、刻蚀相应所述衬底区域上方的所述掩膜版；
K4、刻蚀相应所述衬底区域上方的所述薄膜，所述薄膜刻蚀方式为：依次采用氢氟酸溶液（DHF）、磷酸溶液（H3PO4）、氢氧化铵溶液（SC1）、氯化氢溶液（SC2）进行清洗；
K5、采用预清洗技术进行进一步清洗；
K6、对所述第一层顶层硅进行干燥；
K7、在所述第一层顶层硅的表面依次沉积第二层顶层硅、第三层顶层硅，所述第一层顶层硅、第二层顶层硅与所述第三层顶层硅组合，形成组合顶层硅；
K8、采用外延生长方法使所述组合顶层硅生长出外延层。
其进一步特征在于，
进一步的，步骤K1中，采用HCD氮化硅沉积工艺实现所述薄膜沉积，所述薄膜包括氮化硅，所述氮化硅的厚度为135A；
进一步的，所述掩膜版的清除步骤包括：首先，将经步骤K2处理后的所述衬底放置于刻蚀机中进行去胶处理，将相应所述衬底区域上方的光刻胶层（光阻层）去除；
采用湿法清洗方式将相应所述衬底区域的所述抗反射层去除。
进一步的，所述湿法清洗的清洗液包括SPM溶液，所述SPM溶液包括: 浓度为98%的硫酸和浓度为30%的双氧水，硫酸与双氧水的比例为5:1，采用湿法清洗进行清洗时的清洗温度为125℃。
进一步的，步骤K4中，所述薄膜刻蚀步骤包括：K41，采用所述氢氟酸溶液（DHF）清除掩膜版聚合物；K42，通过磷酸溶液（H3PO4）清洗掉所述薄膜，K43，采用氢氧化铵溶液（SC1）进一步清洗，将残留的薄膜聚合物清除，清洗温度为50℃；K44，采用氯化氢溶液（SC2）再次清洗，将残余的薄膜聚合物彻底清除，清洗温度为35℃；
其中，氢氧化铵溶液（SC1）为氢氧化铵（NH4OH）与双氧水（H2O2）、纯水（H2O）的混合溶液，所述氢氧化铵溶液中氢氧化铵（NH4OH）、双氧水（H2O2）、纯水（H2O）的混合比例为1:1.5:50；氯化氢溶液（SC2）为氯化氢（HCL）、双氧水与纯水的混合液，所述氯化氢溶液中氯化氢、双氧水、纯水的混合比例为1:1.5:50。
进一步的，步骤K6中，所述第二层顶层硅的沉积厚度值范围3nm~5nm。
进一步的，步骤K7中，干燥温度为650℃。
进一步的，步骤K8中，所述外延层为磷硅和/或锗硅。
进一步的，所述衬底区域包括第一衬底、第二衬底……第N衬底，其中，N为整数，所述薄膜包括第一薄膜，所述掩膜版包括第一掩膜版，所述外延层包括生长在所述第一衬底上方的第一外延层，采用所述工艺优化步骤K1~K8在所述第一衬底上方生长出第一外延层。
进一步的，所述第一外延层生长的工艺优化方法包括：S1、在所述第一衬底区域的主动区域上表面覆盖所述第一层顶层硅，在各所述衬底区域的上表面均沉积所述第一薄膜；
S2、在各所述衬底区域的所述第一薄膜的上方布置第一掩膜版，所述第一掩膜版包括依次沉积的抗反射层、光阻层；
S3、刻蚀所述第一衬底上方的所述第一掩膜版；
S4、刻蚀所述第一衬底上方的所述第一薄膜，所述第一薄膜刻蚀方式为：依次采用氢氟酸溶液（即DHF）、磷酸溶液（即H3PO4）、氢氧化铵溶液（即SC1）、氯化氢溶液（即SC2）进行清洗；
S5、采用预清洗技术（即SiCoNi技术）进一步清洗；
S6、对清洗后的所述第一层顶层硅进行干燥；
S7、在所述第一衬底上方的第一层顶层硅表面依次沉积第二层顶层硅(大约2纳米)、第三层顶层硅(大约2纳米) ，所述第一层顶层硅、第二层顶层硅与所述第三层顶层硅组合形成第一组合顶层硅；
S8、使所述第一组合顶层硅生长出第一外延层。
进一步的，所述薄膜包括第二薄膜，所述掩膜版包括第二掩膜版，所述工艺优化方法还包括：S9、使所述第二衬底上方的顶层硅表面生长出第二外延层，步骤S9包括：先将所述第一掩膜版清除，再在所述第一外延层的上方及剩余所述第一薄膜的上方沉积第二薄膜；然后再依次执行所述步骤K2~K8。
进一步的，使所述第二衬底上方的顶层硅生长出所述第二外延层的具体步骤包括：S91、在所述第一外延层的上方及剩余所述第一薄膜的上方沉积第二薄膜；
S92、在所述第二薄膜的表面布置第二掩膜版，所述第二掩膜版包括依次沉积的抗反射层、光阻层；
S93、对所述第二衬底上方的第二掩膜版进行刻蚀；
S94、对所述第二衬底上方的所述第二薄膜进行刻蚀，所述第二薄膜刻蚀方式为：依次采用氢氟酸溶液（DHF）、磷酸溶液（H3PO4）、氢氧化铵溶液（SC1）、氯化氢溶液（SC2）对所述第二薄膜进行清洗，将所述第二衬底上方的所述第二薄膜去除；
S95、采用预清洗技术对所述衬底进行进一步清洗；
S96、在所述第二衬底上方的所述第一层顶层硅表面依次沉积第二层顶层硅、第三层顶层硅，所述第二衬底上方的所述一顶层硅、第二层顶层硅与所述第三层顶层硅组合形成第二组合顶层硅；
S97、采用外延生长工艺使所述第二组合顶层硅生长出第二外延层。
采用本发明上述结构可以达到如下有益效果：本申请硅外延生长工艺优化方法中，将衬底划分为若干衬底区域，在不同衬底区域上方依次生长出外延层，在外延层生长前，依次采用布置掩膜版、清除相应衬底区域上方的掩膜版、清除相应衬底区域上方的薄膜、预清洗、第二层顶层硅与第三层顶层硅沉积等对外延层生长前的工艺进行了优化，该优化工艺中，薄膜刻蚀方式为：依次采用氢氟酸溶液（DHF）、磷酸溶液（H3PO4）、氢氧化铵溶液（SC1）、氯化氢溶液（SC2）进行清洗，依次有效清除掩膜版聚合物、薄膜、薄膜聚合物，避免了掩膜版聚合物、薄膜及薄膜聚合物阻挡于顶层硅的表面而影响硅外延生长的问题出现。
第一层顶层硅表面的薄膜、薄膜聚合物被去除后，采用预清洗技术对第一层顶层硅表面进行进一步清洗，进一步减少了因薄膜或薄膜聚合物残留而影响顶层硅外延生长；并且在预清洗后，在第一层顶层硅表面沉积了第二层顶层硅、第三层顶层硅，第二层顶层硅和/或第三层顶层硅的沉积，不仅弥补了因清洗而导致的第一层顶层硅的损耗，而且增加了顶层硅的厚度，确保了主动区域上方有足够厚度的顶层硅，以满足外延层的完整生长需求。
附图说明
图1为本发明场效应晶体管外延生长前剖视的主视结构示意图；
图2为本发明P型硅衬底上方的硅外延生长工艺流程图；
图3a为采用本发明工艺优化方法步骤S1实现第一衬底上方的第一薄膜沉积后的结构示意图；
图3b为采用本发明工艺优化方法步骤S3实现第一衬底上方的一掩膜版刻蚀的结构示意图；
图3c为采用本发明工艺优化方法步骤S4实现第一衬底上方的第一薄膜刻蚀的结构示意图；
图3d为采用本发明工艺优化方法步骤S7实现第一衬底上方的第一组合顶层硅沉积的结构示意图；
图3e为采用本发明工艺优化方法步骤S8在第一衬底上方生长出SiGe外延层的结构示意图；
图4a为采用本发明工艺优化方法步骤S91实现第二衬底上方的第二薄膜沉积的结构示意图；
图4b为采用本发明工艺优化方法步骤S94实现第二衬底上方的第二薄膜刻蚀的结构示意图；
图4c为采用本发明工艺优化方法步骤S97实现第二衬底上方的硅外延层生长的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
一种FDSOI硅外延生长工艺优化方法，FDSOI晶体管包括衬底1，衬底1上分布有主动区域2、沟槽隔离区3、栅极区4，主动区域2包括源漏极区，根据场效应晶体管的掺杂浓度不同，将衬底1划分为若干衬底区域。在各衬底区域的顶层硅上方分别生长出外延层，外延层生长前的工艺优化步骤包括：K1、在各衬底区域的主动区域上方沉积第一层顶层硅5，在各衬底区域的上表面沉积薄膜；
K2、在薄膜的上表面布置掩膜版，掩膜版包括依次沉积的抗反射层、光阻层；
K3、刻蚀相应衬底区域上方的掩膜版；
K4、刻蚀相应衬底区域上方的薄膜；
K5、采用预清洗技术进行进一步清洗；
K6、对第一层顶层硅5进行干燥；
K7、在第一层顶层硅5的表面依次沉积第二层顶层硅、第三层顶层硅，第一层顶层硅、第二层顶层硅与第三层顶层硅组合，形成组合顶层硅；
K8、采用外延生长方工艺使组合顶层硅生长出外延层。
以下为一种FDSOI硅外延生长工艺优化方法的具体实施例，该实施例中，衬底区域包括第一衬底11、第二衬底12……第N衬底，其中，N为整数，本实施例中第一衬底为N型硅衬底，第二衬底为P型硅衬底，第一衬底、第二衬底均包括SOI区域（即硅衬底区域）、Hybrid区域（即掺杂衬底区域），其中第一衬底的SOI区域即N型硅衬底Ncore，第二衬底的SOI区域即P型硅衬底Pcore，掩膜版包括第一掩膜版71，外延层包括生长在第一衬底的SOI区域上方的第一外延层81，基于工艺优化步骤K1~K8，在第一衬底11上方生长出第一外延层81，第一外延层81生长前的工艺优化步骤包括：
S1、在主动区域2的上表面覆盖第一层顶层硅5，在各衬底区域的上表面均沉积第一薄膜61（见图3a），该第一薄膜61沉积通过HCD氮化硅沉积工艺实现，沉积后的第一薄膜包括氮化硅，氮化硅的厚度为135A；
S2、在第一薄膜61的上方布置第一掩膜版71，第一掩膜版71包括依次沉积的抗反射层、光刻胶层（即光阻层）。
S3、刻蚀第一衬底11上方的第一掩膜版71（见图3b），第一掩膜版的清除步骤包括：首先，将衬底放置于刻蚀机中进行去胶处理，将第一衬底上方的光刻胶层去除；
采用湿法清洗方式将第一衬底上方的抗反射层去除，湿法清洗的清洗液包括SPM溶液，SPM溶液包括: 浓度为98%的硫酸和浓度为30%的双氧水，硫酸与双氧水的比例为5:1，采用湿法清洗进行清洗时的清洗温度为125℃，SPM溶液具有强酸性，在SPM溶液腐蚀作用下将第一掩膜版去除。
S4、刻蚀第一衬底11上方的第一薄膜61，见图3c，第一薄膜61刻蚀方式为：依次采用氢氟酸溶液（即DHF）、磷酸溶液（H3PO4）、氢氧化铵溶液（SC1）、氯化氢溶液（SC2）进行清洗，清洗的具体步骤包括：K41，采用氢氟酸溶液（DHF）清除掩膜版聚合物，氢氟酸溶液为氟化氢气体的水溶液，具有弱酸性和强腐蚀性，能够将掩膜版聚合物有效清除；上述步骤S3中采用湿法清洗（即RCA清洗）工艺对抗反射层清洗后，易存在清洗不彻底、新杂质引入等问题，因此采用氢氟酸溶液进行进一步清洗，去除掩膜版聚合物及新杂质，防止了掩膜版聚合物残留于第一薄膜表面而降低第一薄膜的清除效果；K42，通过磷酸溶液（H3PO4）清洗掉第一薄膜，磷酸溶液为磷酸的水溶液，第一薄膜的材质主要包括氮化硅，采用具有中强酸性的磷酸溶液，能够腐蚀氮化硅，将第一薄膜有效清除；K43，采用氢氧化铵溶液（SC1）进一步清洗，将残留的薄膜聚合物清除，清洗温度为50℃，氢氧化铵溶液（SC1）一般指一水合氨，是一种氢氧化铵（NH4OH）与双氧水（H2O2）、纯水（H2O）的无机化合物溶液，其中氢氧化铵（NH4OH）、双氧水（H2O2）、纯水（H2O）的混合比例为1:1.5:50，具有弱碱性和腐蚀性，其酸性小于磷酸溶液，因此采用该溶液不仅能够将薄膜残余物清除，而且能够防止第一薄膜下方的第一层顶层硅被过刻蚀；K44，采用氯化氢溶液（SC2）再次清洗，将残余的薄膜聚合物彻底清除，清洗温度为35℃。氯化氢溶液（SC2）为氯化氢（HCL）、双氧水与纯水的混合液，氯化氢、双氧水、纯水的混合比例为1:1.5:50，其中，氯化氢的水溶液俗称盐酸，其熔点、沸点均较低，具有热稳定性和腐蚀性，能够进一步清除残余的薄膜聚合物，同时由于清洗温度较低，反应较慢，因此，在实现清洗的同时能够进一步防止第一层顶层硅被过刻蚀。
S5、采用预清洗技术（SiCoNi技术）对第一衬底11上方的第一层顶层硅5进行进一步清洗；预清洗（即Siconi技术）是一种干等离子体化学预清洁技术，优点是清洗速度高、选择性好，对清除有机污染物较为有效，能够进一步清除掩膜版聚合物、薄膜聚合物及新引入杂质等，以便于后续顶层硅的沉积及生长。
S6、对清洗后的第一层顶层硅进行干燥，干燥温度控制在650摄氏度左右，防止了因温度过高而造成衬底上的各层分离、变形或损坏，同时能够起到干燥作用，防止了因清洗液残留而影响后续硅外延生长的生长效果。
S7、在第一衬底上方的第一层顶层硅表面依次沉积第二层顶层硅、第三层顶层硅(第二层顶层硅、第三层顶层硅的厚度分别2纳米) ，第一层顶层硅与第二层顶层硅、第三层顶层硅51组合形成第一组合顶层硅，见图3d，第二层顶层硅、第三层顶层硅的厚度分别为2nm~4nm，本实施例中优选2nm。
S8、在第一组合顶层硅表面生长出第一外延层81，第一外延层为SiGe，具体地，将第二层顶层硅沉积后的衬底放置于外延生长设备中进行外延生长，使第一衬底上方的第一层组合顶层硅生长出SiGe外延层，见图3e。
薄膜包括第二薄膜，掩膜版包括第二掩膜版，场效应晶体管硅外延生长工艺优化方法还包括：S9、在第二衬底的SOI区域的顶层硅表面生长出第二外延层，工艺步骤包括：先采用干法清洗、湿法清洗方式将剩余的第一掩膜版清除，再在第一衬底11的第一外延层81的上方及剩余第一薄膜61的上方沉积第二薄膜62；然后再依次执行步骤S91~S97。
在第二衬底上方的第二组合顶层硅表面生长出第二外延层的具体步骤包括：S91、在第一衬底11的第一外延层81的上方及剩余第一薄膜的上方沉积第二薄膜62，采用与步骤S1中的第一薄膜沉积相同的方式实现第二薄膜62的沉积，见图4a；
S92、在第二薄膜62的表面布置第二掩膜版72，第二掩膜版72包括依次沉积的抗反射层、光阻层；
S93、对第二衬底12上方的第二掩膜版72进行刻蚀，第二掩膜版72的刻蚀方式与步骤S3中的第一掩膜版71的刻蚀方式相同。
S94、对第二衬底12上方的第二薄膜62进行刻蚀，第二薄膜被刻蚀后的图见图4b，第二薄膜62刻蚀方式与步骤S4中第一薄膜的刻蚀方式相同：依次采用氢氟酸溶液（DHF）、磷酸溶液（H3PO4）、氢氧化铵溶液（SC1）、氯化氢溶液（SC2）对第二薄膜进行清洗，将第二衬底上方的第二薄膜去除；
S95、采用预清洗技术对衬底进行进一步清洗，预清洗技术同步骤S5；
S96、在第二衬底12上方的第一层顶层硅表面依次沉积第二层顶层硅、第三层顶层硅51，第二衬底12上方的第一顶层硅、第二层顶层硅、第三层顶层硅组合形成第二组合顶层硅，第二层顶层硅的厚度为2nm~4nm，本实施例中优选2nm；
S97、使第二组合顶层硅生长出第二外延层，第二外延层的生长方式与第一外延层的生长方式相同，第二外延层为SiP，见图4c。
将本申请加工工艺优化方法应用于场效应晶体管（场效应晶体管为FDSOI，但不限于FDSOI）的外延层外延生长前，以SiGe外延层生长为例，SiGe外延层只能选择性地生长在暴露的硅表面上，例如生长在主动区域上方、沟槽隔离区上方，生长完整的SiGe外延层包含三层:锗含量约为20%的SiGe种子层，锗含量约为35%的SiGe体积层，以及最上面的硅帽层，为保障FDSOI的性能及良率，需确保SiGe外延生长工艺SiGe外延层中的种子层、体积层以及硅帽层能够完整生长。
本申请方法采用了多次清洗方式与顶层硅二次沉积的方式对外延生长制程进行优化，以确保SiGe外延层的三层或SiP能够完整生长，首先，在实际制程中，第一薄膜（或第二薄膜）的清洗效果易受温度影响，温度较低时，清洗液与薄膜的反应速率降低，刻蚀效果会降低，导致第一薄膜（或第二薄膜）的薄膜聚合物无法被有效去除的问题出现，本申请依次采用氢氟酸溶液（DHF）、磷酸溶液（H3PO4）、氢氧化铵溶液（SC1）、氯化氢溶液（SC2）进行清洗，并控制氢氧化铵溶液、氯化氢溶液的清洗温度，解决了上述第一薄膜（或第二薄膜）及薄膜聚合物无法被有效去除的问题。后续又采用了Siconi预清洗方式对制程中的聚合物及新引入杂质进行了进一步清洗去除，防止了薄膜聚合物和/或薄膜残余物、掩膜版聚合物和/或掩膜版残余物阻挡于表面阻碍外延层生长，确保了后续外延层能够完整生长。
其次，本申请加工工艺优化方法还包括第二层顶层硅和/或第三层顶层硅沉积（本申请中顶层硅的沉积层数及厚度可根据实际工艺需求灵活设定），干燥完成后，在第一衬底或第二衬底上方的第一层顶层硅表面沉积第二层顶层硅和/或第三层顶层硅，第二层顶层硅、第三层顶层硅的总厚度为4nm左右，这不仅弥补了第一层顶层硅可能产生的损耗，而且增加了顶层硅的厚度，使顶层硅具有足够的厚度以确保主动区域上方的外延层能够完整生长。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (10)

1.一种FDSOI硅外延生长工艺优化方法，FDSOI晶体管包括衬底，所述衬底上分布有主动区域、沟槽隔离区、栅极区，所述主动区域包括源漏极区，根据场效应晶体管的掺杂浓度不同，将所述衬底划分为若干衬底区域；其特征在于，
使不同所述衬底区域的顶层硅生长出外延层，所述外延层生长前的工艺优化步骤包括：K1、在不同所述衬底区域的主动区域上方分别沉积第一层顶层硅，在各所述衬底区域的上表面沉积薄膜，所述薄膜包括氮化硅；
K2、在所述薄膜的上方布置掩膜版，所述掩膜版包括依次沉积的抗反射层、光阻层；
K3、刻蚀相应所述衬底区域上方的所述掩膜版；
K4、刻蚀相应所述衬底区域上方的所述薄膜，所述薄膜刻蚀方式为：依次采用氢氟酸溶液、磷酸溶液、氢氧化铵溶液、氯化氢溶液进行清洗，在该步骤K4中，所述薄膜的刻蚀步骤包括：K41，采用所述氢氟酸溶液清除掩膜版聚合物；K42，通过磷酸溶液清洗掉所述薄膜；K43，采用氢氧化铵溶液进一步清洗，将薄膜聚合物清除，清洗温度为50℃；K44，采用氯化氢溶液再次清洗，将薄膜聚合物彻底清除，清洗温度为35℃；其中，氢氧化铵溶液为氢氧化铵与双氧水、纯水的混合溶液；
K5、采用预清洗技术进行进一步清洗；
K6、对所述第一层顶层硅进行干燥；
K7、在所述第一层顶层硅的表面依次沉积第二层顶层硅、第三层顶层硅，所述第一层顶层硅、第二层顶层硅、第三层顶层硅组合，形成组合顶层硅；
K8、采用外延生长方法使所述组合顶层硅生长出外延层。
2.根据权利要求1所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，所述衬底区域包括第一衬底、第二衬底~第N衬底，其中，N为整数，所述薄膜包括第一薄膜，所述掩膜版包括第一掩膜版，所述外延层包括生长在所述第一衬底上方的第一外延层，采用所述工艺优化步骤K1~K8在所述第一衬底上方生长出第一外延层。
3.根据权利要求2所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，所述薄膜包括第二薄膜，所述掩膜版包括第二掩膜版，所述工艺优化方法还包括：S9、在所述第二衬底上方的顶层硅表面生长出第二外延层，具体步骤包括：先将剩余的所述第一掩膜版清除，再在所述第一衬底的所述第一外延层的上方及剩余所述第一薄膜的上方沉积第二薄膜；然后再依次执行所述步骤K2~K8。
4.根据权利要求1或3所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，步骤K1中，采用HCD氮化硅沉积工艺实现所述薄膜沉积，所述氮化硅的厚度为135A。
5.根据权利要求4所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，所述掩膜版的清除步骤包括：首先，将覆盖有所述掩膜版的所述衬底放置于刻蚀机中进行去胶处理，将相应所述衬底区域上方的光阻层去除；
采用湿法清洗方式将相应所述衬底区域的所述抗反射层去除。
6.根据权利要求5所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，所述湿法清洗的清洗液包括SPM溶液，所述SPM溶液包括: 浓度为98%的硫酸和浓度为30%的双氧水，硫酸与双氧水的比例为5:1，采用湿法清洗进行清洗时的清洗温度为125℃。
7.根据权利要求1所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，所述氢氧化铵溶液中氢氧化铵、双氧水、纯水的混合比例为1:1.5:50；氯化氢溶液为氯化氢、双氧水与纯水的混合液，所述氯化氢溶液中氯化氢、双氧水、纯水的混合比例为1:1.5:50。
8.根据权利要求1、6或7所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，步骤K6中，所述第二层顶层硅、第三层顶层硅的沉积厚度范围分别为3nm~5nm。
9.根据权利要求8所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，步骤K7中，干燥温度为650℃。
10.根据权利要求9所述的一种FDSOI硅外延生长工艺优化方法，其特征在于，步骤K8中，所述外延层为磷硅和/或锗硅。
CN202210096862.3A 2022-01-27 2022-01-27 一种fdsoi硅外延生长工艺优化方法 Active CN114121612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210096862.3A CN114121612B (zh) 2022-01-27 2022-01-27 一种fdsoi硅外延生长工艺优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210096862.3A CN114121612B (zh) 2022-01-27 2022-01-27 一种fdsoi硅外延生长工艺优化方法

Publications (2)

Publication Number Publication Date
CN114121612A CN114121612A (zh) 2022-03-01
CN114121612B true CN114121612B (zh) 2022-04-29

Family

ID=80361164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210096862.3A Active CN114121612B (zh) 2022-01-27 2022-01-27 一种fdsoi硅外延生长工艺优化方法

Country Status (1)

Country Link
CN (1) CN114121612B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2944645B1 (fr) * 2009-04-21 2011-09-16 Soitec Silicon On Insulator Procede d'amincissement d'un substrat silicium sur isolant
CN102157638A (zh) * 2011-01-31 2011-08-17 杭州士兰明芯科技有限公司 一种用于GaN外延生长的衬底制备方法
CN103187250B (zh) * 2011-12-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 多次外延生长方法
CN104851775A (zh) * 2014-02-13 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种修复位于有源区衬底上损伤的方法
CN105448651B (zh) * 2014-08-15 2019-03-29 北大方正集团有限公司 一种衬底上的外延片及其制作方法
CN109065496A (zh) * 2018-07-27 2018-12-21 上海华力集成电路制造有限公司 Fdsoi工艺中混合外延硅的制造方法
CN109950256B (zh) * 2019-03-29 2020-11-24 上海华力集成电路制造有限公司 改善fdsoi pmos结构且提高mos器件性能的方法

Also Published As

Publication number Publication date
CN114121612A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN100452400C (zh) 沟槽应变抬升源/漏结构及其制造方法
TWI552347B (zh) 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜
US8106466B2 (en) MOS transistor and method for fabricating the same
CN104103520A (zh) 形成鳍片fet器件的方法以及鳍片fet结构
CN101024882B (zh) 硅表面清洁溶液以及用其制造半导体器件的方法
CN104425267A (zh) 晶体管的形成方法
KR20130024691A (ko) 향상된 반도체 채널 기판 물질을 위한 방법 및 구조
CN111785724A (zh) 闪存器件的形成方法
US20120264267A1 (en) Method for fabricating mos transistor
CN114121612B (zh) 一种fdsoi硅外延生长工艺优化方法
JP6083150B2 (ja) 半導体装置の製造方法
US8703567B2 (en) Method for manufacturing a semiconductor device
US7566617B2 (en) Method for manufacturing semiconductor elemental device forming an amorphous high dielectric film and an amorphous silicon film
CN110634742B (zh) 半导体器件及其形成方法
CN114121613B (zh) 一种改善fdsoi外延生长的薄膜工艺优化方法
CN1197132C (zh) 在栅极蚀刻处理后用湿式化学方法去除氧氮化硅材料
KR100639464B1 (ko) 반도체 장치 및 그 제조 방법
KR100765617B1 (ko) 반도체 소자의 살리사이드 형성 방법
CN112928023B (zh) 半导体结构及其形成方法
US6743690B2 (en) Method of forming a metal-oxide semiconductor transistor
KR100448087B1 (ko) 트랜지스터의스페이서제조방법
CN109786337B (zh) 半导体结构及其形成方法
CN118263190A (zh) 减少沟槽刻蚀过程中侧墙缺失的方法
CN114823530A (zh) 减少源漏极短路的方法及静态随机存储器
TWI480956B (zh) 金氧半導體電晶體及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220914

Address after: 510000 building a, No. 136, Kaiyuan Avenue, Huangpu Development Zone, Guangzhou, Guangdong

Patentee after: Guangdong Dawan District integrated circuit and System Application Research Institute

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 building a, No. 136, Kaiyuan Avenue, Huangpu Development Zone, Guangzhou, Guangdong

Patentee before: Guangdong Dawan District integrated circuit and System Application Research Institute

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.