TWI480956B - 金氧半導體電晶體及其製造方法 - Google Patents

金氧半導體電晶體及其製造方法 Download PDF

Info

Publication number
TWI480956B
TWI480956B TW097130339A TW97130339A TWI480956B TW I480956 B TWI480956 B TW I480956B TW 097130339 A TW097130339 A TW 097130339A TW 97130339 A TW97130339 A TW 97130339A TW I480956 B TWI480956 B TW I480956B
Authority
TW
Taiwan
Prior art keywords
sidewall
mos transistor
layer
gate
semiconductor substrate
Prior art date
Application number
TW097130339A
Other languages
English (en)
Other versions
TW201007849A (en
Inventor
Po Lun Cheng
Pin Chien Chu
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW097130339A priority Critical patent/TWI480956B/zh
Publication of TW201007849A publication Critical patent/TW201007849A/zh
Application granted granted Critical
Publication of TWI480956B publication Critical patent/TWI480956B/zh

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

金氧半導體電晶體及其製造方法
本發明是關於一種製作金氧半導體電晶體的方法，尤指一種利用選擇性磊晶成長來製作應變矽金氧半導體電晶體之方法。
習知的金氧半導體(Metal Oxide Semiconductor,MOS)電晶體通常包含有一半導體基底、一源極區、一汲極區、一通道位於源極區和汲極區之間、以及一閘極位於通道的上方。其中，閘極係包含一閘極介電層位於通道上、一閘極導電層位於閘極介電層上，以及一側壁子位於閘極導電層的側壁。一般而言，MOS電晶體在一固定的電場下，流經通道的驅動電流量會和通道中的載子遷移率成正比。因此，如何在現有的製程設備中，提升載子遷移率以增加MOS電晶體之開關速度已成為目前半導體技術領域中之一大課題。
矽鍺源汲極製程是利用在側壁子形成之後，於鄰接於各側壁子的半導體基底中分別磊晶生成一鍺化矽磊晶層。其係利用鍺化矽層的晶格常數與矽不同的特性，使矽磊晶在矽基底中產生結構上應變而形成應變矽。由於矽鍺層的晶格常數(lattice constant)比矽大，這使得矽的帶結構(band structure)發生改變，而造成載子移動性增加，因此可增加MOS電晶體的開關速度以提高積體電路效能與速度。
需注意的是，習知在利用選擇性磊晶成長製程來形成磊晶層的時候，所長出的磊晶層通常會沿著側壁子的側壁表面成長而緊貼於側壁子表面。此生長方式在大部分情況下會對電晶體的通道區域產生應力衰減，而導致所謂的導通電流衰減(Ion degradation)現象，使整個元件運作不佳。因此，如何改良目前以選擇性磊晶成長方式來製作應變矽電晶體即為一重要課題。
因此本發明之主要目的係提供一種製作金氧半導體電晶體的方法，以改善上述習知之問題。
本發明提供一種製作金氧半導體電晶體的方法。首先提供一半導體基底，且半導體基底上設有一閘極。接著形成一側壁子於閘極側壁，並形成二凹槽於側壁子兩側之半導體基底中。隨後進行一濕蝕刻製程，利用磷酸等蝕刻溶液來薄化側壁子，最後再進行一選擇性磊晶成長以形成磊晶層於凹槽中。
另外，本發明提供一種金氧半導體電晶體結構，其包含 有：一半導體基底，且半導體基底上設有一閘極；一側壁子設於該閘極側壁；以及兩個六角型磊晶層分別位於側壁子兩側的半導體基底中。
本發明主要在進行預清洗步驟及選擇性磊晶成長前就先利用一濕蝕刻製程來薄化部分的側壁子，因此之後沿著基底晶格結構所長出的磊晶層便不會緊貼著側壁子的側壁來成長，而會在成長時與側壁子的側壁產生約50埃至150埃的間距。根據本發明之較佳實施例，本發明最終會在側壁子兩側的凹槽中分別形成一約略六角形(hexagonal)的磊晶層，且藉由磊晶層與側壁子之間所產生的間隔，本發明可改善習知製作應變矽電晶體時容易因磊晶層過於貼近側壁子而造成導通電流衰減的現象。
請參照第1圖至第5圖，第1圖至第5圖為本發明第一實施例製作一PMOS電晶體的方法示意圖。如第1圖所示，首先提供一半導體基底10，例如一矽晶圓(wafer)或一矽覆絕緣(SOI)基底等，半導體基底10上設有一閘極結構12，且閘極結構12所在之主動區域(active region)外圍的半導體基底10內環繞有一淺溝隔離(STI)22。其中，閘極結構12包含有一閘極介電層14、一位於閘極介電層14上之閘極16以及一位於閘極16頂部的頂保護層18。閘極介電層 14可由矽氧化合物或氮氧化合物等絕緣材料所構成，閘極16是由多晶矽、金屬矽化物、金屬等導電材料所構成，而頂保護層18則是由氮化矽等介電材料所構成。
然後形成一偏位側壁子20於閘極結構12側壁表面，偏位側壁子20例如是由氮化矽所構成的，並利用閘極結構12及偏位側壁子20當作遮罩進行一輕摻雜離子佈植，將P型摻質植入偏位側壁子20兩側的半導體基底10中，以於閘極結構12相對兩側分別形成一輕摻雜汲極(LDD)24。隨後以化學氣相沈積(CVD)再形成一由氮化矽所構成的遮蓋層36於半導體基底10、偏位側壁子20及閘極結構12表面。
如第2圖所示，進行一蝕刻製程，以於閘極結構12相對兩側的半導體基底10中分別形成一凹槽(recess)26，並同時去除半導體基底10表面及閘極結構12上的部分遮蓋層36。在本實施例中，部分遮蓋層36於凹槽26形成後仍殘留在偏位側壁子20表面，但不侷限於此方法，本發明又可在蝕刻出凹槽26的時候同時去除遮蓋層36，此皆屬本發明所涵蓋的範圍。
隨後如第3圖所示，進行一濕蝕刻製程，去除剩餘的遮蓋層36及偏位側壁子20。根據本較佳實施例，此濕蝕刻 製程主要是以磷酸(phosphoric acid)做為蝕刻溶液，對遮蓋層36及偏位側壁子20進行一大約15秒至30秒的濕蝕刻製程，以去除遮蓋層36並薄化部分的偏位側壁子20，進而使得薄化後的偏位側壁子20相對於凹槽26向內縮往閘極結構12，亦即薄化後的偏位側壁子20不鄰接於凹槽26之側壁。
接著進行一預清洗(pre－clean)步驟，利用稀釋氫氟酸水溶液(diluted hydrofluoric acid)或一含有硫酸、過氧化氫、與去離子水的SPM混合溶液等清洗液來去除凹槽26表面的原生氧化物或其他不純物質。然後如第4圖所示，進行一選擇性磊晶成長製程，以於凹槽26中形成一由矽化鍺所構成的磊晶層28。
值得注意的是，由於本發明在預清洗步驟前就先利用一濕蝕刻製程來薄化部分的偏位側壁子20，因此之後於凹槽26內沿著基底晶格結構所長出的磊晶層28便不會緊貼著偏位側壁子20的側壁來成長，反而在成長時會與偏位側壁子20側壁產生約50埃至150埃的間距30。根據本發明之較佳實施例，本發明最終會在偏位側壁子20兩側的凹槽26中分別形成一約略六角形(hexagonal)的磊晶層28。藉由磊晶層28與偏位側壁子20之間所產生的間隔，本發明可有效改善習知製作應變矽電晶體時容易因磊晶層過於貼近 側壁子而造成導通電流衰減的現象。
接著如第5圖所示，本發明可在磊晶層28形成後依據製程需求，選擇性在偏位側壁子20周圍形成一由氧化物及氮化物所構成主側壁子32，然後再選擇性進行一重摻雜離子佈植，將P型摻質植入主側壁子32兩側的半導體基底10中，以形成一源極/汲極區域34，源極/汲極區域34亦可在選擇性磊晶成長製程中以同時摻雜(in－situ dope)形成。之後可再依照製程需求進行一矽化金屬(salicide)製程，例如可先濺鍍或沈積一由鈷、鈦、鎳、鉑、鈀、鉬等所構成的金屬層(圖未示)在磊晶層28上，然後藉由至少一次的快速升溫退火(rapid thermal anneal,RTP)製程使金屬層與磊晶層28反應以形成一矽化金屬層(圖未示)。至此即完成本發明第一實施例的PMOS電晶體。
另需注意的是，上述製程主要以濕蝕刻製程來薄化偏位側壁子，但不侷限於這個製作順序，本發明又可選擇在偏位側壁子形成後，先在偏位側壁子周圍形成主側壁子，接著利用閘極結構與各側壁子當作蝕刻遮罩形成凹槽，然後再以濕蝕刻製程薄化或去除主側壁子。換句話說，本發明可在閘極結構形成後直接在閘極結構側壁形成偏位側壁子與主側壁子，然後在主側壁子兩側的半導體基底中蝕刻出用來形成磊晶層的凹槽。隨後利用磷酸來薄化部分的主側 壁子，並進行一預清洗步驟來去除凹槽表面的殘餘物，最後再進行一選擇性磊晶成長，以於被薄化之主側壁子兩側的半導體基底中形成磊晶層。
請參考第6圖至第12圖，第6圖至第12圖為本發明第二實施例製作一CMOS電晶體之製程示意圖，其中為彰顯本發明的特徵並簡化說明，第6圖至第12圖僅顯示出一PMOS電晶體區與一NMOS電晶體區。如第6圖所示，首先提供一半導體基底60，例如一矽基底或一絕緣層上覆矽(SOI)基底等，而半導體基底60包含有複數個PMOS電晶體區62與複數個NMOS電晶體區64、並利用如淺溝隔離(STI)66等絕緣物加以隔離。淺溝隔離66可由蝕刻半導體基底60之後再填入二氧化矽所構成。
此外，半導體基底60另包含有複數個閘極結構68，分別設置於PMOS電晶體區62與NMOS電晶體區64。其中，各閘極結構68均包含有一閘極介電層70、一位於閘極介電層70上之閘極72以及一位於閘極72頂部的頂保護層74。閘極介電層70可由矽氧化合物或氮氧化合物等絕緣材料所構成，閘極72是由多晶矽、金屬矽化物、金屬等導電材料所構成，而頂保護層74則是由氮化矽等介電材料所構成。
然後形成一由氮化矽所構成的偏位側壁子76於PMOS電晶體區62與NMOS電晶體區64的閘極結構68側壁。接著形成一圖案化遮罩(圖未示)並覆蓋NMOS電晶體區64，並利用此圖案化遮罩進行一輕摻雜離子佈植，將P型摻質植入PMOS電晶體區62之偏位側壁子76兩側的半導體基底60中，以形成一輕摻雜汲極78。
如第7圖所示，先去除NMOS電晶體區64的圖案化遮罩，然後覆蓋一由氮化矽所構成的遮蓋層(cap layer)80在PMOS電晶體區62與NMOS電晶體區64的半導體基底60與閘極結構68表面。接著去除PMOS電晶體區62的部分遮蓋層80，並使剩餘的的遮蓋層80覆蓋於PMOS電晶體區62的偏位側壁子76表面，之後利用剩餘在NMOS電晶體區64的遮蓋層80當作遮罩進行一蝕刻製程，例如一非等向性乾蝕刻製程，以於PMOS電晶體區62之遮蓋層80兩側的半導體基底60中分別形成一凹槽(recess)82。此外，亦可省略上述圖案化遮罩(圖未示)，而直接以覆蓋在NMOS電晶體區64的遮蓋層80當作遮罩進行一輕摻雜離子佈植與凹槽82的蝕刻製程。
接著如第8圖所示，進行一濕蝕刻製程，去除PMOS電晶體區62的遮蓋層80及部分偏位側壁子76。如同先前所述之第一實施例，本發明在進行此濕蝕刻製程時主要是以 磷酸(phosphoric acid)做為蝕刻溶液，對遮蓋層80及偏位側壁子76進行一大約15秒至30秒的濕蝕刻製程，以去除遮蓋層80並薄化部分的偏位側壁子76，使得薄化後的偏位側壁子76不鄰接於凹槽82之側壁。
接著進行一預清洗(pre－clean)步驟，利用稀釋氫氟酸水溶液(diluted hydrofluoric acid)或一含有硫酸、過氧化氫、與去離子水的SPM混合溶液等清洗液來去除凹槽82表面的原生氧化物或其他不純物質。然後如第9圖所示，進行一選擇性磊晶成長製程，以於凹槽82中形成一由矽鍺(SiGe)所構成的磊晶層84。
如第10圖所示，進行另一蝕刻製程，例如利用磷酸等蝕刻溶液來去除NMOS電晶體區64的遮蓋層80。
然後如第11圖所示，先覆蓋一圖案化遮罩88在PMOS電晶體區62，利用圖案化遮罩88與NMOS電晶體區64的偏位側壁子86當作遮罩進行一離子佈植，將N型摻質植入偏位側壁子86兩側的半導體基底60中以形成一輕摻雜汲極90。
但不侷限於上述作法，本發明又可在去除遮蓋層80的時候同時去除PMOS電晶體區62及NMOS電晶體區64的 偏位側壁子76，然後再分別形成另一偏位側壁子86在PMOS電晶體區62及NMOS電晶體區64的閘極結構68側壁。接著可如第11圖所示般形成圖案化遮罩88覆蓋PMOS電晶體區62並進行N型離子佈植，以於NMOS電晶體區64的偏位側壁子86兩側形成輕摻雜汲極90，此作法也屬本發明所涵蓋的範圍。
如第12圖所示，先去除圖案化遮罩88，再接著形成一由氧化物及氮化物所構成的主側壁子(main spacer)92在PMOS電晶體區62與NMOS電晶體區64的偏位側壁子76、86周圍。然後形成一圖案化遮罩(圖未示)並覆蓋NMOS電晶體區64，再進行一離子佈植，將P型摻質植入PMOS電晶體區62主側壁子92兩側的半導體基底60中，以形成一源極/汲極區域94。接著去除NMOS電晶體區64的圖案化遮罩，形成另一圖案化遮罩(圖未示)在PMOS電晶體區62，並進行另一離子佈植製程，將N型摻質植入NMOS電晶體區64主側壁子92兩側的半導體基底60中，以形成一源極/汲極區域96。
之後可再依照製程需求進行一矽化金屬(salicide)製程，例如可先濺鍍或沈積一由鈷、鈦、鎳、鉑、鈀、鉬等所構成的金屬層(圖未示)在PMOS電晶體區62的磊晶層84上以及NMOS電晶體區64的源極/汲極區域96上，然後進行 至少一次的快速升溫退火(rapid thermal anneal,RTP)製程，使金屬層與磊晶層84及矽基底反應以形成一矽化金屬層(圖未示)。至此即完成本發明第二實施例製作一CMOS電晶體的方法。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧半導體基底
12‧‧‧閘極結構
14‧‧‧閘極介電層
16‧‧‧閘極
18‧‧‧頂保護層
20‧‧‧偏位側壁子
22‧‧‧淺溝隔離
24‧‧‧輕摻雜汲極
26‧‧‧凹槽
28‧‧‧磊晶層
30‧‧‧間距
32‧‧‧主側壁子
34‧‧‧源極/汲極區域
36‧‧‧遮蓋層
60‧‧‧半導體基底
62‧‧‧PMOS電晶體區
64‧‧‧NMOS電晶體區
66‧‧‧淺溝隔離
68‧‧‧閘極結構
70‧‧‧閘極介電層
72‧‧‧閘極
74‧‧‧頂保護層
76‧‧‧偏位側壁子
78‧‧‧輕摻雜汲極
80‧‧‧遮蓋層
82‧‧‧凹槽
84‧‧‧磊晶層
86‧‧‧偏位側壁子
88‧‧‧圖案化遮罩
90‧‧‧輕摻雜汲極
92‧‧‧主側壁子
94‧‧‧源極/汲極區域
96‧‧‧源極/汲極區域
第1圖至第5圖為本發明第一實施例製作一PMOS電晶體的方法示意圖。
第6圖至第12圖為本發明第二實施例製作一CMOS電晶體之製程示意圖。
10‧‧‧半導體基底
12‧‧‧閘極結構
14‧‧‧閘極介電層
16‧‧‧閘極
18‧‧‧頂保護層
20‧‧‧偏位側壁子
22‧‧‧淺溝隔離
28‧‧‧磊晶層
32‧‧‧主側壁子
34‧‧‧源極/汲極區域

Claims (20)

  1. 一種製作金氧半導體電晶體的方法，包含有下列步驟：提供一半導體基底，該半導體基底上設有一閘極；形成一側壁子於該閘極側壁；形成二凹槽於鄰接該側壁子之該半導體基底中；在該二凹槽形成後，薄化該側壁子；以及在該側壁子被薄化後，形成一磊晶層於該等凹槽中。
  2. 如申請專利範圍第1項所述之方法，其中薄化該側壁子係利用一濕蝕刻製程達成，且該方法於進行該濕蝕刻製程後以及形成該磊晶層前另包含進行一預清洗製程。
  3. 如申請專利範圍第2項所述之方法，其中該預清洗製程係利用稀釋氫氟酸水(diluted hydrofluoric acid)來達成。
  4. 如申請專利範圍第1項所述之方法，其中該側壁子係為一偏位側壁子(offset spacer)。
  5. 如申請專利範圍第4項所述之方法，其中該偏位側壁子包含氮化矽。
  6. 如申請專利範圍第1項所述之方法，其中該側壁子係為一主側壁子(main spacer)。
  7. 如申請專利範圍第6項所述之方法，其中該主側壁子包含氧化物及氮化物。
  8. 如申請專利範圍第1項所述之方法，其中形成該磊晶層於該等凹槽中之步驟係由選擇性磊晶成長(selective epitaxial growth)製程所達成。
  9. 如申請專利範圍第1項所述之方法，其中該磊晶層包含矽鍺層。
  10. 如申請專利範圍第1項所述之方法，其中薄化該側壁子係利用磷酸(phosphoric acid)蝕刻而成。
  11. 如申請專利範圍第1項所述之方法，其中該金氧半導體電晶體係為一P型金氧半導體電晶體。
  12. 一種金氧半導體電晶體，包含：一半導體基底，該半導體基底上設有一閘極；一側壁子設於該閘極側壁；以及兩個六角型磊晶層分別位於該側壁子兩側之該半導體基底中，且各該六角型磊晶層在該半導體基底中包含有一底邊以及兩斜邊。
  13. 如申請專利範圍第12項所述之金氧半導體電晶體，其中各該磊晶層與該側壁子之間具有一間隔(gap)。
  14. 如申請專利範圍第12項所述之金氧半導體電晶體，其中該側壁子係為一偏位側壁子。
  15. 如申請專利範圍第14項所述之金氧半導體電晶體，其中該偏位側壁子包含氮化矽。
  16. 如申請專利範圍第12項所述之金氧半導體電晶體，其中該側壁子係為一主側壁子(main spacer)。
  17. 如申請專利範圍第16項所述之金氧半導體電晶體，其中該主側壁子包含氧化物及氮化物。
  18. 如申請專利範圍第16項所述之金氧半導體電晶體，其中該主側壁子係部分覆蓋各該六角型磊晶層上。
  19. 如申請專利範圍第12項所述之金氧半導體電晶體，其中該磊晶層包含矽鍺層。
  20. 如申請專利範圍第12項所述之金氧半導體電晶體，其中該金氧半導體電晶體係為一P型金氧半導體電晶體。
TW097130339A 2008-08-08 2008-08-08 金氧半導體電晶體及其製造方法 TWI480956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097130339A TWI480956B (zh) 2008-08-08 2008-08-08 金氧半導體電晶體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097130339A TWI480956B (zh) 2008-08-08 2008-08-08 金氧半導體電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201007849A TW201007849A (en) 2010-02-16
TWI480956B true TWI480956B (zh) 2015-04-11

Family

ID=44827231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097130339A TWI480956B (zh) 2008-08-08 2008-08-08 金氧半導體電晶體及其製造方法

Country Status (1)

Country Link
TW (1) TWI480956B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497718B (zh) * 2010-09-23 2015-08-21 United Microelectronics Corp 半導體結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507266A (en) * 2003-08-07 2005-02-16 United Microelectronics Corp Mos transistor having reduced source/drain extension sheet resistance
TW200743160A (en) * 2006-05-15 2007-11-16 United Microelectronics Corp Method of manufacturing mental oxide semiconductor and complementary mental oxide semiconductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507266A (en) * 2003-08-07 2005-02-16 United Microelectronics Corp Mos transistor having reduced source/drain extension sheet resistance
TW200743160A (en) * 2006-05-15 2007-11-16 United Microelectronics Corp Method of manufacturing mental oxide semiconductor and complementary mental oxide semiconductor

Also Published As

Publication number Publication date
TW201007849A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
US8927363B2 (en) Integrating channel SiGe into pFET structures
US8076194B2 (en) Method of fabricating metal oxide semiconductor transistor
US8211761B2 (en) Semiconductor system using germanium condensation
US7741138B2 (en) Semiconductor device and fabricating method thereof
US8106466B2 (en) MOS transistor and method for fabricating the same
US7592262B2 (en) Method for manufacturing MOS transistors utilizing a hybrid hard mask
US7714394B2 (en) CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same
US7786518B2 (en) Growth of unfaceted SiGe in MOS transistor fabrication
US8058120B2 (en) Integration scheme for strained source/drain CMOS using oxide hard mask
US7892931B2 (en) Use of a single mask during the formation of a transistor's drain extension and recessed strained epi regions
US7701010B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
US20070072353A1 (en) Method of fabricating strained-silicon transistors and strained-silicon CMOS transistors
US8390073B2 (en) Transistor structure
JP2003060076A (ja) 半導体装置及びその製造方法
US7432167B2 (en) Method of fabricating a strained silicon channel metal oxide semiconductor transistor
US9634103B2 (en) CMOS in situ doped flow with independently tunable spacer thickness
US20120241866A1 (en) Transistor structure and manufacturing method which has channel epitaxial equipped with lateral epitaxial structure
TWI480956B (zh) 金氧半導體電晶體及其製造方法
US20120319215A1 (en) Semiconductor device and method of manufacturing the same
US20150087127A1 (en) Mosfet with source side only stress
JP4434832B2 (ja) 半導体装置、及びその製造方法
TWI487070B (zh) 互補式金氧半導體元件的製造方法
US6720224B2 (en) Method for forming transistor of semiconductor device
JP3376208B2 (ja) 半導体装置およびその製造方法
US20120315734A1 (en) Method for fabricating semiconductor device