TWI487070B - 互補式金氧半導體元件的製造方法 - Google Patents

Description

互補式金氧半導體元件的製造方法

本發明是有關於一種互補式金氧半導體元件的製造方法，且特別是有關於能夠避免金屬矽化物在元件中產生缺陷而造成漏電流的問題及提昇元件效能的一種互補式金氧半導體元件的製造方法。

隨著積體電路的積集度不斷的增加，半導體元件尺寸持續微縮，互補式金氧半導體(CMOS)元件的製造技術也將遭遇諸多挑戰。

CMOS是由兩個不同的電晶體所構成，其包括N型金氧半導體(NMOS)電晶體以及P型金氧半導體(PMOS)電晶體。為了能提高PMOS的效能，會先在閘極結構兩側的矽基底中形成開口，然後在開口中填入矽鍺(SiGe)磊晶層做為源極/汲極區的材質，用以提昇其載子在通道中的遷移率(mobility)。

而且，源極/汲極區與閘極結構上方會製作矽化鎳(NiSi)。金屬矽化物可用以改善接觸插塞與閘極結構、源極/汲極區之間的歐姆接觸(ohmic contact)，減少因電阻和電容所造成的訊號傳遞延遲，且可降低源極/汲極區的片電阻，以提高整個元件的效能。

然而，在CMOS製程中，特別是對NMOS而言，矽化鎳會易於往矽基底內以及通道橫向擴散，產生piping缺陷，導致漏電流的情形。PMOS的源極/汲極區則會發生鍺原子大量析出(segreation)的現象，其將造成矽化鎳產生結塊(agglomeration)而使電阻值升高，並且發生接面漏電。

因此，如何能改善上述之問題，以及整合互補式金氧半導體製程，將是半導體元件發展上極為重要的課題之一。

本發明的目的就是在提供一種互補式金氧半導體(CMOS)元件的製造方法，能夠提昇元件效能，且可避免金屬矽化物在CMOS上產生piping缺陷與鍺原子析出(segreation)，而導致漏電流、電阻值升高等問題。

本發明提出一種互補式金氧半導體元件的製造方法。首先，在基底中形成隔離結構，以定義出第一型金氧半導體區與第二型金氧半導體區。其中，第一型金氧半導體區已形成有第一閘極結構、第一偏移間隙壁與第一淡摻雜區。第二型金氧半導體區已形成有第二閘極結構、第二偏移間隙壁與第二淡摻雜區。而且，第一閘極結構與第二閘極結構上形成有罩幕層。然後，移除第二閘極結構兩側的部分基底，以形成溝渠。接著，在溝渠中填入磊晶材料層。繼之，在第一閘極結構與第二閘極結構側壁分別形成第一間隙壁與第二間隙壁，以分別覆蓋第一偏移間隙壁與第二偏移間隙壁。隨後，進行一摻雜製程，以在第一間隙壁與第二間隙壁兩側之基底中分別形成第一摻雜區與第二摻雜區。之後，移除部分第一間隙壁而暴露出部分第一淡摻雜區表面，以形成薄化第一間隙壁。接著，形成矽覆蓋層，以覆蓋所暴露出的部分第一淡摻雜區、第一摻雜區與第二摻雜區。然後，移除罩幕層，隨後，在第一閘極結構、第二閘極結構與矽覆蓋層上形成金屬矽化物。

在本發明的較佳實施例中，上述之矽覆蓋層的材質為矽磊晶。

在本發明的較佳實施例中，上述之矽覆蓋層的材質為矽鍺磊晶，其中矽鍺磊晶的鍺含量為小於10%。在另一實施例中，矽鍺磊晶的鍺含量為10%～20%。

在本發明的較佳實施例中，上述之矽覆蓋層的形成方法為選擇性磊晶成長製程。

在本發明的較佳實施例中，在形成矽覆蓋層之前，還可進行一清潔製程。

在本發明的較佳實施例中，上述之溝渠的形成方法例如是，先在基底上方順應性形成保護層，其中保護層為氮化物層。然後，形成光阻層，以覆蓋住第一型金氧半導體區的保護層。接著，以光阻層為罩幕，進行一蝕刻製程，以在第二偏移間隙壁上保留部分的保護層。繼之，移除光阻層。之後，以保護層為罩幕，移除第二型金氧半導體區之部分基底，以形成溝渠。

在本發明的較佳實施例中，上述之第一型金氧半導體區為N型金氧半導體區，第二型金氧半導體區為P型金氧半導體區，而磊晶材料層的材質為矽鍺磊晶。

在本發明的較佳實施例中，上述之磊晶材料層的形成方法為選擇性磊晶成長製程。

在本發明的較佳實施例中，在填入磊晶材料層之前，還可包括進行一清潔製程。

在本發明的較佳實施例中，上述之移除部分第一間隙壁以形成薄化第一間隙壁的方法例如是進行一蝕刻製程。

在本發明的較佳實施例中，上述之金屬矽化物的材質例如是矽化鎳、矽化鎢或矽化鈷。

在本發明的較佳實施例中，上述之在形成金屬矽化物之後，還可例如是，先在基底上方順應性形成應力層，以覆蓋薄化第一間隙壁、第二間隙壁與金屬矽化物。然後，在應力層上形成介電層。接著，在介電層與應力層中形成接觸窗開口，以暴露出部分金屬矽化物。繼之，在接觸窗開口中填入導體層。

由於，本發明之方法是在形成金屬矽化物層之前，會形成矽覆蓋層以覆蓋住摻雜區。因此，本發明之方法能夠避免習知NMOS中易產生piping缺陷以及PMOS中會發生鍺原子大量析出的問題，進而可提昇元件效能。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1A至圖1J為本發明的一實施例之互補式金氧半導體(CMOS)元件的製造流程剖面圖。

首先，請參考圖1A，提供基底100，基底100例如是矽基底。然後，在基底100中形成隔離結構102，以定義出第一型金氧半導體區104與第二型金氧半導體區106。隔離結構102例如是淺溝渠隔離結構(STI)。在本實施例中，第一型金氧半導體區104例如是N型金氧半導體(NMOS)區，第二型金氧半導體區106例如是P型金氧半導體(PMOS)區。之後，在基底100上形成閘極結構材料層112，其包括閘介電材料層108及閘極材料層110。閘介電材料層108的材質例如是氧化矽、氮化矽、氮氧化矽或高介電常數材料如氧化鉿或上述者的任意組合，其形成方法例如是熱氧化法或化學氣相沈積法。閘極材料層110的材質例如是摻雜多晶矽、未摻雜的多晶矽、單晶矽、金屬、合金、矽鍺材料或上述者的任意組合，其形成方法例如是化學氣相沈積法。

接著，請繼續參照圖1A，在閘極結構材料層112上形成罩幕材料層114，以避免在後續製程中發生閘極結構被暴露出來而影響元件效能。罩幕材料層114的材質例如是氮化矽，其形成方法例如是化學氣相沈積法。

然後，請參照圖1B，圖案化罩幕材料層114與閘極結構材料層112，以在第一型金氧半導體區104的基底100上形成第一閘極結構105，以及在第二型金氧半導體區106的基底100上形成第二閘極結構107。其中，第一閘極結構105與第二閘極結構107包括閘介電層108a及閘極層110a，且在第一閘極結構105與第二閘極結構107上形成有罩幕層114a。

之後，請參照圖1C，在第一閘極結構105與第二閘極結構107的側壁上形成第一偏移間隙壁116與第二偏移間隙壁118。第一偏移間隙壁116與第二偏移間隙壁118例如是由一層氧化層與一層氮化層所構成，或者是由氧化層或氮化層的單層結構所構成。隨後，進行摻雜製程，在第一閘極結構105與第一偏移間隙壁116兩側的基底100中形成第一淡摻雜區120，以及在第二閘極結構107與第二偏移間隙壁118兩側的基底100中形成第二淡摻雜區122。第一淡摻雜區120與第二淡摻雜區122的摻雜類型與物種應符合N或P型金氧半導體元件的需求而加以調整。

繼之，請參照圖1D，移除第二型金氧半導體區106之第二閘極結構107兩側的部分基底100，以形成溝渠126。溝渠126的形成方法例如是，先在基底100上方順應性形成保護材料層(未繪示)。保護材料層例如是氮化物層，其材質例如是氮化矽。保護材料層的形成方法例如是化學氣相沈積法。之後，形成光阻層(未繪示)，以覆蓋第一型金氧半導體區104的保護材料層。接著，以光阻層為罩幕，進行蝕刻製程，以在第二型金氧半導體區106之第二偏移間隙壁118側壁保留部分的保護層128b。隨後，移除光阻層，而第一型金氧半導體區104仍被保護層128a所覆蓋。繼之，以保護層128a、128b為蝕刻罩幕，移除第二型金氧半導體區106之裸露出的部分基底100，以形成溝渠126。溝渠126的形狀可利用蝕刻的方式、蝕刻劑、蝕刻的參數來以加調整成例如六角形、八角形等多角形，但不限於此。溝渠126的形成方法，例如可先利用乾蝕刻挖出溝渠，再利用濕蝕刻側向蝕刻而完成所欲的溝渠形狀。

隨後，請參照圖1E，移除保護層128a、128b。之後，在溝渠126中填入磊晶材料層130。磊晶材料層130的材質是矽鍺(SiGe)層，其形成方法例如是選擇性磊晶成長(SEG)製程。在溝渠126中填入矽鍺層，可提昇載子在通道中的遷移率(mobility)，以提高PMOS的效能。另外，在形成矽鍺層時，可選擇性地摻雜P型導電摻質如硼，而摻質的濃度可固定或具有梯度或不規則。而且，矽鍺層的高度可高於基底100的表面或與其等高或低於基底100的表面。在一實施例中，於填入磊晶材料層130之前，還會進行清潔(pre-clean)製程，以清除溝渠126底部之基底100表面的氧化物或雜質。

接著，請參照圖1F，在第一閘極結構105與第二閘極結構107側壁分別形成第一間隙壁132與第二間隙壁134。第一間隙壁132與第二間隙壁134的材質例如是氧化矽、氮化矽、氮氧化矽或其組成之複合層。第一間隙壁132與第二間隙壁134的形成方法，例如是先形成間隙壁材料層(未繪示)，以順應性覆蓋住整個基底100，然後再進行非等向性蝕刻製程，移除部分間隙壁材料層，以形成之。

然後，請繼續參照圖1F，以罩幕層114a、第一間隙壁132與第二間隙壁134為罩幕，進行摻雜製程，以在第一型金氧半導體區104的基底100中形成第一摻雜區136，以及在第二型金氧半導體區106之磊晶材料層130中形成第二摻雜區138。其中，第一摻雜區136作為NMOS的源極/汲極區，而第二摻雜區138與磊晶材料層130則是作為PMOS的源極/汲極區。

接著，請參照圖1G，移除部分第一間隙壁132，以形成薄化第一間隙壁133。薄化第一間隙壁133的形成方法例如是，先形成光阻層(未繪示)以覆蓋住第二型金氧半導體區106，然後利用進行薄化間隙壁的蝕刻製程(slim spacer etching process)，移除部分的第一間隙壁132以減小第一間隙壁132的寬度，而暴露出部分第一淡摻雜區120的表面。上述之蝕刻製程可例如是濕式蝕刻製程或乾式蝕刻製程。在第一型金氧半導體區104內，減小間隙壁的寬度，可使後續形成之應力層較大的應力增益，而有助於提升元件的驅動電流。

繼之，請參照圖1H，形成矽覆蓋層140，以覆蓋住暴露出的部分第一淡摻雜區120、第一摻雜區136與第二摻雜區138表面。上述之矽覆蓋層140的形成方法例如是選擇性磊晶成長製程。矽覆蓋層140的材質例如是矽磊晶。矽覆蓋層140的材質還可例如是矽鍺磊晶，其鍺含量為小於10%，更佳的是鍺含量為10%～20%。在本實施例中，於所暴露出的第一淡摻雜區120、第一摻雜區136與第二摻雜區138上形成矽覆蓋層140，能夠使源極/汲極區向上延伸而得到升起式源極/汲極區(raised S/D)，且可提高元件的驅動能力。

在一實施例中，形成矽覆蓋層140之前，還會進行清潔(pre-clean)製程，以清潔摻雜區表面，避免因表面的氧化物或雜質而影響選擇性磊晶成長製程。

隨後，請參照圖1I，移除第一閘極結構105與第二閘極結構107上的罩幕層114a，其移除方法例如是進行蝕刻製程。接著，在第一閘極結構105、第二閘極結構107與矽覆蓋層140上形成金屬矽化物142用以降低阻值。金屬矽化物層142的材質例如是矽化鎳、矽化鎢、矽化鈷或其他金屬矽化物。金屬矽化物層142的形成方法，則為在此技術領域中具有通常知識者所周知，於此不再贅述。

特別要說明的是，在本實施例之製程中，於形成金屬矽化物層之前，在摻雜區上形成矽覆蓋層140，能夠避免習知NMOS中易產生的piping缺陷以及PMOS中會發生鍺原子大量析出(segreation)的現象。

當然，上述於內連線製程形成之後，更可繼續進行後續之內連線製程。接著，請參照圖1J，內連線製程例如是於基底100上方順應性形成應力層144，以覆蓋薄化第一間隙壁133、第二間隙壁134與金屬矽化物142。應力層144的材質例如是氮化矽，其形成方法例如是化學氣相沈積法。由於，N型與P型金氧半導體元件所需的應力不同，因此兩者上方所覆蓋的應力層144可為不同應力層。舉例而言，N型金氧半導體元件上方覆蓋具有伸張應力的應力層；而P型金氧半導體元件上方覆蓋具有壓縮應力的應力層。接著，在應力層144上形成介電層146。然後，在介電層146與應力層144中形成接觸窗開口148。繼之，在接觸窗開口148中形成導體層150以做為接觸窗，使元件與元件間能夠電性連接。

綜上所述，本發明之互補式金氧半導體元件的製造方法，不僅可藉由矽鍺磊晶層提昇載子的遷移率、薄化間隙壁以獲得較大的應力增益，以及利用金屬矽化物提高元件效能。而且，本發明之方法亦可避免NMOS中產生的piping缺陷以及PMOS中的鍺原子大量析出等問題。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基底

102．．．隔離結構

104．．．第一型金氧半導體區

105．．．第一閘極結構

106．．．第二型金氧半導體區

107．．．第二閘極結構

108．．．閘介電材料層

108a．．．閘介電層

110．．．閘極材料層

110a．．．閘極層

112．．．閘極結構材料層

114．．．罩幕材料層

114a．．．罩幕層

116．．．第一偏移間隙壁

118．．．第二偏移間隙壁

120．．．第一淡摻雜區

122．．．第二淡摻雜區

126．．．溝渠

128a、128b．．．保護層

130．．．磊晶材料層

132．．．第一間隙壁

133．．．薄化第一間隙壁

134．．．第二間隙壁

136．．．第一摻雜區

138．．．第二摻雜區

140．．．矽覆蓋層

142．．．金屬矽化物

144．．．應力層

146．．．介電層

148．．．接觸窗開口

150．．．導體層

圖1A至圖1J為本發明之一實施例之互補式金氧半導體元件的製造流程剖面圖。

100．．．基底

102．．．隔離結構

104．．．第一型金氧半導體區

105．．．第一閘極結構

106．．．第二型金氧半導體區

107．．．第二閘極結構

108a．．．閘介電層

110a．．．閘極層

114a．．．罩幕層

116．．．第一偏移間隙壁

118．．．第二偏移間隙壁

120．．．第一淡摻雜區

122．．．第二淡摻雜區

130．．．磊晶材料層

133．．．薄化第一間隙壁

134．．．第二間隙壁

136．．．第一摻雜區

138．．．第二摻雜區

140．．．矽覆蓋層

Claims (15)

1. 一種互補式金氧半導體元件的製造方法，包括：在一基底中形成一隔離結構，以定義出一第一型金氧半導體區與一第二型金氧半導體區，其中該第一型金氧半導體區已形成有一第一閘極結構、一第一偏移間隙壁與一第一淡摻雜區，該第二型金氧半導體區已形成有一第二閘極結構、一第二偏移間隙壁與一第二淡摻雜區，且該第一閘極結構與該第二閘極結構上形成有一罩幕層；移除該第二閘極結構兩側之部分該基底，以形成一溝渠；在該溝渠中填入一磊晶材料層；在該第一閘極結構與該第二閘極結構側壁分別形成一第一間隙壁與一第二間隙壁，以分別覆蓋該第一偏移間隙壁與該第二偏移間隙壁；進行一摻雜製程，以在該第一間隙壁與該第二間隙壁兩側之該基底中分別形成一第一摻雜區與一第二摻雜區；移除部分該第一間隙壁而暴露出部分該第一淡摻雜區表面，以形成一薄化第一間隙壁；形成一矽覆蓋層，以覆蓋所暴露出的部分該第一淡摻雜區、該第一摻雜區與該第二摻雜區；移除該罩幕層；以及在該第一閘極結構、該第二閘極結構與該矽覆蓋層上形成一金屬矽化物。
2. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中該矽覆蓋層的材質為矽磊晶。
3. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中該矽覆蓋層的材質為矽鍺磊晶。
4. 如申請專利範圍第3項所述之互補式金氧半導體元件的製造方法，其中矽鍺磊晶的鍺含量為小於10%。
5. 如申請專利範圍第3項所述之互補式金氧半導體元件的製造方法，其中矽鍺磊晶的鍺含量為10%～20%。
6. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中該矽覆蓋層的形成方法為選擇性磊晶成長製程。
7. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中在形成該矽覆蓋層之前，更包括進行一清潔製程。
8. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中該溝渠的形成方法，包括：在該基底上方順應性形成一保護層；形成一光阻層，以覆蓋住該第一型金氧半導體區的該保護層；以該光阻層為罩幕，進行一蝕刻製程，以在該第二偏移間隙壁上保留部分的該保護層；移除該光阻層；以及以該保護層為罩幕，移除該第二型金氧半導體區之部分該基底，以形成該溝渠。
9. 如申請專利範圍第8項所述之互補式金氧半導體元件的製造方法，其中該保護層為氮化物層。
10. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中該第一型金氧半導體區為N型金氧半導體區，該第二型金氧半導體區為P型金氧半導體區，而該磊晶材料層的材質為矽鍺磊晶。
11. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中該磊晶材料層的形成方法為選擇性磊晶成長製程。
12. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中在填入該磊晶材料層之前，更包括進行一清潔製程。
13. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中移除部分該第一間隙壁以形成該薄化第一間隙壁的方法包括進行一蝕刻製程。
14. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中該金屬矽化物的材質包括矽化鎳、矽化鎢或矽化鈷。
15. 如申請專利範圍第1項所述之互補式金氧半導體元件的製造方法，其中在形成該金屬矽化物之後，更包括：在該基底上方順應性形成一應力層，以覆蓋該薄化第一間隙壁、該第二間隙壁與該金屬矽化物；在該應力層上形成一介電層；在該介電層與該應力層中形成一接觸窗開口，以暴露出部分該金屬矽化物；以及在該接觸窗開口中填入一導體層。